JP5109243B2 - ショート検出回路 - Google Patents

Description

本発明はショート検出回路に関し、例えばオーディオ用のアンプ装置に搭載されるショート検出回路に適用して好適なものである。

近年、オーディオ信号をＰＷＭ（Pulse Width Modulation）方式等のパルス状に変換し、これを増幅した出力オーディオ信号をスピーカへ供給するオーディオ用のディジタルアンプ（いわゆるＤ級アンプ）が普及しつつある。

例えば図５に示すように、ディジタルアンプでなるアンプ装置１は、図示しない前処理部においてＰＷＭ方式で変調されたパルス状のオーディオ信号をディジタルアンプ回路２へ供給する。ディジタルアンプ回路２は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）でなるトランジスタＱＦ１〜ＱＦ４によりいわゆるＢＴＬ（Bridged Transformer Less）回路が形成されている。

ディジタルアンプ回路２は、直流電源Ｅによる電圧（約５０Ｖ）が印加されたトランジスタＱＦ１〜ＱＦ４におけるスイッチング動作によりパルス状の入力オーディオ信号Ｓｉ１〜Ｓｉ４を増幅し、これらをコイルＬ１及びコンデンサＣ１と、コイルＬ２及びコンデンサＣ２とでそれぞれ形成されるローパスフィルタによりそれぞれ高周波成分を除去した出力オーディオ信号Ｓｏ１及びＳｏ２をそれぞれ出力端子Ｓｔ１及びＳｔ２へ供給する。

これによりアンプ装置１は、出力端子Ｓｔ１及びＳｔ２に接続されたスピーカ１００に対して、出力オーディオ信号Ｓｏ１とＳｏ２との電位差である出力電圧Ｖｏｕｔを印加することになり、当該スピーカ１００から当該出力電圧Ｖｏｕｔの変化に応じた音を発生させることができる。

ところでアンプ装置１は、ユーザがスピーカケーブルを誤接続する等して出力端子Ｓｔ１及びＳｔ２間がショートされてしまった場合、そのままではトランジスタＱＦ１〜ＱＦ４におけるドレイン・ソース端子間に電圧がかかった状態で大電流が流れてしまうため、当該トランジスタＱＦ１〜ＱＦ４が破壊されてしまう。

そこでアンプ装置１には、一般的なアナログ方式のアンプ装置と同様に、トランジスタＱＦ１〜ＱＦ４に大電流が流れることを検出するショート検出回路３が設けられている（例えば、特許文献１参照）。

ショート検出回路３の電流検出抵抗Ｒ１は、直流電源Ｅに対してディジタルアンプ回路２と直列に接続されており、トランジスタＱＦ１〜ＱＦ４に流れる電源電流Ｉ１に応じた電位差を両端に生じるようになされている。ちなみに当該電流検出抵抗Ｒ１の抵抗値は、０．１［Ω］に選定されている。

また電流検出抵抗Ｒ１の両端には、ＰＮＰ型のトランジスタＱＢ１におけるエミッタ及びベースが接続されており、当該電流検出抵抗Ｒ１の両端の電位差が０．６［Ｖ］を超えた時点、すなわち電流検出抵抗Ｒ１に流れる電源電流Ｉ１が６［Ａ］を超えた時点で「オン状態」となり、過電流検出信号ＳＤｉを「Ｈｉｇｈ」レベルで出力し、接続抵抗Ｒ２及び信号出力回路４を介して通知信号ＳＮを所定の制御回路へ送出する。

これに応じて制御回路は、トランジスタＱＦ１〜ＱＦ４が破壊される前に当該トランジスタＱＦ１〜ＱＦ４へ供給するパルス状の入力オーディオ信号Ｓｉ１〜Ｓｉ４を遮断することにより、当該トランジスタＱＦ１〜ＱＦ４を保護することができる（以下、このようにトランジスタＱＦ１〜ＱＦ４を保護するために設定した電流値の上限値を上限電流値と呼ぶ）。
特開２００１−２８４９８２公報（第１図）

ところでかかる構成のアンプ装置１には、インピーダンスが一般的な４Ω〜８Ωよりも低い、例えばインピーダンスが３Ωのスピーカ１００が接続されることがあり、この場合、当該スピーカ１００に流れる電流、すなわちディジタルアンプ回路２のトランジスタＱＦ１〜ＱＦ４に流れる電流が増加することになる。

この場合、トランジスタＱＦ１〜ＱＦ４に流れる電源電流Ｉ１が、出力端子Ｓｔ１・Ｓｔ２間が実際にショートされたときに当該トランジスタＱＦ１〜ＱＦ４を破壊しないよう予め設定された電流値を超える可能性があり、このときショート検出回路３は過電流検出信号ＳＤｉを「Ｈｉｇｈ」レベルで出力する、すなわちショートされたと「誤検出」することになる。

またアンプ装置１には、図６に示すように、元の信号レベルが非常に高いオーディオ信号が入力されることがある。この場合、トランジスタＱＦ１〜ＱＦ４は一定の増幅率でオーディオ信号を増幅するために流れる電流が設定された電流値を頻繁に超えることになり、このとき過電流検出信号ＳＤｉがふらつくことにより、ショート検出回路３は「誤検出」してしまうことがある。

しかしながらアンプ装置１は、これらの場合、スピーカ１００の両端子間に電圧がかかるため、トランジスタＱＦ１〜ＱＦ４におけるドレイン・ソース間に殆ど電位差が生じず、当該トランジスタＱＦ１〜ＱＦ４が破壊されることはない。

すなわちトランジスタＱＦ１〜ＱＦ４は、電源電流Ｉ１が上限電流値よりも多少増加したとしても、スピーカ１００が正常に接続されていれば、破壊されることなく正常に動作することができる。

ここでアンプ装置１には、ショート検出回路３による「誤検出」を極力なくすことにより、できるだけ多様な動作条件に対応したいといった要求がある。このためアンプ装置１においては、電流検出抵抗Ｒ１の抵抗値を変更する等して、ショート検出回路３における上限電流値（例えば６［Ａ］）をより大きな値（例えば１６［Ａ］等）に変更することが考えられる。

しかしながらこの場合、アンプ装置１は、出力端子Ｓｔ１及びＳｔ２が実際にショートされた際、トランジスタＱＦ１〜ＱＦ４に流れる電流が変更後の上限電流値（例えば１６［Ａ］）を超えなくなる可能性があり、このときショート検出回路３による本来の検出動作ができずにトランジスタＱＦ１〜ＱＦ４を破壊させてしまう危険性があった。

このようにアンプ装置１は、電源電流Ｉ１の電流だけを検出していたのでは、その電流がショートによるものなのか大出力によるものなのかを判別することができず、検出精度を上げることができないという問題があった。

本発明は以上の点を考慮してなされたもので、アンプにおけるショートの高精度な検出と誤検出の防止とを両立し得るショート検出回路を提案しようとするものである。

かかる課題を解決するため本発明のショート検出回路においては、ＢＴＬ（Bridged Transformer Less）接続でなる増幅回路を構成し入力信号を増幅して交流波でなる出力信号を生成する信号増幅素子にそれぞれ供給される電流の和を当該信号増幅素子に流れる電流として検出し、当該電流の値が所定上限電流値以上である場合に、出力信号をスピーカへ出力するための出力端子がショートされたとみなしてショート検出信号を検出レベルで出力する電流検出部と、バランス出力された出力信号を整流してスピーカに印加されている電圧を単一の検出素子により電流と別個に検出し、当該電圧の値が所定の上限電圧値以上である場合にショート検出信号を強制的に非検出レベルに切り換える電圧検出部とを設けるようにした。

本発明では、ＢＴＬ接続され互いに逆相の入力信号を増幅する各信号増幅素子に流れる電流をその和によりまとめて検出でき、且つ信号増幅素子に大電流が流れている際に電流検出部によりショート検出信号が検出レベルとされる場合でも、電圧検出部により出力信号の絶対電圧に対する単一の検出基準を用いて電流と別個に検出した電圧の値を基に、スピーカに適切な電圧が印加されていることを精度良く検出できる。このため、このような大電流をショートとして誤検出することを防止できると共に、実際に出力端子がショートされた際にはショート検出信号を検出レベルで出力することができる。

本発明によれば、ＢＴＬ接続され互いに逆相の入力信号を増幅する各信号増幅素子に流れる電流をその和によりまとめて検出でき、且つ信号増幅素子に大電流が流れている際に電流検出部によりショート検出信号が検出レベルとされる場合でも、電圧検出部により出力信号の絶対電圧に対する単一の検出基準を用いて電流と別個に検出した電圧の値を基に、スピーカに適切な電圧が印加されていることを精度良く検出できる。このため、このような大電流をショートとして誤検出することを防止できると共に、実際に出力端子がショートされた際にはショート検出信号を検出レベルで出力することができ、かくしてアンプにおけるショートの高精度な検出と誤検出の防止とを両立し得るショート検出回路を実現できる。

以下、図面について、本発明の一実施の形態を詳述する。

（１）アンプ装置の構成
図５との対応部分に同一符号を付した図１に示すように、アンプ装置１０は、大きく分けて図示しない前処理部と、ディジタルアンプ回路２と、ショート検出回路１１と、信号出力部１４とによって構成され、当該前処理部に入力されたオーディオ信号をディジタルアンプ回路２によって増幅し、これをスピーカ１００へ供給することにより当該オーディオ信号に基づいた音を発生（再生）するようになされている。

ちなみにアンプ装置１０は、７チャンネル分の回路群を有しており、図１に示したディジタルアンプ回路２及びショート検出回路１１以外にも、図示しない６チャンネル分のディジタルアンプ部及びショート検出部を有している。

（１−１）ディジタルアンプ部の構成
ディジタルアンプ回路２は、図５に示したアンプ装置１と同様、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）でなるトランジスタＱＦ１〜ＱＦ４によりいわゆるＢＴＬ（Bridged Transformer Less）回路が形成されており、トランジスタＱＦ１及びＱＦ２と、トランジスタＱＦ３及びＱＦ４がそれぞれ相補的に動作するようになされると共に、トランジスタＱＦ１及びＱＦ４と、トランジスタＱＦ２及びＱＦ３とが交互にスイッチング動作するようになされている。

ディジタルアンプ回路２は、直流電源Ｅによる電圧（約５０［Ｖ］、負荷として８［Ω］・１００［Ｗ］を想定）が印加されたトランジスタＱＦ１〜ＱＦ４によりパルス状の入力オーディオ信号Ｓｉ１〜Ｓｉ４を増幅し、コイルＬ１及びコンデンサＣ１と、コイルＬ２及びコンデンサＣ２とでそれぞれ形成されるローパスフィルタによりそれぞれ高周波成分を除去し、スピーカ１００から音として出力し得る低周波数帯域（例えば５０ｋＨｚ以下）でなる出力オーディオ信号Ｓｏ１及びＳｏ２をそれぞれ出力端子Ｓｔ１及びＳｔ２へ供給する。

これによりアンプ装置１０は、出力端子Ｓｔ１及びＳｔ２に接続されたスピーカ１００に対して、出力オーディオ信号Ｓｏ１とＳｏ２との電位差である出力電圧Ｖｏｕｔを印加することになり、当該スピーカ１００から当該出力電圧Ｖｏｕｔの変化に応じた音を発生させることができる。

（１−２）ショート検出部の構成
ショート検出回路３（図５）と対応するショート検出回路１１は、当該ショート検出回路３と同様の回路構成でなりディジタルアンプ回路２に供給される電源電流Ｉ１の電流値を検出する電流検出部１２と、出力端子Ｓｔ１及びＳｔ２の間の電圧値、すなわち出力電圧Ｖｏｕｔの電圧値を検出する電圧検出部１３とにより構成されている。

電流検出部１２の電流検出抵抗Ｒ１は、０．１［Ω］の抵抗値を有しており、直流電源Ｅに対してディジタルアンプ回路２と直列に接続され、トランジスタＱＦ１〜ＱＦ４に流れる電源電流Ｉ１に応じた電位差を両端に生じるようになされている。

電流検出抵抗Ｒ１の両端には、ＰＮＰ型のトランジスタＱＢ１におけるエミッタ及びベースが接続されており、当該電流検出抵抗Ｒ１の両端の電位差が０．６［Ｖ］を超えた時点、すなわち電流検出抵抗Ｒ１に流れる電源電流Ｉ１が６［Ａ］（すなわち上限電流値）を超えた時点で「オン状態」となり、過電流検出信号ＳＤｉを「Ｈｉｇｈ」レベルで出力し、接続抵抗Ｒ２を介して検出信号ＳＤとしてダイオードＤ１へ供給する。

すなわち電流検出部１２は、単純に電源電流Ｉ１を監視することになり、当該電源電流Ｉ１が上限電流値６［Ａ］を超えた時点で無条件に過電流検出信号ＳＤｉを「Ｈｉｇｈ」レベルで出力するようになされている。

電圧検出部１３は、整流用のブリッジダイオードＢＤと、検出信号ＳＤを制御するフォトカプラＰＣ１と、当該フォトカプラＰＣ１の動作条件を設定する抵抗Ｒ１０と、ノイズ除去用のコンデンサＣ１０とにより構成されている。

電圧検出部１３は、出力オーディオ信号Ｓｏ１及びＳｏ２を交流入力信号としてブリッジダイオードＢＤに供給し、当該ブリッジダイオードＢＤから出力される直流出力信号を直列に接続された抵抗Ｒ１０及びコンデンサＣ１０に供給する。

ここでフォトカプラＰＣ１は、入力端子Ｐｔ１及びＰｔ２がコンデンサＣ１０と並列に接続されており、また出力端子Ｐｔ３が接地され、出力端子Ｐｔ４がダイオードＤ１と接続されている。

このためフォトカプラＰＣ１は、コンデンサＣ１０の両端の電位差が０．６［Ｖ］を超えた時点で内部の発光ダイオードが発光し、これを内部のフォトトランジスタによって検出することにより、出力端子Ｐｔ３とＰｔ４とを電気的に接続する（以下、これをオン状態と呼ぶ）。

一方フォトカプラＰＣ１は、コンデンサＣ１０の両端の電位差が０．６［Ｖ］未満であれば、内部の発光ダイオードが発光しないため、出力端子Ｐｔ３とＰｔ４とを電気的に切り離す（以下、これをオフ状態と呼ぶ）。

実際上、電圧検出部１３は、出力電圧Ｖｏｕｔが１０［Ｖ］（以下、これを上限電圧値と呼ぶ）となるときにフォトカプラＰＣ１における入力端子Ｐｔ１及びＰｔ２間の電位差が０．６［Ｖ］となるように抵抗Ｒ１０の抵抗値及びコンデンサＣ１０の容量が選定されている。

これにより電圧検出部１３は、出力電圧Ｖｏｕｔが１０［Ｖ］を超えたときにフォトカプラＰＣ１がオン状態となり、一方当該出力電圧Ｖｏｕｔが１０［Ｖ］未満であるときに当該フォトカプラＰＣ１がオフ状態となる。このため、例えば当該フォトカプラＰＣ１の出力端子Ｐｔ３を所定の電圧Ｖｐにプルアップした場合、図２に示すように、出力電圧Ｖｏｕｔに応じて出力端子Ｐｔ３及びＰｔ４の間の電位差Ｖｃが変動する。

ちなみにフォトカプラＰＣ１は、入力端子Ｐｔ１及びＰｔ２と、出力端子Ｐｔ３及びＰｔ４とが互いに電気的に絶縁されているため、ＢＴＬ方式でなるディジタルアンプ回路２からの出力電圧Ｖｏｕｔに応じて動作することができる。

電圧検出部１３は、出力電圧Ｖｏｕｔが１０［Ｖ］を超えたときにフォトカプラＰＣ１がオン状態となり、出力端子Ｐｔ４を出力端子Ｐｔ３と電気的に接続して接地すると、検出信号ＳＤが流れる抵抗Ｒ２及びダイオードＤ１に当該出力端子Ｐｔ４が接続されていることにより、検出信号ＳＤを「Ｌｏｗ」レベルに切り換えることになる。

すなわち電圧検出部１３は、電流検出部１２による検出結果である過電流検出信号ＳＤｉに拘わらず、出力電圧Ｖｏｕｔが上限電圧値以上であれば、電流検出部１２による検出結果を強制的に無効化する。

これによりショート検出回路１１は、電流検出部１２により電源電流Ｉ１が上限電流値を超えたこと、すなわち出力端子Ｓｔ１及びＳｔ２の間がショートされた可能性があることを検出したとしても、電圧検出部１３により出力電圧Ｖｏｕｔが上限電圧値以上であること、すなわち出力端子Ｓｔ１及びＳｔ２の間にスピーカ１００が正しく接続されて１０［Ｖ］以上の電位差が生じていることを検出した場合、当該出力端子Ｓｔ１及びＳｔ２の間がショートされたのでは無く、スピーカ１００に多くの電流が流れているのでありディジタルアンプ回路２のトランジスタＱＦ１〜ＱＦ４が破壊される危険性は無いために、検出信号ＳＤを強制的に「Ｌｏｗ」レベルに落として電流検出部１２による検出結果をキャンセルすることになる。

一方、電圧検出部１３は、出力電圧Ｖｏｕｔが１０［Ｖ］未満であったとき、フォトカプラＰＣ１がオフ状態となるため、出力端子Ｐｔ４が出力端子Ｐｔ３から切り離され、検出信号ＳＤに対して何ら影響を与えない。

これによりショート検出回路１１は、電流検出部１２により電源電流Ｉ１が上限電流値を超えたことを検出し、且つ電圧検出部１３により出力電圧Ｖｏｕｔが上限電圧値未満であることを検出した場合、出力端子Ｓｔ１及びＳｔ２の間がショートされている可能性が高いため、電圧検出部１３により特に制御することなく電流検出部１２による「Ｈｉｇｈ」レベルの過電流検出信号ＳＤｉをそのまま検出信号ＳＤとして出力することにより、出力端子Ｓｔ１及びＳｔ２がショートされたことを検出して後段の回路へ通知し得るようになされている。

このようにショート検出回路１１は、電流検出部１２による電源電流Ｉの検出結果を電圧検出部１３による出力電圧Ｖｏｕｔの検出結果に応じて強制的に有効化又は無効化することにより、出力端子Ｓｔ１及びＳｔ２の間がショートされているか否かを高精度に検出し得るようになされている。

（１−３）信号出力部の構成
ところで検出信号ＳＤは、逆流防止用のダイオードＤ１〜Ｄ７を介して他のチャンネルからの検出信号と重畳され、重畳検出信号ＳＤｍとして信号出力部１４へ供給される。

信号出力部１４は、信号出力部４（図５）とほぼ同様の回路構成でなり、平滑用のコンデンサＣ１１によって平滑された重畳検出信号ＳＤｍをトランジスタＱＢ２のベースに供給する。当該トランジスタＱＢ２は、エミッタ接地されると共にコレクタがプルアップ抵抗Ｒ３を介して低電圧電源Ｖｃｃに接続されており、当該重畳検出信号ＳＤｍに応じてスイッチとして動作し、その結果、当該重畳検出信号ＳＤｍを反転させた「Ｈｉｇｈ」レベル又は「Ｌｏｗ」レベルの中間信号ＳＤｍ２を抵抗Ｒ４を介してトランジスタＱＢ３へ供給する。

トランジスタＱＢ３は、エミッタが低電圧電源Ｖｃｃに接続されると共に、コレクタがプルダウン抵抗Ｒ５を介して接地されており、ベースへ入力される中間信号ＳＤｍ２をさらに反転させて検出信号ＳＤに対して非反転の通知信号ＳＮを生成し、これを図示しない制御回路へ送出する。

このように信号出力部１４は、トランジスタＱＢ２及びＱＢ３を設けることにより、ディジタルアンプ回路２に印加される電源電圧Ｅ（５０［Ｖ］）に応じた重畳検出信号ＳＤｍを、非反転のまま後段の低電圧電源Ｖｃｃ（約３．３［Ｖ］）で動作する制御回路が受け付け得る電圧レベルに変換するようになされている。

これに応じて制御回路は、いわゆるミュート状態に切り換え、ディジタルアンプ回路２へ供給していた入力オーディオ信号を遮断することによりトランジスタＱＦ１〜ＱＦ４に流れる電源電流Ｉ１を格段に減少させ、当該トランジスタＱＦ１〜ＱＦ４を保護するようになされている（以下、これを保護動作と呼ぶ）。

このようにアンプ装置１０は、入力オーディオ信号をディジタルアンプ回路２により増幅して出力オーディオ信号Ｓｏ１及びＳｏ２を生成し、これらを出力端子Ｓｔ１及びＳｔ２からスピーカ１００へ供給すると共に、ショート検出回路１１により当該出力端子Ｓｔ１及びＳｔ２の間がショートされたか否かを高精度に検出し得るようになされている。

（２）動作及び効果
以上の構成において、アンプ装置１０のショート検出回路１１は、電流検出部１２により電源電流Ｉ１が上限電流値（６［Ａ］）を超えたことを検出した際に過電流検出信号ＳＤｉを「Ｈｉｇｈ」レベルで出力し、電圧検出部１３により出力電圧Ｖｏｕｔが上限電圧値（１０［Ｖ］）を超えたことを検出した際に過電流検出信号ＳＤｉに基づく検出信号ＳＤを強制的に「Ｌｏｗ」レベルに落とす。

従ってショート検出回路１１は、低インピーダンスのスピーカ１００が接続された場合や、信号レベルが非常に高い入力オーディオ信号が入力された場合等、電流検出部１２により電源電流Ｉ１が上限電流値を超えたことを検出した場合であっても、スピーカ１００が正しく接続されており電圧検出部１３により出力電圧Ｖｏｕｔが上限電圧値を超えたことを検出すれば、当該電流検出部１２における検出結果を強制的に無効化することにより、ショートの誤検出を未然に防止することができる。

例えば図３に示すように、入力オーディオ信号のレベルが高く、いわゆる「クリップした」状態であったとしても、出力電圧Ｖｏｕｔが上限電圧値（１０［Ｖ］）以上であれば（図３（Ａ））、電圧検出部１３のフォトディテクタＰＣ１により検出信号ＳＤが強制的に接地されて「Ｌｏｗ」レベルのままとなり（図３（Ｂ））、通知信号ＳＮも「Ｌｏｗ」レベルのままとなる。

これによりアンプ装置１０は、ディジタルアンプ回路２のトランジスタＱＦ１〜ＱＦ４を破壊させることなく、入力オーディオ信号を増幅した出力オーディオ信号Ｓｏ１及びＳｏ２を生成し続け、スピーカ１００から音を出力させ続けることができる。

一方ショート検出回路１１は、図４に示すように、時刻ｔ１において出力端子Ｓｔ１及びＳｔ２の間がショートされた場合、電流検出部１２により電源電流Ｉ１が上限電流値（６［Ａ］）を超えたことを検出すると共に、電圧検出部１３により出力電圧Ｖｏｕｔがスピーカ１００の両端子間に印加されておらず、当該出力電圧Ｖｏｕｔが上限電圧値（１０［Ｖ］）未満となったことを検出することにより電流検出部１２の検出結果を有効化し、時刻ｔ２までに検出信号ＳＤ（図４（Ｂ））及び通知信号ＳＮ（図４（Ｃ））を「Ｈｉｇｈ」レベルに切り換えることができる。

すなわちショート検出回路１１は、電源から供給される電力がスピーカ１００に対して正常に送出されているのか、或いは出力端子Ｓｔ１・Ｓｔ２間がショートされることによって当該電力がトランジスタＱＦ１〜ＱＦ４において消費され当該トランジスタＱＦ１〜ＱＦ４を破壊へ導くものであるのかを判別していることになる。

これによりアンプ装置１０は、いわゆるミュート状態に切り換え、ディジタルアンプ回路２へ供給していた入力オーディオ信号を遮断することによりトランジスタＱＦ１〜ＱＦ４に流れる電源電流Ｉ１を格段に減少させることができるので、当該トランジスタＱＦ１〜ＱＦ４を保護することができる。

ところで従来の信号出力部４（図５）におけるコンデンサＣ３は、ある程度大きめの容量となるよう設定されており、これにより「Ｈｉｇｈ」レベルの重畳検出信号ＳＤｍが供給されてからトランジスタＱＢ２が「オン状態」に変化するまでに約１００［ｍｓ］程度の遅延を生じさせ、この結果として誤検出の削減を図るようになされていた。

これに対して本発明のアンプ装置１０（図１）では、ショート検出部の電圧検出部１３により誤検出の頻度を格段に削減することができるので、信号検出部１４におけるコンデンサＣ１１により遅延を生じさせる必要がなく、コンデンサＣ３と比較して当該コンデンサＣ１１の容量を格段に小さくすることができる。

この結果アンプ装置１０は、電圧検出部１３のフォトカプラＰＣ１が素子の性質として非常に高速に動作することも加えて、図４における時刻ｔ１からｔ２までの間隔を約３［ｍＳ］に高速化することができた。

これによりアンプ装置１０は、出力端子Ｓｔ１及びＳｔ２の間が実際にショートされてから制御回路により入力オーディオ信号を遮断するまでの時間を格段に短くすることができるので、トランジスタＱＦ１〜ＱＦ４を確実に保護することができる。

ちなみにアンプ装置１０は、小音量で音を出力する場合等、スピーカ１００が正しく接続され、出力電圧Ｖｏｕｔが上限電圧値未満となる場合、電圧検出部１３のフォトカプラＰＣ１が「オフ状態」となるものの、電流検出部１２から出力される過電流検出信号ＳＤｉが「Ｌｏｗ」レベルのままとなるため、検出信号ＳＤも「Ｌｏｗ」レベルとなり、入力オーディオ信号を増幅した出力オーディオ信号Ｓｏ１及びＳｏ２を生成し続け、スピーカ１００から音を出力させ続けることができる。

またアンプ装置１０は、入力オーディオ信号が無音状態である場合、或いはスピーカ１００が未接続である場合にも、同様に検出信号ＳＤが「Ｌｏｗ」レベルとなるため、不用意に保護動作をすることがない。

以上の構成によれば、アンプ装置１０のショート検出回路１１は、電流検出部１２により電源電流Ｉ１が上限電流値を超えたことを検出すると共に、電圧検出部１３により出力電圧Ｖｏｕｔが上限電圧値を超えたことを検出した際に検出信号ＳＤを強制的に「Ｌｏｗ」レベルに落とすことにより、スピーカ１００に大電流が流れることによるショートの誤検出を防止できると共に、実際にショートされた際には瞬時に検出信号ＳＤを「Ｈｉｇｈ」レベルで出力することができ、これによりアンプ装置１０に正確に保護動作をさせることができる。

（３）他の実施の形態
なお上述した実施の形態においては、電圧検出部１３においてフォトカプラＰＣ１を用いるようにした場合について述べたが、本発明はこれに限らず、例えばコイルと所定の閾値設定回路とを組み合わせる等、絶縁機能と作動条件の設定が可能な他の素子又は他の回路を用いるようにしても良い。

この場合、出力電圧Ｖｏｕｔが上限電圧値（１０［Ｖ］）を超えたか否かに応じて検出信号ＳＤを接地するかしないかを切り換えることができればよい。

また上述した実施の形態においては、ブリッジダイオードＢＤ１により出力電圧Ｖｏｕｔの全波整流を行うようにした場合について述べたが、本発明はこれに限らず、例えば１個のダイオードにより半波整流を行うようにしても良い。

さらに上述した実施の形態においては、電流検出部１２における上限電流値を６［Ａ］とし、電圧検出部１３における上限電圧値を１０［Ｖ］とするようにした場合について述べたが、本発明はこれに限らず、ディジタルアンプ回路２のトランジスタＱＦ１〜ＱＦ４における動作特性や電源電圧Ｅの電圧等に応じて任意に設定するようにしても良い。

さらに上述した実施の形態においては、８［Ω］・１００［Ｗ］の負荷を想定して電源電圧を５０［Ｖ］とし、コイルＬ１及びコンデンサＣ１と、コイルＬ２及びコンデンサＣ２とでそれぞれ形成されるローパスフィルタによりそれぞれ約５０［ｋＨｚ］以下の周波数成分を通過させ、電流検出抵抗Ｒ１を０．１［Ω］とすることにより電流検出部１２による検出閾値を６［Ａ］とし、電圧検出部１３において抵抗Ｒ１０の抵抗値及びコンデンサＣ１０の容量を適宜選定することにより上限電圧値を１０［Ｖ］とするようにした場合について述べたが、本発明はこれに限らず、負荷となるスピーカのインピーダンスや最大入力等に応じて各数値を適宜変更するようにしても良い。

さらに上述した実施の形態においては、ＢＴＬ回路を形成するディジタルアンプ回路２を有するアンプ装置１０に本発明を適用するようにした場合について述べたが、本発明はこれに限らず、アンバランスの入力信号を増幅するアンプ装置に本発明を適用するようにしても良い。

さらに上述した実施の形態においては、ＭＯＳＦＥＴでなるトランジスタＱＦ１〜ＱＦ４によりＰＷＭ波形でなるパルス状の入力オーディオ信号を増幅するディジタルアンプに本発明を適用するようにした場合について述べたが、これに限らず、ＰＤＭ（Pulse Density Modulation）波形やＤＳＤ（Direct Stream Digital）波形でなる入力オーディオ信号を増幅するディジタルアンプや、従来のバイポーラトランジスタを用いたアナログ方式のアンプに本発明を適用するようにしても良い。

さらに上述した実施の形態においては、入力オーディオ信号を増幅するオーディオ用のアンプ装置１０に本発明を適用するようにした場合について述べたが、これに限らず、種々の信号を増幅するアンプ装置に本発明を適用するようにしても良い。

さらに上述した実施の形態においては、電流検出部としての電流検出部１２と、電圧検出部としての電圧検出部１３とによってショート検出回路としてのショート検出回路１１を構成する場合について述べたが、本発明はこれに限らず、その他種々の回路構成でなる電流検出部と、電圧検出部とによってショート検出回路を構成するようにしても良い。

本発明は、保護回路を有する種々のアンプ装置でも利用できる。

本発明の一実施形態によるアンプ装置の回路構成を示す回路図である。 電圧検出部の動作の説明に供する略線図である。 本発明のショート検出回路におけるクリップ時の信号波形を示す略線図である。 本発明のショート検出回路におけるショート時の信号波形を示す略線図である。 従来のアンプ装置の回路構成を示す回路図である。 従来のショート検出回路における信号波形を示す略線図である。

符号の説明

１、１０……アンプ装置、２……ディジタルアンプ回路、３、１１ショート検出回路、４、１４……信号出力回路、１２……電流検出部、１３……電圧検出部、１００……スピーカ、ＱＦ１〜ＱＦ４……トランジスタ、Ｒ１……電流検出抵抗、ＱＢ１、ＱＢ２、ＱＢ３……トランジスタ、ＢＤ１……ブリッジダイオード、Ｒ２、Ｒ１０……抵抗、Ｃ３、Ｃ５、Ｃ１０……コンデンサ、ＰＣ１……フォトカプラ、Ｄ１〜Ｄ７……ダイオード、Ｒ３……プルアップ抵抗、Ｒ５……プルダウン抵抗、Ｓｔ１、Ｓｔ２……出力端子、Ｓｉ１〜Ｓｉ４……入力オーディオ信号、ＳＤ……検出信号、ＳＮ……通知信号、Ｓｏ１、Ｓｏ２……出力オーディオ信号、Ｖｏｕｔ……出力電圧。

Claims (3)

1. ＢＴＬ（Bridged Transformer Less）接続でなる増幅回路を構成し入力信号を増幅して交流波でなる出力信号を生成する信号増幅素子にそれぞれ供給される電流の和を当該信号増幅素子に流れる電流として検出し、当該電流の値が所定上限電流値以上である場合に、出力信号をスピーカへ出力するための出力端子がショートされたとみなしてショート検出信号を検出レベルで出力する電流検出部と、
   バランス出力された上記出力信号を整流して上記スピーカに印加されている電圧を単一の検出素子により上記電流と別個に検出し、当該電圧の値が所定の上限電圧値以上である場合にショート検出信号を強制的に非検出レベルに切り換える電圧検出部と
   を有するショート検出回路。
2. 上記電圧検出部は、上記スピーカに印加されている電圧を検出する回路と、上記ショート検出信号を強制的に非検出レベルに切り換える回路とが電気的に絶縁された
   請求項１に記載のショート検出回路。
3. 上記信号増幅素子は、パルス状の上記入力信号を増幅することにより上記出力信号を生成する
   請求項１に記載のショート検出回路。

Images