JP2004215078A

JP2004215078A - Ｄ級電力増幅装置

Info

Publication number: JP2004215078A
Application number: JP2003001246A
Authority: JP
Inventors: Keiichi Shirakawa; 惠一白川; Hiroyuki Akimoto; 宏之秋元
Original assignee: Roland Corp
Current assignee: Roland Corp
Priority date: 2003-01-07
Filing date: 2003-01-07
Publication date: 2004-07-29

Abstract

【課題】低コストで、出力素子を有効に保護し、且つアンプの性能を充分に発揮できるＤ級電力増幅装置を提供すること。
【解決手段】出力端子の短絡等の異常時には、Ｄ級アンプ部１への入力信号を断して、Ｄ級アンプ部１内の出力素子を保護することができる。ここで、Ｄ級アンプ部１の入力側の電圧（又は電流）は、出力側に比べて小さいので、かかる入力信号の制御であれば、トランジスタＱ１等の安価で高速に反応する半導体素子を使用できる。また、これらの素子Ｑ１を動作させる保護回路４は、抵抗、ダイオード、トランジスタといった簡易な素子で構成できる。よって、出力素子を有効に保護できるＤ級電力増幅装置１０を、簡易に且つ安価に構成できる。しかも、Ｄ級アンプ部１の出力電流及び出力電圧が共に大である場合には、トランジスタＱ１はオフを維持し、Ｄ級アンプ部１への信号入力は正常に行われるので、その性能を充分に発揮できる。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】本発明はＤ級電力増幅装置に関し、特に、低コストで、出力素子を有効に保護し、且つアンプの性能を充分に発揮できるＤ級電力増幅装置に関するものである。
【０００２】
【従来の技術】アンプの小型化並びに高効率化の要求に伴い、Ｄ級増幅方式を用いたアンプが普及してきている。Ｄ級増幅方式とは、増幅回路に入力したアナログ信号についてパルス幅変調（ＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ））やパルス密度変調（ＰＤＭ（Ｐｕｌｓｅ−ＤｕｒａｔｉｏｎＭｏｄｕｌａｔｉｏｎ））などの変調処理を施し、ディジタル信号に変換した後、信号の増幅を行い、増幅回路の出力を低域通過型フィルタ（ローパスフィルタ）に通すことによってアナログ信号に戻す増幅方式である。このＤ級増幅方式を用いたアンプ（以下「Ｄ級アンプ」と称す）では、ディジタル信号の増幅、即ち信号のＯＮ／ＯＦＦ処理のみによつてアナログ信号の増幅を行うことができるので、理論的には１００％の電力効率が得られる。この高効率さ故に、アンプの小型化も可能となるので、Ｄ級アンプは家庭用および業務用ともに普及してきている。このＤ級アンプには、通常、出力端子の短絡などによる過電流に対して、アンプ内部の出力素子を保護するための保護回路が接続されて、Ｄ級電力増幅装置として構成されている（特許文献１及び２）。
【０００３】
例えば、図４に示す従来のＤ級電力増幅装置１００では、スピーカ３等の負荷に異常状態が生じて過電流が流れた場合には、出力電流を断して、Ｄ級アンプで構成されるＤ級アンプ部１内の出力素子を保護する構成にされている。具体的に図４のＤ級電力増幅装置１００は、入力端子ＩＰに接続された抵抗Ｒ１の他端に、一端が接地された抵抗Ｒ２の他端とパルス幅変調（ＰＷＭ）方式のＤ級アンプ部１の入力端とが接続されており、このＤ級アンプ部１と抵抗Ｒ１，Ｒ２とによりＤ級アンプ回路２が構成される。入力端子ＩＰに入力されたオーディオ信号は、両抵抗Ｒ１，Ｒ２により分圧されてＤ級アンプ部１に入力され、Ｄ級アンプ部１内にて増幅され、ローパスフィルタ（図示せず）を経由して、Ｄ級アンプ部１から出力される。
【０００４】
このＤ級アンプ部１の出力端にはリレーＲＬの一端が接続されており、このリレーＲＬの他端はＤ級電力増幅装置１００の一方の出力端子ＯＰ１とされている。一方の出力端子ＯＰ１と他方の出力端子ＯＰ２との間には、例えばスピーカ３等の負荷が接続されると共に、他方の出力端子ＯＰ２には一端が接地された電流検出用抵抗Ｒ３と保護回路１０４とが接続され、保護回路１０４は、電流検出用抵抗Ｒ３の端子電圧に基づいてスピーカ３等の負荷に流れる電流を検出し、その電流が所定値を超えた場合に、異常状態であると判断して、制御信号を出力し、リレーＲＬを開放させるものである。リレーＲＬの開放により、Ｄ級電力増幅装置１００の出力電流は０となるので、過電流からＤ級アンプ部１内の出力素子を保護することができる。
【０００５】
【特許文献１】特開２００２−２８０８４３号公報
【０００６】
【特許文献２】特開２００２−１７１１４０号公報
【０００７】
【発明が解決しようとする課題】しかしながら、上記した特許文献１のＤ級電力増幅装置ではＣＰＵを使って、また、特許文献２のＤ級電力増幅装置ではラッチ回路やフリップフロップ回路、コンパレータを使って、それぞれ保護回路を構成しているので、保護回路が高価になるという問題点がある。また、図４のＤ級電力増幅装置１００のように、リレーＲＬによるものでは、リレーＲＬの切り替わり応答速度が遅いので、場合によっては切り替えが間に合わず、Ｄ級アンプ部１内の出力素子が破壊されてしまうという問題点がある。
【０００８】
更に、出力電流にのみ基づいて保護回路を動作させると、アンプが正常に動作している場合にも保護回路が動作することがあり、その場合にはアンプの性能を充分に発揮できないという問題点がある。即ち、出力電流が多くても出力電圧が高ければ、アンプの正常な動作の範疇であり、アンプ内部の出力素子が壊れやすい状態ではない。出力端子が短絡していたり、定格外の低インピーダンスの負荷が接続されている場合に、出力電圧が低く出力電流が多い状態、即ちアンプ内部の出力素子が壊れやすい状態となるのであり、かかる場合に限って保護回路を動作させることが好ましい。
【０００９】
本発明は上述した問題点を解決するためになされたものであり、低コストで、出力素子を有効に保護し、且つアンプの性能を充分に発揮できるＤ級電力増幅装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】この目的を達成するために請求項１記載のＤ級電力増幅装置は、Ｄ級増幅方式により入力信号を増幅するＤ級電力増幅器と、そのＤ級電力増幅器の出力電圧を検出する電圧検出手段と、前記Ｄ級電力増幅器の出力電流を検出する電流検出手段と、前記電圧検出手段により検出された出力電圧および前記電流検出手段により検出された出力電流に基づいて前記Ｄ級電力増幅器へ入力される入力信号を制御する制御手段とを備えている。
【００１１】
この請求項１記載のＤ級電力増幅装置によれば、入力信号はＤ級電力増幅器へ入力されて増幅され、Ｄ級電力増幅器から出力される。Ｄ級電力増幅器の出力電圧は電圧検出手段によって、出力電流は電流検出手段によって、それぞれ検出され、その検出された出力電圧および出力電流に基づいて、制御手段によりＤ級電力増幅器へ入力される入力信号が制御される。
【００１２】
請求項２記載のＤ級電力増幅装置は、Ｄ級増幅方式により入力信号を増幅するＤ級電力増幅器と、そのＤ級電力増幅器の出力電流を電圧に変換する変換手段と、その変換手段により変換された電圧に基づいて電位差を生成する生成手段と、その生成手段により生成された電位差を、前記Ｄ級電力増幅器の出力電圧の絶対値が大きいほど小さくなるように補正する補正手段と、その補正手段により補正された電圧が所定値以上である場合に、前記Ｄ級電力増幅器へ入力される入力信号を制御する制御手段とを備えている。
【００１３】
この請求項２記載のＤ級電力増幅装置によれば、入力信号はＤ級電力増幅器へ入力されて増幅され、Ｄ級電力増幅器から出力される。このうちの出力電流は、変換手段によって電圧に変換され、その変換された電圧に基づいて生成手段により電位差が生成される。この電位差は、補正手段により、Ｄ級電力増幅器の出力電圧の絶対値が大きいほど小さくなるように補正され、その補正された電圧が所定値以上である場合に、制御手段によってＤ級電力増幅器へ入力される入力信号が制御される。
【００１４】
請求項３記載のＤ級電力増幅装置は、請求項１又は２に記載のＤ級電力増幅装置において、前記制御手段は、前記Ｄ級電力増幅器へ入力される入力信号の入力経路を制御する経路制御手段を備えている。なお、入力信号の入力経路の制御としては、例えば、入力信号の入力経路を別経路に切り替えるものや、入力信号の入力経路を断するものを例示することができる。
【００１５】
請求項４記載のＤ級電力増幅装置は、請求項１又は２に記載のＤ級電力増幅装置において、前記制御手段は、前記Ｄ級電力増幅器へ入力される入力信号のレベルを制御するレベル制御手段を備えている。
【００１６】
【発明の効果】本発明のＤ級電力増幅装置によれば、Ｄ級電力増幅器の出力電圧および出力電流に応じて、そのＤ級電力増幅器へ入力される入力信号が制御手段により制御される。このように、Ｄ級電力増幅器の出力を適正に保つために、その出力電流に比べて小電流の入力信号を制御するので、かかる制御に安価な素子を使用することができる。よって、出力電流自体を制御する場合に比べて、装置コストを低減できるという効果がある。また、小電流の制御なので、応答速度の遅いリレーに代えて、例えば応答速度の速い半導体素子を使用することができるので、切り替えの遅れによる出力素子の破壊を抑制できるという効果がある。更に、制御手段は、出力電流のみならず、出力電圧をも考慮して入力信号を制御するので、たとえ出力電流が多くても出力電圧が高い正常動作時には、入力信号を制御することがなく、Ｄ級電力増幅器の性能を充分に発揮できるという効果がある。
【００１７】
【発明の実施の形態】以下、本発明の好ましい実施例について、添付図面を参照して説明する。図１は、本発明の第１実施例であるＤ級電力増幅装置１０の電気的構成を示したブロック図である。なお、図４を参照して説明した従来のＤ級電力増幅装置１００と同一の部分には、同一の符号を付してその説明は省略し、異なる部分についてのみ説明する。
【００１８】
第１実施例のＤ級電力増幅装置１０は、Ｄ級アンプ部１と２つの抵抗Ｒ１，Ｒ２とにより構成されるＤ級アンプ回路２と、Ｄ級アンプ部１内の出力素子の保護回路４とから構成されている。Ｄ級アンプ部１の出力端は、Ｄ級電力増幅装置１０の一方の出力端子ＯＰ１と接続されており、その一方の出力端子ＯＰ１と他方の出力端子ＯＰ２との間には、例えばスピーカ３等の負荷が接続される。
【００１９】
保護回路４は、＋側出力電流検出部５と、＋側出力電圧検出部６と、−側出力電流及び出力電圧検出部７と、制御部８と、その制御部８からの出力信号に応じて動作しＤ級アンプ部１へのオーディオ信号の入力を制限（断）する入力制限トランジスタＱ１とを備えて構成される。なお、−側出力電流及び出力電圧検出部７は、電流検出用抵抗Ｒ３を含んで構成される。
【００２０】
＋側出力電流検出部５は、３つの抵抗Ｒ３，Ｒ１１，Ｒ１２によって構成される。抵抗Ｒ３は、Ｄ級アンプ部１の出力電流を検出するための電流検出用抵抗であり、その一端はＤ級電力増幅装置１０の他方の出力端子ＯＰ２に接続され、他端は接地されている。この抵抗Ｒ３の一端には抵抗Ｒ１２の一端が接続され、抵抗Ｒ１２の他端は、もう１つの抵抗Ｒ１１の一端に接続されている。抵抗Ｒ１１の他端は、抵抗Ｒ３の他端と共に接地されている。
【００２１】
＋側出力電圧検出部６は、＋側出力電流検出部５に用いられる２つの抵抗Ｒ１１，Ｒ１２の他に、抵抗Ｒ１３とダイオードＤ１１とによって構成される。ダイオードＤ１１は、Ｄ級アンプ部１の出力電圧の正の半波を取り出すためのもの、即ちＤ級アンプ部１の出力電圧が負である場合に後述するトランジスタＱ１１の誤動作を防止するためのものであり、そのアノードは、＋側出力電圧検出部６の入力端として、Ｄ級アンプ部１の出力端及びＤ級電力増幅装置１０の一方の出力端子ＯＰ１に接続されている。ダイオードＤ１１のカソードは抵抗Ｒ１３の一端に接続され、抵抗Ｒ１３の他端は前述した抵抗Ｒ１１の一端に接続されている。
【００２２】
−側出力電流及び出力電圧検出部７は、電流検出用抵抗Ｒ３の他に、３つの抵抗Ｒ２１〜Ｒ２３と、ダイオードＤ２１とによって構成される。ダイオードＤ２１は、Ｄ級アンプ部１の出力電圧の負の半波を取り出すためのもの、即ちＤ級アンプ部１の出力電圧が正である場合に後述するトランジスタＱ２１の誤動作を防止するためのものであり、そのカソードは、−側出力電流及び出力電圧検出部７の入力端として、Ｄ級アンプ部１の出力端及びＤ級電力増幅装置１０の一方の出力端子ＯＰ１に接続されている。ダイオードＤ２１のアノードは抵抗Ｒ２３の一端に接続され、抵抗Ｒ２３の他端は２つの抵抗Ｒ２１，Ｒ２２の一端にそれぞれ接続されている。抵抗Ｒ２１の他端は接地され、また、抵抗Ｒ２２の他端は電流検出用抵抗Ｒ３の一端に接続されている。
【００２３】
制御部８は、出力電流検出部及び出力電圧検出部５〜７の検出結果に基づいて入力制限トランジスタＱ１をオン又はオフさせるものであり、４つのトランジスタＱ２，Ｑ１１，Ｑ２１，Ｑ２２と、６つの抵抗Ｒ４〜Ｒ７，Ｒ２４，Ｒ２５とダイオードＤ１２とから構成されている。
【００２４】
トランジスタＱ１１は、Ｄ級アンプ部１から正の電圧が出力されている場合に入力制限トランジスタＱ１のオン又はオフを制御するためのものであり、ＰＮＰ型のトランジスタで構成されている。ベース端子には＋側出力電圧検出部６の出力端が接続され、エミッタ端子には電流検出用抵抗Ｒ３のＯＰ２端が接続されている。また、コレクタ端子には、ダイオードＤ１２のアノードが接続され、そのカソードは、抵抗Ｒ６の一端と、他端が−ＶＢに接続された抵抗Ｒ７の一端とにそれぞれ接続されている。抵抗Ｒ６の他端は、ＮＰＮ型トランジスタＱ２のベース端子に接続され、そのエミッタ端子は−ＶＢに、またコレクタ端子は抵抗Ｒ４，Ｒ５の一端にそれぞれ接続されている。更に、抵抗Ｒ４の他端は入力制限トランジスタＱ１のベース端子に接続され、抵抗Ｒ５の他端は＋ＶＢに接続されている。よって、トランジスタＱ１１がオンすると、トランジスタＱ２がオンされて、入力制限トランジスタＱ１がオンされる。
【００２５】
トランジスタＱ２１は、Ｄ級アンプ部１から負の電圧が出力されている場合に入力制限トランジスタＱ１のオン又はオフを制御するためのものであり、ＮＰＮ型のトランジスタで構成されている。ベース端子には−側出力電流及び出力電圧検出部７の出力端が接続され、エミッタ端子には電流検出用抵抗Ｒ３のＯＰ２端が接続されている。（このためトランジスタＱ２１のエミッタ端子と前述したトランジスタＱ１１のエミッタ端子とは互いに接続される。）また、トランジスタＱ２１のコレクタ端子には、抵抗Ｒ２４，Ｒ２５の一端がそれぞれ接続され、抵抗Ｒ２５の他端はトランジスタＱ２２のベース端子に接続されている。トランジスタＱ２２は、トランジスタＱ２１がオンしたときにトランジスタＱ２を駆動できるように極性を反転するためのものであり、ＰＮＰ型のトランジスタで構成されている。そのエミッタ端子は、抵抗Ｒ２４の他端と共に＋ＶＢに接続され、また、コレクタ端子は、前述したダイオードＤ１２のカソードと抵抗Ｒ６，Ｒ７の一端とにそれぞれ接続されている。よって、トランジスタＱ２１がオンすると、トランジスタＱ２２、トランジスタＱ２の順にオンされて、入力制限トランジスタＱ１がオンされる。なお、ダイオードＤ１２は、トランジスタＱ２２がオンしたときに、トランジスタＱ１１の誤動作を防止するためのものである。
【００２６】
入力制限トランジスタＱ１は、ＰＮＰ型のトランジスタで構成され、そのベース端子は抵抗Ｒ４の他端に、エミッタ端子はグランドに、コレクタ端子はＤ級アンプ部１の入力端に、それぞれ接続されている。この入力制限トランジスタＱ１がオンすると、コレクタ端子が接地され、Ｄ級アンプ部１への入力が略０ボルトとなって、Ｄ級アンプ部１へのオーディオ信号の入力が制限（断）される。
【００２７】
次に、この第１実施例のＤ級電力増幅装置１０の動作を説明する。まず、Ｄ級アンプ部１から正の電圧が出力されている場合について説明する。Ｄ級アンプ部１の出力電流は、負荷であるスピーカ３を介して、＋側出力電流検出部５の電流検出用抵抗Ｒ３に流れ、そこで電圧に変換される。この変換された電圧によって、抵抗Ｒ１２，Ｒ１１に電流が流れ、その結果、抵抗Ｒ１２の両端に電圧が生じる。この抵抗Ｒ１２の端子間電圧がトランジスタＱ１１のベース・エミッタ間電圧（通常０．６ボルト）より大きくなると、トランジスタＱ１１がオンし、それがトランジスタＱ２をオンさせ、更に入力制限トランジスタＱ１をオンさせて、Ｄ級アンプ部１へのオーディオ信号の入力を制限（断）することとなる。
【００２８】
しかし、一方で、Ｄ級アンプ部１の出力電圧は、＋側出力電圧検出部６へ入力されるので、その電圧に基づいて、ダイオードＤ１１、抵抗Ｒ１３、Ｒ１１の経路で電流が流れる。この電流により、抵抗Ｒ１１の端子間電圧が大きくなり、その結果、抵抗Ｒ１２の端子間電圧が小さくなるので、その分、トランジスタＱ１１のベース・エミッタ間に印加される電圧は、出力電流のみによる場合に比べて小さくなる。
【００２９】
このように、Ｄ級アンプ部１の出力電流及び出力電圧が共に大の場合には、正常な動作の範疇であり、出力素子が壊れやすい状態ではない。かかる場合には、出力電流により得られた抵抗Ｒ１２の端子間電圧は出力電圧により打ち消されるように作用するので、抵抗Ｒ１２の端子間電圧は、トランジスタＱ１１のベース・エミッタ間電圧に満たず、トランジスタＱ１１はオンしない（オフとなる）。よって、入力制限トランジスタＱ１はオンされず、Ｄ級アンプ部１へのオーディオ信号の入力は正常に行われる。従って、出力電流が大であっても出力電圧が大である場合には、保護回路４は動作しないので、Ｄ級アンプ部１の性能を充分に発揮することができる。
【００３０】
一方、Ｄ級アンプ部１の出力電圧が小さいにも拘わらず出力電流が大きい場合には、両出力端子ＯＰ１，ＯＰ２が短絡していたり、定格外の低インピーダンスのスピーカ３等が接続されている状態であり、出力素子が壊れやすい状態である。かかる場合には、出力電流により得られた抵抗Ｒ１２の端子間電圧は、出力電圧が小さいので打ち消されることはない。故に、抵抗Ｒ１２の端子間電圧は、トランジスタＱ１１のベース・エミッタ間電圧より大となり、トランジスタＱ１１がオンされる。よって、トランジスタＱ２、入力制限トランジスタＱ１の順にオンされて、Ｄ級アンプ部１へのオーディオ信号の入力が制限（断）される。従って、出力電圧が小さく出力電流が大きい異常状態には、保護回路４が動作して入力信号を制限し、出力素子を保護することができる。
【００３１】
次に、Ｄ級アンプ部１から負の電圧が出力されている場合について説明する。Ｄ級アンプ部１の出力電流は、グランドから電流検出用抵抗Ｒ３（この場合の抵抗Ｒ３は−側出力電流及び出力電圧検出部７の一部）及びスピーカ３を介して、Ｄ級アンプ部１へ流れ、その際に、抵抗Ｒ３で電圧に変換される。この変換された電圧によって、抵抗Ｒ２１，Ｒ２２に電流が流れ、その結果、抵抗Ｒ２２の両端に電圧が生じる。この抵抗Ｒ２２の端子間電圧がトランジスタＱ２１のベース・エミッタ間電圧（通常０．６ボルト）より大きくなると、トランジスタＱ２１がオンし、それがトランジスタＱ２２及びＱ２をオンさせ、更に入力制限トランジスタＱ１をオンさせて、Ｄ級アンプ部１へのオーディオ信号の入力を制限（断）することとなる。
【００３２】
しかし、一方で、Ｄ級アンプ部１の出力電圧は、−側出力電流及び出力電圧検出部７へ入力されるので、その電圧に基づいて、グランド、抵抗Ｒ２１、Ｒ２３、ダイオードＤ２１、Ｄ級アンプ部１の経路で電流が流れる。この電流により、抵抗Ｒ２１の端子間電圧が大きくなり、その結果、抵抗Ｒ２２の端子間電圧が小さくなるので、その分、トランジスタＱ２１のベース・エミッタ間に印加される電圧は、出力電流のみによる場合に比べて小さくなる。
【００３３】
従って、Ｄ級アンプ部１から負の電圧が出力されている場合にも、正の電圧が出力されている場合と同様に、保護回路４は動作する。即ち、出力電流が大であっても出力電圧が大である場合には、保護回路４は動作せず、Ｄ級アンプ部１の性能を充分に発揮することができる。また、出力電圧が小さく出力電流が大きい異常状態には、保護回路４が動作して入力信号を制限し、出力素子を保護することができる。
【００３４】
次に、図２を参照して、第２実施例のＤ級電力増幅装置２０を説明する。図２は、第２実施例のＤ級電力増幅装置２０の電気的構成を示したブロック図である。なお、前記した第１実施例のＤ級電力増幅装置１０と同一の部分には、同一の符号を付してその説明は省略し、異なる部分についてのみ説明する。
【００３５】
第２実施例のＤ級電力増幅装置２０は、第１実施例のＤ級電力増幅装置１０の入力制限トランジスタＱ１のコレクタ端子とＤ級アンプ部１の入力端との間に抵抗Ｒ２０を挿入して構成される。このＤ級電力増幅装置２０によれば、入力制限トランジスタＱ１は、第１実施例のＤ級電力増幅装置１０の場合と同様に動作するが、入力制限トランジスタＱ１がオンされた場合には、Ｄ級アンプ部１へ入力されるオーディオ信号は、断されるのではなく、抵抗Ｒ２０によって分圧されて減衰されるのである。即ち、入力制限トランジスタＱ１のオンにより、Ｄ級アンプ部１への入力信号の入力レベルを小さく変更し、これにより出力電流を減少させ、Ｄ級アンプ部１内の出力素子を保護するのである。
【００３６】
次に、図３を参照して、第３実施例のＤ級電力増幅装置３０を説明する。図３は、第３実施例のＤ級電力増幅装置３０の電気的構成を示したブロック図である。なお、前記した第１実施例のＤ級電力増幅装置１０と同一の部分には、同一の符号を付してその説明は省略し、異なる部分についてのみ説明する。
【００３７】
第３実施例のＤ級電力増幅装置３０は、第１実施例のＤ級電力増幅装置１０の入力制限トランジスタＱ１に代替して、Ｎ−ＭＯＳ型の電界効果トランジスタＱ３０を使用し、これを抵抗Ｒ１とＤ級アンプ部１との間に接続して構成される。このトランジスタＱ３０のドレイン端子Ｄは抵抗Ｒ１及び抵抗Ｒ２と接続され、ソース端子ＳはＤ級アンプ部１の入力端と接続されている。また、ゲート端子Ｇは、制御部８の出力端である抵抗Ｒ４の一端と接続されている。
【００３８】
このＤ級電力増幅装置３０によれば、トランジスタＱ３０は、第１実施例の入力制限トランジスタＱ１とは逆のオンオフ動作をする。即ち、Ｄ級アンプ部１の出力電流が大であっても出力電圧が大である場合には、トランジスタＱ３０はオンを維持し、Ｄ級アンプ部１へのオーディオ信号の入力は正常に行われる。よって、Ｄ級アンプ部１の性能を充分に発揮することができる。一方、Ｄ級アンプ部１の出力電圧が小さく出力電流が大きい異常状態には、トランジスタＱ３０がオフされて、Ｄ級アンプ部１へのオーディオ信号の入力が制限（断）される。よって、かかる異常状態には、Ｄ級アンプ部１内の出力素子を保護することができるのである。
【００３９】
以上説明した通り、上記各実施例のＤ級電力増幅装置１０〜３０によれば、出力端子の短絡や定格外の低インピーダンスの負荷が接続される異常時には、Ｄ級アンプ部１への入力信号を断又は減衰して、過電流の出力を抑制し、Ｄ級アンプ部１内の出力素子を保護することができる。ここで、Ｄ級アンプ部１の入力側の電圧（又は電流）は、出力側に比べて小さいので、かかる入力信号の制御であれば、トランジスタＱ１，Ｑ３０などの安価で高速に反応する半導体素子を使用することができる。また、これらの半導体素子Ｑ１，Ｑ３０を動作させる保護回路４は、抵抗Ｒ３〜Ｒ７，Ｒ１１〜Ｒ１３，Ｒ２０〜Ｒ２５、ダイオードＤ１１，Ｄ１２，Ｄ２１、トランジスタＱ１，Ｑ２，Ｑ１１，Ｑ２１，Ｑ２２，Ｑ３０といった簡易な素子で構成することができる。よって、Ｄ級アンプ部１内の出力素子を有効に保護できるＤ級電力増幅装置１０〜３０を、簡易に且つ安価に構成することができる。
【００４０】
以上、実施例に基づき本発明を説明したが、本発明は上記実施例に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良変形が可能であることは容易に推察できるものである。
【００４１】
例えば、出力論理を反転することにより、上記各実施例で使用されるＰＮＰ型トランジスタ（或いはＮＰＮ型トランジスタ）を、ＮＰＮ型トランジスタ（或いはＰＮＰ型トランジスタ）で構成したり、Ｎ−ＮＯＳ型の電界効果トランジスタ（ＦＥＴ）を、Ｐ−ＭＯＳ型の電界効果トランジスタで構成するようにしても良い。また、入力制限トランジスタＱ１，Ｑ３０に代えて、フォトカプラを使用しても良い。更に、本実施例では、入力信号の一例として、オーディオ信号を例示したが、他の信号を入力信号として用いるようにしても良い。
【図面の簡単な説明】
【図１】本発明の第１実施例のＤ級電力増幅装置の電気的構成を示したブロック図である。
【図２】第２実施例のＤ級電力増幅装置の電気的構成を示したブロック図である。
【図３】第３実施例のＤ級電力増幅装置の電気的構成を示したブロック図である。
【図４】従来技術におけるＤ級電力増幅装置の電気的構成を示したブロック図である。
【符号の説明】
１Ｄ級アンプ部（Ｄ級電力増幅器）
２Ｄ級アンプ回路
３スピーカ（負荷）
４保護回路
５＋側出力電流検出部（電流検出手段）
６＋側出力電圧検出部（電圧検出手段、補正手段）
７ −側出力電流及び出力電圧検出部（電圧検出手段
、電流検出手段、補正手段）
８制御部（制御手段）
１０，２０，３０Ｄ級電力増幅装置
ＩＰ入力端子
ＯＰ１，ＯＰ２出力端子
Ｑ１（図１、第１実施例）トランジスタ（経路制御手段）
Ｑ１（図２、第２実施例）トランジスタ（レベル制御手段の一部）
Ｑ３０（図３、第３実施例）電界効果トランジスタ（経路制御手段）
Ｒ３電流検出用抵抗（変換手段）
Ｒ１２，Ｒ２２抵抗（生成手段）
Ｒ２０（図２、第２実施例）抵抗（レベル制御手段の一部）

Claims

Ｄ級増幅方式により入力信号を増幅するＤ級電力増幅器と、
そのＤ級電力増幅器の出力電圧を検出する電圧検出手段と、
前記Ｄ級電力増幅器の出力電流を検出する電流検出手段と、
前記電圧検出手段により検出された出力電圧および前記電流検出手段により検出された出力電流に基づいて前記Ｄ級電力増幅器へ入力される入力信号を制御する制御手段とを備えていることを特徴とするＤ級電力増幅装置。
Ｄ級増幅方式により入力信号を増幅するＤ級電力増幅器と、
そのＤ級電力増幅器の出力電流を電圧に変換する変換手段と、
その変換手段により変換された電圧に基づいて電位差を生成する生成手段と、その生成手段により生成された電位差を、前記Ｄ級電力増幅器の出力電圧の絶対値が大きいほど小さくなるように補正する補正手段と、
その補正手段により補正された電圧が所定値以上である場合に、前記Ｄ級電力増幅器へ入力される入力信号を制御する制御手段とを備えていることを特徴とするＤ級電力増幅装置。
前記制御手段は、前記Ｄ級電力増幅器へ入力される入力信号の入力経路を制御する経路制御手段を備えていることを特徴とする請求項１又は２に記載のＤ級電力増幅装置。
前記制御手段は、前記Ｄ級電力増幅器へ入力される入力信号のレベルを制御するレベル制御手段を備えていることを特徴とする請求項１又は２に記載のＤ級電力増幅装置。