JP2008289047A - 増幅器 - Google Patents

増幅器 Download PDF

Info

Publication number
JP2008289047A
JP2008289047A JP2007134058A JP2007134058A JP2008289047A JP 2008289047 A JP2008289047 A JP 2008289047A JP 2007134058 A JP2007134058 A JP 2007134058A JP 2007134058 A JP2007134058 A JP 2007134058A JP 2008289047 A JP2008289047 A JP 2008289047A
Authority
JP
Japan
Prior art keywords
signal
load
amplifier
voltage
detection signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007134058A
Other languages
English (en)
Other versions
JP2008289047A5 (ja
JP4960764B2 (ja
Inventor
Koji Kawaguchi
耕司 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toa Corp
Original Assignee
Toa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toa Corp filed Critical Toa Corp
Priority to JP2007134058A priority Critical patent/JP4960764B2/ja
Priority to PCT/JP2008/058919 priority patent/WO2008143124A1/ja
Publication of JP2008289047A publication Critical patent/JP2008289047A/ja
Publication of JP2008289047A5 publication Critical patent/JP2008289047A5/ja
Application granted granted Critical
Publication of JP4960764B2 publication Critical patent/JP4960764B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3005Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H03G3/301Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52Circuit arrangements for protecting such amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

【課題】 正確に過負荷の状態を検出し、かつ過負荷の状態に応じた保護を行う。
【解決手段】 音源4からの音声信号を電圧制御増幅器2で増幅して、デジタルアンプ部6で増幅して出力する。デジタルアンプ部6から負荷に供給される負荷電流を検出し、その大きさを表す負荷電流検出信号を負荷電流検出器8が生成する。デジタルアンプ部6から負荷に供給される負荷電圧を検出し、その大きさを表す電圧検出信号を負荷電圧検出器10が生成する。負荷電流検出信号と負荷電圧検出信号とが減算回路18に供給され、両者の差を表す差信号が生成される。この差信号に応じて電圧制御増幅器2のゲインが調整される。
【選択図】 図1

Description

本発明は、増幅器に関し、特に、過負荷に対応した電力増幅器に関する。
電力増幅器には、そのインピーダンスがハイインピーダンスのものと、ローインピーダンスのものとがある。ハイインピーダンスの電力増幅器に誤ってローインピーダンスの負荷、例えばローインピーダンスのスピーカを接続すると、過電流が流れ、スピーカだけでなく電力増幅器も損傷する可能性がある。この点を改善するために、例えば特許文献1に開示されている技術がある。
この技術では、電力増幅器の負荷電流を検出すると共に、電力増幅器の入力電圧を検出し、入力電圧と負荷電流とを比較して、その結果に従って負荷インピーダンスが規定インピーダンスより低いかどうか判断し、低い場合には、この電力増幅器の出力を制限している。
特開平10−327026号公報
この技術では、入力電圧と負荷電流とを比較しているので、負荷インピーダンスを演算する複雑な回路が不要で、保護回路の構成を簡略化することができる。しかし、入力電圧と負荷電流とを比較しているので、入力電圧が出力電圧と一致していればよいが、入力する周波数成分や増幅器自体の電源の性能により、出力電圧が歪むことがあり、正確に過負荷状態を検出できない場合がある。また、上記技術では、負荷電流が入力電圧よりも小さくなると、電力増幅器の出力を特定の状態に制限している。過負荷といっても、軽過負荷の場合もあるし、重過負荷の場合もあるにも拘わらず、一律に出力制御を行っており、過負荷の状態に応じた保護を行えない。
本発明は、正確に過負荷の状態を検出することができ、かつその過負荷の状態に応じた保護を行える増幅器を提供することを目的とする。
本発明の一態様の増幅器は、可聴周波数信号を増幅し、負荷に供給する増幅手段を有している。この増幅手段としては、A級、B級、AB級のアナログ増幅手段を使用することもできるし、一般的にD級のデジタル増幅手段を使用することもできる。この増幅手段としては電力増幅手段を使用することが望ましい。増幅手段から負荷、例えばスピーカに供給される電流を電流検出手段が検出し、その大きさを表す電流検出信号を生成する。増幅手段から負荷に供給される電圧を電圧検出手段が検出し、その大きさを表す電圧検出信号を生成する。電流検出信号と電圧検出信号とが差生成手段に供給され、差生成手段は両者の差を表す差信号を生成する。増幅手段にレベル調整手段が設けられている。このレベル調整手段は、例えば増幅手段の入力側に設ける事が望ましい。このレベル調整手段は、電流検出信号が電圧検出信号よりも大きいときの差信号の大きさに応じて、増幅手段での可聴周波数信号のレベルを調整する。レベル調整手段は、差信号の大きさに応じてゲインが変化する可変ゲイン増幅手段を使用することができる。電流検出信号が電圧検出信号以下の場合には、レベル調整手段は、可聴周波数信号のレベル調整を行わない。
このように構成された増幅器では、例えば増幅段の負荷が過負荷の場合には、電流検出信号は電圧検出信号よりも大きくなる。極端に負荷インピーダンスが低い場合、電圧検出信号はほぼ零となり、電流検出信号が電圧検出信号よりも大きくなる。差信号生成手段が生成する差信号の大きさに応じてレベル調整手段が、可聴周波数信号のレベルを調整する。負荷電流を表す電流検出信号と、負荷電圧を表す電圧検出信号とを用いているので、正確に負荷の状態を判定することができる。しかも、電圧検出信号と電流検出信号との差を求めるだけなので、負荷インピーダンスを演算するための除算(わり算)回路が不要で、単純に差を算出する簡単な回路を使用することができ、アナログ的に処理する場合に低コスト化を図ることができる。この処理は、ディジタル処理(CPU、FPGA)においても同様に低コスト化できる。更に、差信号に応じて、例えば電流検出信号が電圧検出信号よりもかなり大きい場合、差信号の値も大きく、レベル調整手段は、可聴周波数信号のレベルをかなり小さくする。また、電流検出信号が電圧検出信号よりも幾分大きい場合には、差信号の値は小さく、レベル調整手段は、可聴周波数信号のレベルを幾分小さくする。これらレベル調整によって、負荷電流が小さくなり、増幅器の損傷を防止できる。このようにレベル調整手段を調整することによって負荷電圧対負荷電流特性をフの字特性に調整することができる。
電流検出信号と電圧検出信号とは、前記負荷が定格の時、等しくなるように調整することができる。この調整は、電流検出信号のレベルを調整することによって、或いは電圧検出信号のレベルを調整することによって、或いは電流及び電圧検出信号双方のレベルを調整することによって行える。このように調整することによって、定格負荷またはそれよりも軽負荷の場合には、レベル調整手段によってレベル調整が行われることはなく、定格負荷よりも過負荷の場合にのみ、レベル調整手段によってレベル調整が行われる。
差信号は、所定の係数が乗算されて、前記レベル調整手段に供給することができる。所定の係数の乗算は、例えば差信号を増幅手段によって増幅することによって行え、この増幅手段の利得を所定の係数に対応するものにする。このように構成することによって、上述したフの字特性の傾斜を所望の値に調整することができる。
可聴周波数信号を増幅する増幅手段をハイインピーダンス増幅手段とすることができる。ハイインピーダンス増幅手段は、例えば複数のスピーカを負荷として使用するパブリックアドレッシングシステムに使用することがあり、このような場合、負荷として使用するスピーカに、所定のインピーダンスのものを使用しなかった場合に過負荷の問題が生じる。従って、このような過負荷保護を施した増幅器を使用することが有用である。
レベル調整手段として、例えば次のような構成のものを使用することもできる。即ち、前記差信号にそれと逆極性のバイアス信号を重畳したバイアス重畳差信号をバイアス重畳手段が出力する。変換手段が、バイアス重畳差信号をこれと同相の同相信号と逆相の逆相信号とに変換し、同相信号を同相出力端子に、逆相信号を逆相出力端子に出力する。同相出力端子に第1のダイオードの一端が接続され、他端が前記増幅手段中の入力側増幅手段の出力側に接続されている。逆相出力端子に第2のダイオードの一端が接続され、他端が入力側増幅手段の出力側に接続されている。バイアス信号は、入力側増幅出段の出力信号のピーク値の絶対値よりも絶対値が小さく、極性は、負荷電流検出信号が負荷電圧検出信号よりも大きいときの前記差信号の極性と逆である。負荷電流検出信号が負荷電圧検出信号よりも大きいときに導通する方向で、第1のダイオードは、前記同相端子と前記入力側増幅手段の出力側に、第2のダイオードは、前記逆相端子と前記入力側増幅手段の出力側に、それぞれ接続されている。
このように構成すると、電流検出信号が電圧検出信号以下のとき、即ち定格負荷または軽負荷のとき、第1及び第2のダイオードは導通しない。従って、レベル調整は行われない。電流検出信号が電圧検出信号より大きいとき、即ち、過負荷のとき、第1及び第2のダイオードが導通する。第1及び第2のダイオードの導通状態は、同相信号及び逆相信号の大きさに応じたものとなる。その結果、入力側増幅手段の出力信号は、第1及び第2のダイオードの導通状態に応じて変換手段に吸い込まれ、レベル調整が行われる。しかも、差信号の絶対値がバイアス信号の絶対値よりも大きくなっても、第1及び第2のダイオードを導通させることができるので、入力側増幅手段の出力信号をほぼミュート状態まで制限することができる。
変換手段の同相端子と基準電位との間に第3のダイオードを接続し、変換手段の逆相端子と基準電位との間に第4のダイオードを接続することもできる。この場合、第3及び第4のダイオードは、差信号の絶対値が前記バイアス信号の絶対値よりもオン電圧(第3及び第4のダイオードが導通するためにアノード−カソード間に印加する必要のある電圧)だけ大きくなったとき、導通する方向に配置されている。
上述したように、差信号の絶対値がバイアス信号の絶対値よりも大きくなったとき、入力側増幅手段の出力信号をほぼミュート状態まで制限できるが、差信号の絶対値が更に多くなっても、第1及び第2のダイオードを導通させると、変換手段に多大な電流が吸い込まれることになり、変換手段がオーバードライブ状態になる。そこで、第3及び第4のダイオードによって同相信号及び逆相信号の値を制限し、オーバードライブ状態になることを防止している。
以上のように、本発明によれば、過負荷の状態を正確に把握することができる上に、その過負荷の状態に応じて可聴周波数信号のレベル調整が行われ、増幅器の保護を確実に行うことができる。
本発明の第1実施形態の増幅器は、例えば電力増幅器であって、パブリックアドレッシングシステムに使用される。この増幅器は、図1に示すように、レベル調整手段、例えばゲイン可変増幅手段、具体的には電圧制御増幅器2を有している。電圧制御増幅器2には、可聴周波数信号源、例えば音源4からの可聴周波数信号、例えばアナログ音声信号が供給されている。電圧制御増幅器2で増幅されたアナログ音声信号は、増幅手段、例えばデジタルアンプ部6に供給される。
デジタルアンプ部6は、電圧制御増幅器2から供給されたアナログ音声信号を、PWM信号に変換し、このPWM信号をD級増幅し、このD級増幅されたPWM信号をフィルタによってアナログ音声信号に変換して、出力端子6a、6bから図示しない負荷、例えばスピーカに供給する。このデジタルアンプ部6は、出力インピーダンスがハイインピーダンスのもので、出力端子6a、6b間には、一般には複数のスピーカが並列に接続される。これら複数のスピーカは、それぞれは所定のインピーダンスを有し、これら複数のスピーカの合成インピーダンスは、デジタルアンプ部6の出力インピーダンスに一致する。デジタルアンプ部6の出力インピーダンスに一致する複数のスピーカを定格負荷と称する。
使用するスピーカに誤って所定のインピーダンスよりも低いインピーダンスのものを使用することがある。このようなスピーカの間違いの結果、出力端子6a、6bに接続されているスピーカの合成インピーダンス、即ち負荷インピーダンスがデジタル増幅部6の出力インピーダンスより低くなり、デジタル増幅部6が過負荷状態になることがある。
デジタル増幅部6が過負荷状態であるか否かを検出するために、出力端子6aに直列に電流検出手段、例えば負荷電流検出器8が接続されている。なお、負荷電流検出器8は出力端子6bに直列に接続することも可能である。負荷電流検出器8は、例えばカレントトランスを使用することができ、負荷に流れる電流を表す電流検出信号、例えば負荷電流検出信号を生成する。この負荷電流検出信号は、例えば負荷電流の大きさを電圧で表したものである。
また、過負荷状態であるか否かを検出するために、出力端子6a、6b間に電圧検出手段、例えば負荷電圧検出器10が接続されている。この負荷電圧検出器10は、負荷に印加される電圧を表す負荷電圧検出信号を生成する。この負荷電圧検出信号も負荷電圧を電圧で表したものである。
負荷電流検出信号は、整流手段、例えば全波整流回路12によって整流され、負荷電圧検出信号も、整流手段、例えば全波整流回路14によって整流される。但し、負荷電圧検出信号は、負荷が定格負荷の時、全波整流回路12、14の出力信号のレベルが一致するように、増幅手段、例えば増幅器16によってレベル調整が行われている。以下、全波整流回路12の出力信号を整流負荷電流検出信号と称し、全波整流回路14の出力信号を整流負荷電圧検出信号と称する。
これら整流負荷電流検出信号と整流負荷電圧検出信号は、差信号生成手段、例えば減算回路18に供給される。この減算回路18は、例えば演算増幅器18aと4つの抵抗器18b乃至18eによって構成された差動増幅器で、差信号、例えば整流負荷電圧検出信号から整流負荷電流検出信号を減算した値を表す誤差信号を生成する。この誤差信号は、上述したように増幅器16によってレベル調整が行われているので、負荷が定格負荷あるいは軽負荷の場合、零以上の値となり、負荷が過負荷の場合、負の値となる。
この誤差信号は、係数乗算手段、例えば増幅器20に供給される。増幅器20は、演算増幅器20aと、3つの抵抗器20b乃至20dとによって構成された非反転増幅器で、抵抗器20b乃至20dの値を適切に選択することによって、誤差信号を予め定めた利得で増幅した、即ち所定の係数を乗算した乗算誤差信号を出力する。この乗算誤差信号が電圧制御増幅器2に制御信号として供給される。電圧制御増幅器2は、乗算誤差信号が負の値であるときに、その値に応じてゲインを小さくし、乗算誤差信号が零以上の時、ゲインを所定の値に維持する。
このように構成された増幅器では、デジタルアンプ部6の対応できる定格負荷インピーダンスよりも、負荷インピーダンスが大きい場合がある。即ち軽負荷の場合がある。この場合、図2(a)に示すように負荷電流は定格負荷電流よりも小さく、同図(b)に示すように整流負荷電流は、整流負荷電圧よりも小さい。その結果、減算回路18の誤差信号は正の値である。正の誤差信号が増幅器20によって増幅された乗算誤差信号が、電圧制御増幅器2に制御信号として供給されても、電圧制御増幅器2のゲインは、予め設定された値を維持し、デジタルアンプ部6の負荷電流は、現在の値を維持する。また、複数のスピーカの合成インピーダンスが定格負荷の場合、図2(a)に示すように負荷電流は定格電流を維持し、同図(b)に示すように整流負荷電流は、整流負荷電圧に等しい。その結果、減算回路18の誤差信号は零であり、電圧制御増幅器2にも零の乗算誤差信号が供給され、電圧制御増幅器2は、予め定められたゲインを維持し、デジタルアンプ部6の負荷電流は、定格負荷電流を維持する。
負荷インピーダンスがデジタルアンプ部6の対応できる定格負荷インピーダンスよりも小さくなると、即ち過負荷になると、負荷電流は定格負荷電流よりも大きくなり、また負荷電圧は定格負荷電圧よりも小さくなる。極端な場合、負荷電圧は零Vに近づく。その結果、減算回路18の誤差信号は、負の値となり、増幅器20からの乗算誤差信号が電圧制御増幅器2に供給され、そのゲインが乗算誤差信号の値に応じて減少され、デジタルアンプ部6に供給される音声信号のレベルが小さくなる。その結果、デジタルアンプ部6の負荷電流の値が小さくなり、デジタルアンプ部6の過電流が流れることを防止する。
この負荷電流の減少は、乗算誤差信号の大きさに応じて変化する。例えば、負荷インピーダンスがデジタルアンプ部6の対応できる定格負荷インピーダンスよりもわずかに小さい場合には、図2(a)に示すように負荷電流も定格負荷電流よりもわずかに減少するように入力信号の電圧レベルを調整するだけであるが、複数のスピーカの合成インピーダンスがデジタルアンプ部6の出力インピーダンスよりもかなり小さく、負荷電圧が定格電圧よりもかなり低下している場合には、負荷電流は定格電流よりも大きく減少するように、入力信号の電圧レベルを大きく調整し、出力レベル(電圧)がかなり小さくなるように制限する。即ち、フの字特性を示す。また、負荷インピーダンスが変動すると、その負荷インピーダンスの変動に応じて負荷電流の値が制御され、負荷が定格負荷に復帰すると、負荷電流も自動的に定格電流に復帰する。
なお、増幅器20のゲインを適切に調整することによって、フの字特性の傾斜を調整することができる。
本発明の第2実施形態の増幅器は、第1の実施形態の電圧増幅器2に代えて、図3に示すように、クリップ回路を使用したものである。第1の実施形態の増幅器と同一部分には、同一符号を付して、その説明を省略する。
第2の実施形態の増幅器では、電圧増幅器2に代えて、入力側増幅手段、例えば2段の増幅器30a、30bが使用されている。増幅器30aには、音源4からの音声信号が供給され、増幅器30aは、これを増幅して、増幅器30bに供給する。増幅器30bは、増幅器30aの出力信号を更に増幅して、デジタルアンプ部6に供給する。
増幅器30aの出力側と増幅器30bの入力側との間に、複数、例えば同じ値の4つの抵抗器32a乃至32dが直列に接続されている。これら抵抗器32a乃至32dの中間である抵抗器32b、32cの接続点に、第1のダイオード、例えばダイオード34のアノードが接続されている。ダイオード34のカソードは、同相増幅手段、例えば非反転増幅器36の出力側に接続されている。非反転増幅器36は、演算増幅器36aと4つの抵抗器36b乃至36eとによって構成されている。このとき、4つの抵抗器32a乃至32dに限る必要はないが、2つ以上の偶数個の同じ抵抗値の抵抗器を用いて、これら抵抗器の中点でダイオード接続するようにする。このようにすることで、最も信号を制限できるようになり、ミュート時などに特に有効である。
抵抗器32b、32cの接続点には、第2のダイオード、例えばダイオード38のカソードが接続されている。ダイオード38のアノードは、逆相増幅手段、例えば反転増幅器40の出力側に接続されている。反転増幅器40は、演算増幅器40aと、5つの抵抗器40b乃至40fとによって構成されている。
非反転増幅器36と反転増幅器40とは、ゲインが等しくなるように、例えばほぼ1となるように、抵抗器36b乃至36e、40b乃至40fの値が選択されている。非反転増幅器36と反転増幅器40とが変換手段を構成し、非反転増幅器36の出力側が同相端子に、反転増幅器40の出力側が逆相端子に対応する。これら非反転増幅36と反転増幅器40には、共通の入力信号が供給される。この共通入力信号をそのまま非反転増幅器36が出力し、反転増幅器40が位相反転させて出力する。なお、抵抗器36b、40bは、非反転増幅器36及び反転増幅器40の出力インピーダンスを上昇させるために、非反転増幅器36及び反転増幅器40の帰還ループ内に設けられている。
共通の入力信号は、次のようにして供給される。増幅器20の出力側には、ダイオード42のカソードが接続され、アノードには、ツェナーダイオード44のアノードが接続され、このアノードは抵抗器46を介して例えば+15Vの電圧である正の直流電源端子48に接続されている。ツェナーダイオード44のカソードと抵抗器46との接続点が、同相増幅器36と逆相増幅器40の入力側に接続されている。ダイオード42、ツェナーダイオード44及び抵抗器46がバイアス重畳手段、例えばバイアス重畳回路49を構成している。ツェナーダイオード44は、定格が4.7Vであり、ダイオード42の両端間電圧は、0.6Vであるので、合計5.3Vのバイアス電圧が増幅器20からの乗算誤差信号に重畳されて、非反転増幅器36と反転増幅器40とに供給される。
なお、非反転増幅器36、40の出力側には、第3及び第4のダイオード、例えば保護用ダイオード50、52が接続されている。即ち、ダイオード50は、そのアノードが基準電位、例えば接地電位に接続され、カソードが非反転増幅器36の出力側に接続されている。ダイオード52は、そのアノードが反転増幅器40の出力側に接続され、そのカソードが接地電位に接続されている。
また、音源4、増幅器20、30a、30b、非反転増幅器36、反転増幅器40、バイアス重畳回路49は、接地電位を基準電位としている。また、増幅器30aは、その出力信号として接地電位を基準としてピーク値が±5.6Vの交流電圧を出力している。即ち、バイアス電圧の絶対値は、増幅器30aのピーク値の絶対値よりも幾分小さい。
例えば、負荷インピーダンスが定格負荷であるとすると、第1の実施形態と同様に、増幅器20の乗算誤差信号は0Vである。従って、この0Vにバイアス重畳回路49で+5.3Vのバイアス電圧が重畳されて、非反転増幅器36、反転増幅器40に供給される。非反転増幅器36はダイオード34のカソードに+5.3Vの電圧を供給し、反転増幅器40はダイオード38のアノードに−5.3Vの電圧を供給する。即ち、非反転増幅器36aの出力電圧は、増幅器30aの正のピーク出力電圧よりも約0.3V低く、反転増幅器40aの出力電圧は、増幅器30aの負のピーク出力電圧よりも約0.3V高く設定されている。この約0.3Vの電圧は、ダイオード34、38が導通するためにアノード−カソード間に印加する必要のあるオン電圧よりも幾分低い。
上述したように増幅器30aの出力電圧のピーク値は、±5.6Vであるので、増幅器30aの出力電圧が+5.6Vのときでも、ダイオード34のアノード−カソード間には+0.3Vの電圧差しかない。増幅器30aの出力電圧が−5.3Vのときでも、ダイオード34のアノード−カソード間には+0.3Vの電圧差しかない。ダイオード34、38が導通するためには、アノード−カソード間に約+0.6Vの電圧差が必要である。従って、定格負荷の場合には、ダイオード34、38は導通せず、増幅器30aの出力信号はダイオード34、38によって制限されることはない。負荷が軽負荷の場合も同様である。この動作は、ハイインピーダンスアンプにおいて重要で、軽負荷時、電源電圧の上昇時においても、アンプ出力の過電圧によるスピーカ故障という状態も防ぐことができる。この動作により、アンプだけでなく、スピーカも保護できる。
一方、増幅器20からの乗算誤差信号が負であるとき、例えば−5.3Vのとき、非反転増幅器36、40にはバイアス重畳回路49によって+5.3Vが重畳された0Vの電圧が供給され、非反転増幅器36、反転増幅器40の出力電圧は、それぞれ0Vとなる。その結果、ダイオード34、38のアノード−カソード間にはそれぞれ約+0.6V以上の電圧差が生じ、ダイオード34、38が導通し、増幅器30aの出力電圧は、正のときにはダイオード34の導通状態に応じて非反転増幅器36に吸い込まれ、負のときにはダイオード38の導通状態に応じて反転増幅器40に吸い込まれ、出力信号は制限される。
ダイオード34、38の導通状態は、そのアノード−カソード間に印加された電圧の大きさに応じて変化し、この電圧が大きいときほど、非反転増幅器36、反転増幅器40に吸い込まれる入力側増幅器30aの出力信号が多くなる。
例えば増幅器20の出力電圧がバイアス電圧の絶対値よりも絶対値が大きい−6.3Vのとき、非反転増幅器36、反転増幅器40には−1Vの電圧が供給され、非反転増幅器36の出力電圧は−1V、反転増幅器40の出力電圧は+1Vとなる。ここで、ダイオード50、52と抵抗器36b、40bが設けられていないとすると、ダイオード34、38が大きく導通し、非反転増幅器36、反転増幅器40の演算増幅器36a、40aは大きな電流を吸い込む。このとき、増幅器30aの出力電圧は±5.6Vであるので、この出力電圧をほぼ零ボルトのミュート状態にまで制限することができる。但し、演算増幅器36a、40aには大きな電流が流れ、これらはオーバードライブされる。
実際には、保護用ダイオード50、52と抵抗器36b、40bが設けられているので、非反転増幅器36の出力電圧が−0.6V以下になると、ダイオード50が導通し、非反転増幅器36の出力電圧を−0.6Vに制限する。同様に反転増幅器40の出力電圧が+0.6以上になると、ダイオード52が導通し、反転増幅器40の出力電圧を+0.6Vに制限する。これによって、ダイオード34のカソード電圧は−0.6V以下に下がることはなく、ダイオード38のアノード電圧も+0.6V以上に上がることがない。その上、抵抗器36b、40bが非反転増幅器36、反転増幅器40の出力インピーダンスを高めている。その結果、ダイオード34、38の導通状態が制限され、演算増幅器36a、40aのオーバードライブが防止される。
しかも、その制限は、バイアス重畳回路49による重畳分を打ち消して、非反転増幅器36、反転増幅器40の出力電圧の極性が、バイアス電圧が打ち消される前の極性と反対の極性になってごくわずかの値を発生したところで行われている。従って、ほぼミュートに近い状態まで増幅器30aの出力信号を制限することができる上に、演算増幅器36a、40aのオーバードライブを防止することができる。
上記の第1及び第2の実施形態では、デジタルアンプ部6を使用したが、これに限ったものではなく、アナログアンプ部を使用することもできる。また、第1及び第2の実施形態では、定格負荷時に負荷電流検出信号と負荷電圧検出信号の値を等しくするために、負荷電圧検出信号のレベルを増幅器16によって調整したが、負荷電流検出信号のレベルを調整することもできるし、負荷電流検出信号及び負荷電圧検出信号双方のレベルを調整することもできる。また、減算回路18では、整流負荷電流検出信号が整流負荷電圧信号よりも大きいときに、誤差信号が負極性となるように構成したが、逆に正極性となるように構成することもできる。但し、その場合、制御電圧増幅器2は、正極性の乗算誤差信号が供給されたとき、ゲインを小さくするように構成する。また、増幅器20を設けて、誤差信号に係数を乗算したが、電圧制御増幅器2の特性等によっては、増幅器20を除去することもできる。
第2の実施形態では、バイアス電圧を正極性としたが、増幅器20からの乗算誤差信号が正極性の場合、バイアス電圧は負極性とする。その場合、ダイオード34、38、50、52は、図3に示したものと反対に、ダイオード34のカソードとダイオード38のアノードが抵抗器32b、32cの接続点に接続し、ダイオード34のアノードを非反転増幅器36の出力側に接続し、ダイオード38のカソードを反転増幅器40の出力側に接続し、ダイオード50のカソードとダイオード52のアノードを接地電位に接続し、ダイオード50のアノードを非反転増幅器36の出力側に、ダイオード52のカソードを反転増幅器40の出力側に接続する。
本発明の第1の実施形態の増幅器のブロック図である。 図1の増幅器の負荷電圧対負荷電流特性と、整流負荷電圧対整流負荷電圧特性とを示す図である。 本発明の第2の実施形態の増幅器の一部のブロック図である。
符号の説明
2 電圧制御増幅器(レベル調整手段)
6 デジタルアンプ(増幅手段)
8 負荷電流検出器(電流検出手段)
10 負荷電圧検出器(電圧検出手段)
18 減算回路(差生成手段)
20 増幅器(係数乗算手段)

Claims (6)

  1. 可聴周波数信号を増幅し、負荷に供給する増幅手段と、
    この増幅手段から前記負荷に供給される電流を検出し、その大きさを表す電流検出信号を生成する電流検出手段と、
    前記増幅手段から前記負荷に供給される電圧を検出し、その大きさを表す電圧検出信号を生成する電圧検出手段と、
    前記電流検出信号と前記電圧検出信号とが供給され、両者の差を表す差信号を生成する差生成手段と、
    前記増幅手段に設けられ、前記電流検出信号が前記電圧検出信号よりも大きいときの差信号の大きさに応じて前記可聴周波数信号のレベルを調整するレベル調整手段とを、
    具備する増幅器。
  2. 請求項1記載の増幅器において、前記電流検出信号と前記電圧検出信号とは、前記負荷が定格の時、等しくなるように調整されている増幅器。
  3. 請求項1または2記載の増幅器において、前記差信号は、所定の係数が乗算されて、前記レベル調整手段に供給される増幅器。
  4. 請求項1乃至3いずれか記載の増幅器において、前記増幅手段がハイインピーダンス増幅手段である増幅器。
  5. 請求項1乃至4いずれか記載の増幅器において、前記レベル調整手段は、
    前記差信号にそれと逆極性のバイアス信号を重畳したバイアス重畳差信号を出力するバイアス重畳手段と、
    前記バイアス重畳差信号をこれと同相の同相信号と逆相の逆相信号とに変換し、前記同相信号を同相出力端子に、前記逆相信号を逆相出力端子に出力する変換手段と、
    前記同相出力端子に一端が接続され、他端が前記増幅手段中の入力側増幅手段の出力側に接続された第1のダイオードと、
    前記逆相出力端子に一端が接続され、他端が前記入力側増幅手段の出力側に接続された第2のダイオードとを、
    具備し、
    前記バイアス信号は、前記入力側増幅出段の出力信号のピーク値の絶対値よりも絶対値が小さく、極性が、前記負荷電流検出信号が前記負荷電圧検出信号よりも大きいときの前記差信号の極性と逆であり、
    前記負荷電流検出信号が前記負荷電圧検出信号よりも大きいときに導通する方向で、第1のダイオードは、前記同相端子と前記入力側増幅手段の出力側に、第2のダイオードは、前記逆相端子と前記入力側増幅手段の出力側に、それぞれ接続されている
    増幅器。
  6. 請求項5記載の増幅器において、前記変換手段の同相端子と基準電位との間に第3のダイオードが接続され、前記変換手段の逆相端子と前記基準電位との間に第4のダイオードが接続され、第3及び第4のダイオードは、前記差信号の絶対値が前記バイアス信号の絶対値よりもオン電圧だけ大きくなったとき、導通する方向に配置されている増幅器。
JP2007134058A 2007-05-21 2007-05-21 増幅器 Active JP4960764B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007134058A JP4960764B2 (ja) 2007-05-21 2007-05-21 増幅器
PCT/JP2008/058919 WO2008143124A1 (ja) 2007-05-21 2008-05-15 増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007134058A JP4960764B2 (ja) 2007-05-21 2007-05-21 増幅器

Publications (3)

Publication Number Publication Date
JP2008289047A true JP2008289047A (ja) 2008-11-27
JP2008289047A5 JP2008289047A5 (ja) 2009-10-22
JP4960764B2 JP4960764B2 (ja) 2012-06-27

Family

ID=40031832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007134058A Active JP4960764B2 (ja) 2007-05-21 2007-05-21 増幅器

Country Status (2)

Country Link
JP (1) JP4960764B2 (ja)
WO (1) WO2008143124A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157993B1 (ko) 2011-12-22 2012-06-25 제이디미디어 주식회사 출력제어기능을 갖는 디지털 앰프
WO2015171931A1 (en) * 2014-05-08 2015-11-12 Cirrus Logic, Inc. System with multiple signal loops and switched mode converter
US9595868B2 (en) 2014-02-04 2017-03-14 Cirrus Logic, Inc. Differential output mode for a multi-mode power converter
US9628033B2 (en) 2014-10-29 2017-04-18 Cirrus Logic, Inc. Power stage with switched mode amplifier and linear amplifier

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5554196B2 (ja) * 2009-10-23 2014-07-23 ローム株式会社 初段増幅回路およびそれを用いた電子機器
DE102011054060B4 (de) 2011-09-29 2017-09-21 D&B Audiotechnik Gmbh Audioverstärker
JP2021175147A (ja) * 2020-04-30 2021-11-01 株式会社村田製作所 負荷検出回路、および、増幅回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188660A (ja) * 1992-12-16 1994-07-08 Nec Eng Ltd 電力増幅回路
JP2004215078A (ja) * 2003-01-07 2004-07-29 Roland Corp D級電力増幅装置
JP2007074431A (ja) * 2005-09-07 2007-03-22 Flying Mole Corp 保護回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188660A (ja) * 1992-12-16 1994-07-08 Nec Eng Ltd 電力増幅回路
JP2004215078A (ja) * 2003-01-07 2004-07-29 Roland Corp D級電力増幅装置
JP2007074431A (ja) * 2005-09-07 2007-03-22 Flying Mole Corp 保護回路

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157993B1 (ko) 2011-12-22 2012-06-25 제이디미디어 주식회사 출력제어기능을 갖는 디지털 앰프
US9634566B2 (en) 2014-02-04 2017-04-25 Cirrus Logic, Inc. Controlling the common mode voltage of a non-isolated buck-boost converter
US10116215B2 (en) 2014-02-04 2018-10-30 Cirrus Logic, Inc. Buck-boost converter for an audio amplifier with multiple operations modes
US9595868B2 (en) 2014-02-04 2017-03-14 Cirrus Logic, Inc. Differential output mode for a multi-mode power converter
US9654056B2 (en) 2014-05-08 2017-05-16 Cirrus Logic, Inc. Switched mode converter with low-voltage linear mode
US9577587B2 (en) 2014-05-08 2017-02-21 Cirrus Logic, Inc. Switched mode amplifier with single-ended buck mode
GB2545337A (en) * 2014-05-08 2017-06-14 Cirrus Logic Inc System with multiple signal loops and switched mode converter
US9698732B2 (en) 2014-05-08 2017-07-04 Cirrus Logic, Inc. Switched mode converter with low-voltage turn-around mode
WO2015171931A1 (en) * 2014-05-08 2015-11-12 Cirrus Logic, Inc. System with multiple signal loops and switched mode converter
US10812024B2 (en) 2014-05-08 2020-10-20 Cirrus Logic, Inc. System with multiple signal loops and switched mode converter
GB2545337B (en) * 2014-05-08 2021-04-14 Cirrus Logic Inc System with multiple signal loops and switched mode converter
US9628033B2 (en) 2014-10-29 2017-04-18 Cirrus Logic, Inc. Power stage with switched mode amplifier and linear amplifier
US9831839B2 (en) 2014-10-29 2017-11-28 Cirrus Logic, Inc. Power stage with switched mode amplifier and linear amplifier

Also Published As

Publication number Publication date
WO2008143124A1 (ja) 2008-11-27
JP4960764B2 (ja) 2012-06-27

Similar Documents

Publication Publication Date Title
JP4960764B2 (ja) 増幅器
KR102454811B1 (ko) 옵셋 제거 기능이 개선된 엔벨로프-추적 전류 바이어스 회로 및 파워 증폭 장치
EP2648333B1 (en) Sensor amplifier arrangement and method for amplifying a sensor signal
JP5157959B2 (ja) D級増幅器
US20110032039A1 (en) Efficient power amplifier
JP5228840B2 (ja) 増幅器
US8731412B2 (en) Common base circuit with output compensation, current-to-voltage circuit configured with common base amplifier, and optical receiver implemented with the same
CA2904413A1 (en) Tracking power supply with increased boost capability
WO2001097374A1 (fr) Circuit amplificateur
JP4972453B2 (ja) 電圧発生装置、電流発生装置および試験装置
US20130293299A1 (en) Voltage variable type digital audio amplifying device for noise compensation and method thereof
JP5033375B2 (ja) 保護回路及び負荷電流検出回路
JP2007074431A (ja) 保護回路
JP6269423B2 (ja) 電力増幅装置および電力増幅方法
US9647612B2 (en) Power amplifying apparatus and power amplifying method
JP2019092244A (ja) 電源装置
JP6229628B2 (ja) 電力増幅装置および電力増幅方法
EP1875602A1 (en) Class-d amplifier
JP2007074119A (ja) ショート検出回路
US20040232970A1 (en) Level shift circuit
KR102454810B1 (ko) 옵셋 제거 기능을 갖는 엔벨로프-추적 전류 바이어스 회로
JP5827176B2 (ja) ボルテージフォロア入力型差動増幅器
JP2005203968A (ja) デジタルアンプの保護装置
US20220224293A1 (en) Class-d amplifier, a method of controlling a gain of an input audio signal in a class-d amplifier
WO2023002744A1 (ja) 電源安定化回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090908

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120323

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4960764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250