JP2021175147A - 負荷検出回路、および、増幅回路 - Google Patents

Abstract

【課題】負荷インピーダンスを精度良く検出する。【解決手段】負荷検出回路１０は、第１検出部と第２検出部とを備える。第１検出部は、キャパシタ１１３およびキャパシタ１１４を備え、ＲＦ増幅器２０の出力端と負荷ＺＬＤとの間を接続する信号伝送線路１０１に対して容量性結合して、第１信号を出力する。第２検出部は、インダクタ１１１およびインダクタ１１２を備え、信号伝送線路１０１に対して誘導性結合して第２信号を出力する。【選択図】 図１

Description

本発明は、増幅器の負荷インピーダンスを検出する負荷検出回路、および、この負荷検出回路を含む増幅回路に関する。

特許文献１には、電力増幅回路と出力負荷との間に接続された整合回路が記載されている。整合回路は、電力増幅回路から出力負荷側をみた負荷インピーダンスを調整する。

特開２００４−１１２８１０号公報

しかしながら、電力増幅回路から出力負荷側をみた負荷インピーダンスを精度良く検出できていなければ、整合回路を適正に調整できない。特に、出力負荷が変動する場合には、出力負荷に対する負荷インピーダンスに応じて、整合回路を適宜に調整しなければならない。

したがって、本発明の目的は、電力増幅器（増幅器）から負荷をみた負荷インピーダンスを精度良く検出することにある。

この発明の負荷検出回路は、第１検出部と第２検出部とを備える。第１検出部は、ＲＦ増幅器の出力端と負荷との間を接続する信号伝送線路に対して容量性結合して、第１信号を出力する。第２検出部は、信号伝送線路に対して誘導性結合して第２信号を出力する。

この構成では、第１信号の振幅と第２信号とは、ＲＦ増幅器から出力されるＲＦ信号の特性を反映する。より具体的には、第１信号の振幅と第２信号とは、ＲＦ信号おける電圧振幅と電流振幅とを反映する。したがって、第１信号と第２信号とを用いることで、ＲＦ増幅器から負荷側をみたインピーダンス（負荷インピーダンス）が算出できる。

この発明によれば、電力増幅器（増幅器）から負荷をみた負荷インピーダンスを精度良く検出できる。

図１は、第１の実施形態に係る負荷検出回路の等価回路図である。 図２は、第１の実施形態に係る増幅回路の等価回路図である。 図３は、第２の実施形態に係る増幅回路の等価回路図である。 図４は、第３の実施形態に係る増幅回路の等価回路図である。 図５は、第４の実施形態に係る増幅回路の等価回路図である。 図６は、第５の実施形態に係る増幅回路の等価回路図である。 図７は、第６の実施形態に係る増幅回路の等価回路図である。 図８は、第７の実施形態に係る増幅回路の等価回路図である。 図９は、第８の実施形態に係る増幅回路の等価回路図である。

（第１の実施形態）
本発明の第１の実施形態に係る負荷検出回路および増幅回路について、図を参照して説明する。

（負荷検出回路）
図１は、第１の実施形態に係る負荷検出回路の等価回路図である。図１に示すように、負荷検出回路１０は、ＲＦ増幅器２０と出力整合回路３０との間に接続される。すなわち、ＲＦ増幅器２０の出力端は、負荷検出回路１０に接続し、負荷検出回路１０は、出力整合回路３０に接続する。出力整合回路３０は、負荷ＺＬＤに接続する。なお、以下では、ＲＦ増幅器２０から負荷ＺＬＤ側をみたインピーダンスを、負荷インピーダンスと称する。

負荷ＺＬＤは、例えば、ＲＦ信号用のアンテナである。なお、負荷ＺＬＤは、アンテナに限るものではない。ＲＦ増幅器２０は、負荷検出回路１０、および、出力整合回路３０は、例えば、導体パターンが形成された絶縁性基板と、この絶縁性基板に実装された半導体素子やチップ型の電子部品と、絶縁性基板に形成された受動素子等とによって実現される。

負荷検出回路１０は、検出部１１、検波部１２、および、演算部１３を備える。検出部１１は、インダクタ１１１、インダクタ１１２、キャパシタ１１３、キャパシタ１１４、抵抗１１５を備える。

インダクタ１１１とインダクタ１１２とは、相互インダクタンスＭを生じるように、誘導性結合する。インダクタ１１１とインダクタ１１２とは、例えば、絶縁性基板に形成された導体パターンのトランスによって実現される。これらインダクタ１１１とインダクタ１１２とによって、本発明の「第２検出部」が実現される。なお、インダクタ１１１とインダクタ１１２の形成構造はこれに限らず、基板を半導体基板で形成する場合等、インダクタ１１１とインダクタ１１２とを、チップ部品型のトランスによって実現することも可能である。

インダクタ１１１は、ＲＦ増幅器２０の出力端と出力整合回路３０と間に接続される。言い換えれば、インダクタ１１１の一方端は、ＲＦ信号の信号伝送線路１０１におけるＲＦ増幅器２０側の部分を介して、ＲＦ増幅器２０の出力端に接続する。インダクタ１１１の他方端は、ＲＦ信号の信号伝送線路１０１における出力整合回路３０側の部分を介して、出力整合回路３０に接続する。

インダクタ１１２の一方端は、検波部１２に接続する。インダクタ１１２の他方端は、基準電位に接続する。

このような構成によって、インダクタ１１１とインダクタ１１２とからなる部分（第２検出部）は、信号伝送線路１０１に誘導性結合し、検波部１２に対して、第２検出信号を出力する。第２検出信号は、ＲＦ増幅器２０から出力されたＲＦ信号の電流振幅を反映する。

キャパシタ１１３の一方端は、信号伝送線路１０１におけるＲＦ増幅器２０の出力端とインダクタ１１１とを接続する部分に、接続する。キャパシタ１１３の他方端は、検波部１２に接続する。キャパシタ１１４の一方端は、信号伝送線路１０１におけるインダクタ１１１と出力整合回路３０とを接続する部分に、接続する。キャパシタ１１４の他方端は、検波部１２に接続する。キャパシタ１１３の他方端とキャパシタ１１４の他方端とは接続しており、これらの他方端は、抵抗１１５を介して基準電位に接続する。

キャパシタ１１３とキャパシタ１１４とは、それぞれに、例えば、絶縁性基板に形成された導体パターンによって実現される。なお、キャパシタ１１３とキャパシタ１１４の形成構造はこれに限らず、基板を半導体基板で形成する場合等、キャパシタ１１３とキャパシタ１１４を、チップ部品型のキャパシタ、より具体的な一例としては、ＭＩＭキャパシタによって実現することも可能である。これらキャパシタ１１３とキャパシタ１１４とによって、本発明の「第１検出部」が実現される。

このような構成によって、キャパシタ１１３とキャパシタ１１４とからなる部分（第１検出部）は、信号伝送線路１０１に容量性結合し、検波部１２に対して、第１検出信号を出力する。第１検出信号は、ＲＦ増幅器２０から出力されたＲＦ信号の電圧振幅を反映する。

キャパシタ１１３とキャパシタ１１４とを接続する線路の長さは、ＲＦ信号の波長（第２検出信号の波長）よりも十分に短いことが好ましい。これにより、キャパシタ１１３から出力される第１検出信号とキャパシタ１１４から出力される第１検出信号との位相差を小さくできる。したがって、検波部１２に入力される第１検出信号の特性は、ＲＦ信号の特性をより精度良く反映できる。なお、第１検波部は、キャパシタ１１３とキャパシタ１１４とのいずれか一方だけでもよく、３個以上のキャパシタによって構成されていてもよい。これは、所望とする容量性結合の大きさに応じて、適宜設定されていればよい。例えば、ＲＦ信号に対して第１検出部における誘導性結合の大きさと同等の大きさの容量性結合を得る等のように、キャパシタのキャパシタンスおよび個数を設定すればよい。

抵抗１１５は、容量結合に対する終端素子として機能する。なお、抵抗１１５は、他のインピーダンス終端素子によって置き換えることができる。

検波部１２は、検波回路１２１と検波回路１２２とを備える。検波回路１２１は、インダクタ１１２に接続する。検波回路１２２は、キャパシタ１１３およびキャパシタ１１４に接続する。これにより、検波回路１２１には、第１検出信号が入力される。検波回路１２２には、第２検出信号が入力される。

検波回路１２１および検波回路１２２は、例えば、包絡線検波を行う回路である。検波回路１２１は、第１検出信号を検波して、第１検波信号を出力する。検波回路１２２は、第２検出信号を検波して、第２検波信号を出力する。

演算部１３は、対数変換器１３１、対数変換器１３２、加減算器１３３、増幅器１３４、増幅器１３５を備える。対数変換器１３１および対数変換器１３２は、加減算器１３３の入力端に接続し、加減算器１３３の出力端は、増幅器１３４および増幅器１３５に接続する。

対数変換器１３１は、検波回路１２１に接続する。対数変換器１３１は、第１検波信号の振幅を対数変換して第１対数信号を生成する。対数変換器１３１は、第１対数信号を加減算器１３３に出力する。対数変換器１３２は、検波回路１２２に接続する。対数変換器１３２は、第２検波信号の振幅を対数変換して第２対数信号を生成する。対数変換器１３２は、第２対数信号を加減算器１３３に出力する。

加減算器１３３は、第２対数信号と第１対数信号とを減算する。本実施形態では、より具体的に、加減算器１３３は、第２対数信号から第１対数信号を減算する。なお、加減算器１３３は、第１対数信号から第２対数信号を減算してもよい。上述のように、第１対数信号の元となる第１検出信号は、ＲＦ信号の電圧振幅を反映し、第２対数信号の元となる第２検出信号は、ＲＦ信号の電流振幅を反映する。したがって、第２対数信号と第１対数信号とを減算して得られる信号は、ＲＦ信号に対する負荷インピーダンスを反映する。すなわち、第２対数信号と第１対数信号とを減算して得られる信号は、負荷インピーダンス検出信号Ｓｚである。

加減算器１３３は、負荷インピーダンス検出信号Ｓｚを、増幅器１３４に出力する。増幅器１３４は、負荷インピーダンス検出信号Ｓｚを、所定の増幅率で増幅して、出力する。なお、増幅器１３４は、省略可能である。

加減算器１３３は、第１対数信号と第２対数信号とを加算する。上述のように、第１対数信号の元となる第１検出信号は、ＲＦ信号の電圧振幅を反映し、第２対数信号の元となる第２検出信号は、ＲＦ信号の電流振幅を反映する。したがって、第２対数信号と第１対数信号とを加算して得られる信号は、ＲＦ信号の電力を反映する。すなわち、第２対数信号と第１対数信号とを加算して得られる信号は、電力検出信号Ｓｐである。

加減算器１３３は、電力検出信号Ｓｐを、増幅器１３５に出力する。増幅器１３５は、電力検出信号Ｓｐを、所定の増幅率で増幅して、出力する。なお、増幅器１３５は、省略可能である。

このように、負荷インピーダンス検出信号Ｓｚは、負荷インピーダンスを、精度良く反映する。したがって、負荷検出回路１０は、負荷インピーダンスを、精度良く検出できる。同様に、電力検出信号Ｓｐは、ＲＦ信号の電力を、精度良く反映する。したがって、負荷検出回路１０は、ＲＦ信号の出力電力を、精度良く検出できる。

また、例えば、負荷インピーダンスを検出するために、本発明の構成ではなく、方向性結合器を用いた場合、負荷インピーダンス検出信号を直接検出できない。したがって、方向性結合器を用いる場合には、方向性結合器から出力される電力検出信号をもとに、過負荷な状態となっているか否かを検出して、負荷インピーダンスを間接的に検出することしかできない。

一方、本発明に係る負荷検出回路によれば、電力検出信号と分離して、負荷インピーダンス検出信号を直接検出できる。したがって、方向性結合器を用いて負荷インピーダンスを検出する場合に比べて、負荷インピーダンスを精度良く検出できる。

また、負荷検出回路１０は、対数変換器１３１と対数変換器１３２とを備える。これにより、負荷検出回路１０は、除算等の回路構成やプログラム上で複雑な構成を用いなくても、回路構成やプログラム上の構成が簡単な減算によって、負荷インピーダンス検出信号Ｓｚを生成できる。また、対数変換器１３１と対数変換器１３２とを用いることで、負荷検出回路１０は、より定量的、より精度良く、負荷インピーダンス検出信号Ｓｚを生成できる。

また、負荷検出回路１０は、検波回路１２１および検波回路１２２を用いることで、負荷インピーダンス検出信号Ｓｚを生成するための信号を、より直流に近い信号に変換できる。また、負荷インピーダンス検出信号Ｓｚを生成するための信号のノイズを抑制できる。これより、負荷検出回路１０は、より安定して、より精度良く、負荷インピーダンス検出信号Ｓｚを生成できる。

なお、上述の負荷検出回路１０は、負荷インピーダンス検出信号Ｓｚとともに、電力検出信号Ｓｐも生成する。しかしながら、負荷インピーダンス検出信号Ｓｚのみを生成するのであれば、負荷検出回路１０は、加減算器１３３に代えて、減算器を備えていてもよい。ただし、電力検出信号Ｓｐを生成することによって、後述の制御部は、より適正に、各種の制御を実行できる。

このような構成の負荷検出回路１０は、例えば、次に示す増幅回路に用いられる。

（増幅回路）
図２は、第１の実施形態に係る増幅回路の等価回路図である。図２に示すように、増幅回路１は、負荷検出回路１０、ＲＦ増幅器２０、出力整合回路３０、および、制御回路４０を備える。負荷検出回路１０、ＲＦ増幅器２０、および、出力整合回路３０は、上述の説明の通りであり、具体的な説明は省略する。

制御回路４０は、ＩＣ、マイコン等によって実現される。制御回路４０は、負荷検出回路１０および出力整合回路３０に接続する。制御回路４０には、負荷検出回路１０から、負荷インピーダンス検出信号Ｓｚおよび電力検出信号Ｓｐが入力される。なお、制御回路４０には、負荷インピーダンス検出信号Ｓｚが少なくとも入力されていればよい。

制御回路４０は、負荷インピーダンス検出信号Ｓｚを用いて、出力整合回路３０のインピーダンスを制御する。例えば、制御回路４０は、所定のサンプリング間隔で負荷インピーダンス検出信号Ｓｚを取得し、負荷インピーダンスの変動を検出する。制御回路４０は、負荷インピーダンスの変動に応じて、出力整合回路３０のインピーダンスを調整する。これにより、増幅回路１は、負荷インピーダンスの変動を、精度良く補償できる。

これにより、ＲＦ増幅器２０と負荷ＺＬＤとのインピーダンス整合を安定化させ、例えば、増幅器の特性劣化を抑制できる。なお、ここで、増幅器の特性とは、例えば、歪み特性、ＥＶＭ（Ｅｒｒｏｒ Ｖｅｃｔｏｒ Ｍａｇｎｉｔｕｄｅ）、効率、飽和パワー等である。

また、この構成では、出力整合回路３０でインピーダンスの調整を行うので、増幅回路１は、負荷インピーダンスを直接的に補償できる。

（第２の実施形態）
図３は、第２の実施形態に係る増幅回路の等価回路図である。図３に示すように、第２の実施形態に係る増幅回路１Ａは、制御回路４０が制御を行う対象において、第１の実施形態に係る増幅回路１と異なる。増幅回路１Ａのその他の構成は、増幅回路１と同様であり、同様の箇所の説明は省略する。

増幅回路１Ａは、バイアス回路５１および駆動電圧回路５２を備える。図３に示すように、ＲＦ増幅器２０は、例えば、ＦＥＴ２０１、入力コンデンサ２０２、バイアス用抵抗２０３、および、コイル２０４を備える。ＦＥＴ２０１のソースは、接地されている。ＦＥＴ２０１のゲートは、入力コンデンサ２０２を介して、ＲＦ信号の入力端に接続する。ＦＥＴ２０１のゲートは、バイアス用抵抗２０３を介して、バイアス回路５１に接続する。ＦＥＴ２０１のドレインは、コイル２０４を介して、駆動電圧回路５２に接続する。また、ＦＥＴ２０１のドレインは、ＲＦ増幅器２０の出力端に接続する。

バイアス回路５１は、バイアス電圧を生成し、バイアス用抵抗２０３を通して、ＦＥＴ２０１のゲートに供給する。駆動電圧回路５２は、駆動電圧を生成し、コイル２０４を通して、ＦＥＴ２０１のドレインに供給する。

制御回路４０は、負荷インピーダンス検出信号Ｓｚを用いて、バイアス回路５１を制御する。言い換えれば、制御回路４０は、負荷インピーダンス検出信号Ｓｚを用いて、ＲＦ増幅器２０に対するバイアス電圧を調整する。増幅回路１Ａは、バイアス電圧を調整することによって、ＲＦ増幅器２０の特性を調整でき、負荷インピーダンスを、間接的に調整できる。すなわち、増幅回路１Ａは、負荷インピーダンスを、間接的に補償できる。

（第３の実施形態）
図４は、第３の実施形態に係る増幅回路の等価回路図である。図４に示すように、第３２の実施形態に係る増幅回路１Ｂは、制御回路４０が制御を行う対象において、第２の実施形態に係る増幅回路１Ａと異なる。増幅回路１Ｂのその他の構成は、増幅回路１Ａと同様であり、同様の箇所の説明は省略する。

制御回路４０は、負荷インピーダンス検出信号Ｓｚを用いて、駆動電圧回路５２を制御する。言い換えれば、制御回路４０は、負荷インピーダンス検出信号Ｓｚを用いて、ＲＦ増幅器２０に対する駆動電圧を調整する。増幅回路１Ｂは、駆動電圧を調整することによって、ＲＦ増幅器２０の特性を調整でき、負荷インピーダンスを、間接的に調整できる。すなわち、増幅回路１Ｂは、負荷インピーダンスを、間接的に補償できる。

（第４の実施形態）
図５は、第４の実施形態に係る増幅回路の等価回路図である。図５に示すように、第４の実施形態に係る増幅回路１Ｃは、副ＲＦ増幅器２０Ｓを有する点、副ＲＦ増幅器２０Ｓを有することによる回路の変更点、および、制御回路４０が制御を行う対象において、第１の実施形態に係る増幅回路１と異なる。増幅回路１Ｃのその他の構成は、増幅回路１と同様であり、同様の箇所の説明は省略する。

増幅回路１Ｃは、副ＲＦ増幅器２０Ｓ、バイアス回路５１Ｓ、および、入力整合回路６０を備える。

入力整合回路６０は、ＲＦ増幅器２０の入力端と、増幅回路１ＣのＲＦ信号の入力端との間に接続する。

副ＲＦ増幅器２０Ｓの入力端は、入力整合回路６０に接続し、副ＲＦ増幅器２０Ｓの出力端は、出力整合回路３０に接続する。言い換えれば、副ＲＦ増幅器２０Ｓは、ＲＦ増幅器２０に対して並列に接続される。

バイアス回路５１Ｓは、副ＲＦ増幅器２０Ｓにバイアス電圧を供給する。

制御回路４０は、負荷インピーダンス検出信号Ｓｚを用いて、バイアス回路５１Ｓを制御する。言い換えれば、制御回路４０は、負荷インピーダンス検出信号Ｓｚを用いて、副ＲＦ増幅器２０Ｓに対するバイアス電圧を調整する。増幅回路１Ｃは、副ＲＦ増幅器２０Ｓのバイアス電圧を調整することによって、副ＲＦ増幅器２０Ｓの特性を調整でき、負荷インピーダンスを、間接的に調整できる。すなわち、増幅回路１Ｃは、負荷インピーダンスを、間接的に補償できる。

さらに、この構成では、主たる増幅器であるＲＦ増幅器２０のバイアス電圧や駆動電圧を変更しなくてもよい。

なお、本実施形態では、副ＲＦ増幅器２０Ｓのバイアス電圧を調整する態様を示したが、駆動電圧を調整することもできる。

（第５の実施形態）
図６は、第５の実施形態に係る増幅回路の等価回路図である。図６に示すように、第５の実施形態に係る増幅回路１Ｄは、制御回路４０が制御を行う対象において、第４の実施形態に係る増幅回路１Ｃと異なる。増幅回路１Ｄのその他の構成は、増幅回路１Ｃと同様であり、同様の箇所の説明は省略する。

制御回路４０は、負荷インピーダンス検出信号Ｓｚを用いて、出力整合回路３０のインピーダンス、および、入力整合回路６０のインピーダンスの少なくとも一方を制御する。このような構成および処理でも、増幅回路１Ｄは、負荷インピーダンスを調整、補償できる。なお、増幅回路１Ｄにおいて、入力整合回路６０は、必ずしも副ＲＦ増幅器２０Ｓとともに備わっていなくてもよく、入力整合回路６０のみが備わっていてもよい。

（第６の実施形態）
図７は、第６の実施形態に係る増幅回路の等価回路図である。図７に示すように、第６の実施形態に係る増幅回路１Ｅは、第１の実施形態に係る増幅回路１に対して、出力整合回路３０と負荷検出回路１０との接続順が逆である点で異なる。増幅回路１Ｅの他の構成は、増幅回路１と同様であり、同様の箇所の説明は省略する。

増幅回路１Ｅでは、ＲＦ増幅器２０の出力端に、出力整合回路３０が接続し、出力整合回路３０は、負荷検出回路１０を介して、負荷ＺＬＤに接続する。

このような構成であっても、増幅回路１Ｅは、負荷インピーダンスを調整、補償できる。さらに、この構成では、負荷検出回路１０が接続される部分は、ＲＦ増幅器２０の出力端と比較してインピーダンスが高い。これにより、負荷検出回路１０での損失を小さくし易い。

（第７の実施形態）
図８は、第７の実施形態に係る増幅回路の等価回路図である。図８に示すように、第７の実施形態に係る増幅回路１Ｆは、第６の実施形態に係る増幅回路１Ｅに対して、制御回路４０が制御を行う対象において異なる。増幅回路１Ｆの他の構成は、増幅回路１Ｅと同様であり、同様の箇所の説明は省略する。

増幅回路１Ｆでは、制御回路４０は、負荷インピーダンス検出信号Ｓｚを用いて、ＲＦ増幅器２０に対するバイアス回路５１を制御する。このような構成であっても、増幅回路１Ｆは、負荷インピーダンスを調整、補償できる。

（第８の実施形態）
図９は、第８の実施形態に係る増幅回路の等価回路図である。図９に示すように、第８の実施形態に係る増幅回路１Ｇは、第６の実施形態に係る増幅回路１Ｅに対して、複数のＲＦ信号の増幅系統を有する点で異なる。増幅回路１Ｇのその他の構成は、増幅回路１Ｅと同様であり、同様の箇所の説明は省略する。

増幅回路１Ｇは、負荷検出回路１０、制御回路４０、複数のＲＦ増幅器（ＲＦ増幅器２１、ＲＦ増幅器２２、ＲＦ増幅器２３）、複数の出力整合回路（出力整合回路３１、出力整合回路３２、出力整合回路３３）、複数の入力整合回路（入力整合回路６１、入力整合回路６２、入力整合回路６３）、スイッチ回路７１、および、スイッチ回路７２を備える。

増幅回路１ＧのＲＦ信号の入力端は、スイッチ回路７１に接続する。スイッチ回路７１は、入力整合回路６１、入力整合回路６２、および、入力整合回路６３に接続する。スイッチ回路７１は、入力整合回路６１、入力整合回路６２、および、入力整合回路６３のいずれかを選択して、ＲＦ信号の入力端に接続する。

入力整合回路６１は、ＲＦ増幅器２１の入力端に接続し、ＲＦ増幅器２１の出力端は、出力整合回路３１に接続する。入力整合回路６２は、ＲＦ増幅器２２の入力端に接続し、ＲＦ増幅器２２の出力端は、出力整合回路３２に接続する。入力整合回路６３は、ＲＦ増幅器２３の入力端に接続し、ＲＦ増幅器２３の出力端は、出力整合回路３３に接続する。

出力整合回路３１、出力整合回路３２、および、出力整合回路３３は、スイッチ回路７２に接続する。スイッチ回路７２は、負荷検出回路１０に接続する。スイッチ回路７２は、出力整合回路３１、出力整合回路３２、および、出力整合回路３３のいずれかを選択して、負荷検出回路１０に接続する。

スイッチ回路７１の接続切り替えとスイッチ回路７２の接続切り替えとは、同期している。すなわち、スイッチ回路７１が入力整合回路６１を選択するとき、スイッチ回路７２は、出力整合回路３１を選択する。同様に、スイッチ回路７１が入力整合回路６２を選択するとき、スイッチ回路７２は、出力整合回路３２を選択し、スイッチ回路７１が入力整合回路６３を選択するとき、スイッチ回路７２は、出力整合回路３３を選択する。

制御回路４０は、出力整合回路３１、出力整合回路３２、出力整合回路３３のインピーダンスを制御する。より具体的には、入力整合回路６１、ＲＦ増幅器２１、および、出力整合回路３１が選択されて、第１のＲＦ信号が増幅されるとき、制御回路４０は、出力整合回路３１のインピーダンスを制御する。同様に、入力整合回路６２、ＲＦ増幅器２２、および、出力整合回路３２が選択されて、第２のＲＦ信号が増幅されるとき、制御回路４０は、出力整合回路３２のインピーダンスを制御する。入力整合回路６３、ＲＦ増幅器２３、および、出力整合回路３３が選択されて、第３のＲＦ信号が増幅されるとき、制御回路４０は、出力整合回路３３のインピーダンスを制御する。

この構成により、増幅回路１Ｇは、複数種類のＲＦ信号を増幅でき、各ＲＦ信号に対して、負荷インピーダンスを補償できる。例えば、増幅回路１Ｇは、１つのＲＦ増幅器で対応できない周波数帯域に複数のＲＦ信号が設定されていても、ＲＦ信号毎にＲＦ増幅器を切り替え、それぞれのＲＦ増幅器に対する負荷インピーダンスを補償できる。また、この構成では、ＲＦ増幅器毎に負荷検出回路１０を備えなくてもよく、増幅回路１Ｇの回路構成を簡素化できる。

なお、上述の各実施形態における制御回路４０による制御対象は、組合せが可能である。例えば、制御回路４０は、バイアス回路と駆動電圧回路とを制御することも可能である。また、例えば、制御回路４０は、バイアス回路と出力整合回路３０とを制御することも可能である。

また、上述の各実施形態の構成は、適宜組み合わせることが可能であり、それぞれの組合せに応じた作用効果を奏することができる。

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ：増幅回路
１０：負荷検出回路
１１：検出部
１２：検波部
１３：演算部
２０、２１、２２、２３：ＲＦ増幅器
２０Ｓ：副ＲＦ増幅器
３０、３１、３２、３３：出力整合回路
４０：制御回路
５１、５１Ｓ：バイアス回路
５２：駆動電圧回路
６０、６１、６２、６３：入力整合回路
７１、７２：スイッチ回路
１０１：信号伝送線路
１１１、１１２：インダクタ
１１３、１１４：キャパシタ
１１５：抵抗
１２１、１２２：検波回路
１３１、１３２：対数変換器
１３３：加減算器
１３４、１３５：増幅器
２０１：ＦＥＴ
２０２：入力コンデンサ
２０３：バイアス用抵抗
２０４：コイル
ＺＬＤ：負荷

Claims (12)

1. ＲＦ増幅器の出力端と負荷との間を接続する信号伝送線路に対して容量性結合して、第１信号を出力する第１検出部と、
   前記信号伝送線路に対して誘導性結合して第２信号を出力する第２検出部と、
   を備える、負荷検出回路。
2. 前記第１信号と前記第２信号とを減算して負荷インピーダンス検出信号を生成する演算部を備える、
   請求項１に記載の負荷検出回路。
3. 前記演算部は、
   前記第１信号と前記第２信号とを加算して電力検出信号を生成する、
   請求項２に記載の負荷検出回路。
4. 前記演算部は、
   前記第１信号および前記第２信号を対数変換する対数変換器を備える、
   請求項２または請求項３に記載の負荷検出回路。
5. 前記演算部への入力前の前記第１信号および前記第２信号を検波する検波回路を備える、
   請求項２乃至請求項４のいずれかに記載の負荷検出回路。
6. 請求項２乃至請求項４のいずれかに記載の負荷検出回路と、
   前記ＲＦ増幅器と、
   出力整合回路と、
   前記負荷インピーダンス検出信号が入力される制御回路と、を備え、
   前記制御回路は、前記負荷インピーダンス検出信号を用いて、前記出力整合回路のインピーダンスを制御する、
   増幅回路。
7. 前記ＲＦ増幅器の入力端に接続された入力整合回路を備え、
   前記制御回路は、前記負荷インピーダンス検出信号を用いて、前記入力整合回路のインピーダンスを制御する、
   請求項６に記載の増幅回路。
8. 前記ＲＦ増幅器に並列に接続される副ＲＦ増幅器を備え、
   前記入力整合回路は、前記副ＲＦ増幅器の入力端にも接続され、
   前記制御回路は、前記負荷インピーダンス検出信号を用いて、前記入力整合回路のインピーダンスを制御する、
   請求項７に記載の増幅回路。
9. 請求項２乃至請求項４のいずれかに記載の負荷検出回路と、
   前記ＲＦ増幅器と、
   出力整合回路と、
   前記負荷インピーダンス検出信号が入力される制御回路と、を備え、
   前記制御回路は、前記負荷インピーダンス検出信号を用いて、前記ＲＦ増幅器の駆動条件を制御する、
   増幅回路。
10. 前記制御回路は、前記駆動条件として、前記ＲＦ増幅器のバイアス電圧を制御する、
    請求項９に記載の増幅回路。
11. 前記制御回路は、前記駆動条件として、前記ＲＦ増幅器の駆動電圧を制御する、
    請求項９または請求項１０に記載の増幅回路。
12. 前記ＲＦ増幅器に並列に接続される副ＲＦ増幅器を備え、
    前記制御回路は、前記負荷インピーダンス検出信号を用いて、前記副ＲＦ増幅器の駆動条件を制御する、
    請求項９乃至請求項１１のいずれかに記載の増幅回路。

Images