JP5554196B2 - 初段増幅回路およびそれを用いた電子機器 - Google Patents
初段増幅回路およびそれを用いた電子機器 Download PDFInfo
- Publication number
- JP5554196B2 JP5554196B2 JP2010217750A JP2010217750A JP5554196B2 JP 5554196 B2 JP5554196 B2 JP 5554196B2 JP 2010217750 A JP2010217750 A JP 2010217750A JP 2010217750 A JP2010217750 A JP 2010217750A JP 5554196 B2 JP5554196 B2 JP 5554196B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- input
- diode
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims description 24
- 230000005236 sound signal Effects 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 19
- 230000004048 modification Effects 0.000 description 16
- 238000012986 modification Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
- H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
- H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/02—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general by means of diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/444—Diode used as protection means in an amplifier, e.g. as a limiter or as a switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45552—Indexing scheme relating to differential amplifiers the IC comprising clamping means, e.g. diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図1(a)、(b)は、第1の実施の形態に係る初段増幅回路を備える電子機器の構成を示す図である。
音源2は、ディスクメディアやメモリ、ハードディスクに記憶され、あるいは外部から有線・無線で入力された音声データを、アナログのオーディオ信号S1に変換する。
信号処理回路4aは、その初段に初段増幅回路100aを備える。初段増幅回路100aはオーディオ信号S1を増幅する。初段増幅回路100aは、信号処理回路4aの入力バッファととらえることもできる。初段増幅回路100aの後段には、図示しないイコライザ回路やボリウム回路等が設けられるが、ここでは省略する。
初段増幅回路100aはいわゆる反転増幅器であり、入力信号S2を利得gで増幅する。入力信号S2の交流成分に対する利得gは、
g=−R3/(R1+R2)
で与えられる。
図1(a)においては、第1抵抗R1と第2抵抗R2の接続ノードN1の電圧VN1が、第1ダイオードD1によってVdd+Vfを超えないようにクリップされ、第2ダイオードD2により−Vf以下とならないようにクリップされる。つまり電圧VN1は、基準電圧Vref(=Vdd/2)を中心として、±(Vdd/2+Vf)の範囲でスイングすることが許される。
図4(a)〜(c)は、第2の実施の形態に係る初段増幅回路102a〜102cの構成を示す回路図である。第1の実施の形態と共通の説明は省略し、第2の実施の形態に特有の点を説明する。
また第4ダイオードD4は、第4抵抗R4の第2端子(つまり接続ノードN2)と接地端子Vgndの間に、カソードが第4抵抗R4の第2端子側となる向きで設けられる。
g=R5/(R4+R5)
で与えられる。
図4(a)においては、第4抵抗R4と第5抵抗R5の接続ノードN2の電圧VN2が、第3ダイオードD3によってVdd+Vfを超えないようにクリップされ、第4ダイオードD4により−Vf以下とならないようにクリップされる。つまり電圧VN2は、基準電圧Vref(=Vdd/2)を中心として、±(Vdd/2+Vf)の範囲でスイングすることが許される。
また図4(a)の初段増幅回路102aは、図2のように入力抵抗Riが外付けされないため、回路面積を削減することができる。
g=R5/(R4+R5+R6)
で与えられる。また、接続ノードN2の電圧VN2が基準電圧Vrefを中心として±(Vdd/2+Vf)の範囲でスイングすることが許容されるため、入力端子Piの電圧Viは、基準電圧Vrefを中心として、±(R4+R5+R6)/(R5+R6)×(Vdd/2+Vf)の範囲でスイングすることができる。
図5(a)、(b)は、第3の実施の形態に係る初段増幅回路104a、104bの構成を示す回路図である。
また、入力端子Piに、接地電圧Vgndよりも低い電圧が印加されると、接地端子、第2ダイオードD2、第5ダイオードD5、入力端子Piを結ぶ経路に電流が流れる。これにより入力端子Piの電位を、−2×Vfにてクランプすることができ、内部回路を保護することができる。
図7(a)〜(c)の初段増幅回路は、図4(a)〜(c)に加えて、第7ダイオードD7、第8ダイオードD8をさらに備える。第7ダイオードD7は、第4抵抗R4と並列に第1の向きで設けられる。第8ダイオードD8は、第4抵抗R4と並列に、第7ダイオードD7と反対の向きで設けられる。
また、入力端子Piに、接地電圧Vgndよりも低い電圧が印加されると、接地端子Vgnd、第4ダイオードD4、第7ダイオードD7、入力端子Piを結ぶ経路に電流が流れる。これにより入力端子Piの電位を、−2×Vfにてクランプすることができ、内部回路を保護することができる。
図8(a)、(b)の初段増幅回路は、図5(a)、(b)に加えて、第5ダイオードD5〜第8ダイオードD8をさらに備える。第5ダイオードD5は、第1抵抗R1と並列に第1の向きで設けられる。第6ダイオードD6は、第1抵抗R1と並列に、第5ダイオードD5と反対の向きで設けられる。第7ダイオードD7は、第4抵抗R4と並列に第1の向きで設けられる。第8ダイオードD8は、第4抵抗R4と並列に、第7ダイオードD7と反対の向きで設けられる。
また入力端子Pipに接地電圧Vgndよりも低い電圧が印加されると、接地端子、第2ダイオードD2、第5ダイオードD5、入力端子Piを結ぶ経路に電流が流れる。これにより入力端子Pipの電位を、−2×Vfにてクランプすることができ、内部回路を保護することができる。
また、入力端子Pinに、接地電圧Vgndよりも低い電圧が印加されると、接地端子Vgnd、第4ダイオードD4、第7ダイオードD7、入力端子Piを結ぶ経路に電流が流れる。これにより入力端子Piの電位を、−2×Vfにてクランプすることができ、内部回路を保護することができる。
Claims (12)
- 外部からの入力信号が入力される複数の入力端子と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれの第1端子が対応する前記入力端子と接続された複数の第1抵抗と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれの第1端子が対応する前記第1抵抗の第2端子と接続された複数の第2抵抗と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれの第1端子が対応する前記第2抵抗の第2端子と接続された複数のスイッチと、
その反転入力端子が前記複数のスイッチそれぞれの第2端子と接続され、その非反転入力端子に基準電圧が印加された演算増幅器と、
前記演算増幅器の出力端子とその反転入力端子の間に設けられた第3抵抗と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれが対応する前記第1抵抗の前記第2端子と第1固定電圧端子の間に、カソードが前記第1固定電圧端子側となる向きで設けられた複数の第1ダイオードと、
それぞれが前記複数の入力端子ごとに設けられ、それぞれが対応する前記第1抵抗の前記第2端子と第2固定電圧端子の間に、カソードが前記第1抵抗の前記第2端子側となる向きで設けられた複数の第2ダイオードと、
を備え、ひとつの半導体基板に集積化されることを特徴とする初段増幅回路。 - 外部からの入力信号が入力される入力端子と、
その第1端子が前記入力端子と接続された第4抵抗と、
その第1端子が前記第4抵抗の第2端子と接続され、その第2端子に基準電圧が印加された第5抵抗と、
その非反転入力端子が前記第5抵抗の第1端子と接続され、その反転入力端子とその出力端子とが接続された演算増幅器と、
前記第4抵抗の前記第2端子と第1固定電圧端子の間に、カソードが前記第1固定電圧端子側となる向きで設けられた第3ダイオードと、
前記第4抵抗の前記第2端子と第2固定電圧端子の間に、カソードが前記第4抵抗の前記第2端子側となる向きで設けられた第4ダイオードと、
前記第4抵抗の第2端子と前記第5抵抗の第1端子の間に設けられた第6抵抗と、
を備え、ひとつの半導体基板に集積化されることを特徴とする初段増幅回路。 - 外部からの入力信号が入力される複数の入力端子と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれの第1端子が対応する前記入力端子と接続された複数の第4抵抗と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれの第1端子が対応する前記第4抵抗の第2端子と接続され、それぞれの第2端子が共通に接続された複数のスイッチと、
その第1端子が前記複数のスイッチの共通に接続された第2端子と接続され、その第2端子に基準電圧が印加された第5抵抗と、
その非反転入力端子が前記第5抵抗の第1端子と接続され、その反転入力端子とその出力端子とが接続された演算増幅器と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれが対応する前記第4抵抗の前記第2端子と第1固定電圧端子の間に、カソードが前記第1固定電圧端子側となる向きで設けられた複数の第3ダイオードと、
それぞれが前記複数の入力端子ごとに設けられ、それぞれが対応する前記第4抵抗の前記第2端子と第2固定電圧端子の間に、カソードが前記第4抵抗の前記第2端子側となる向きで設けられた複数の第4ダイオードと、
前記複数のスイッチの共通に接続された第2端子と、前記第5抵抗の第1端子の間に設けられた第6抵抗と、
を備え、ひとつの半導体基板に集積化されることを特徴とする初段増幅回路。 - 外部からの差動信号の一方が入力される第1入力端子と、
外部からの差動信号の他方が入力される第2入力端子と、
その第1端子が前記第1入力端子と接続された第1抵抗と、
その第1端子が前記第1抵抗の第2端子と接続された第2抵抗と、
その反転入力端子が前記第2抵抗の第2端子と接続された演算増幅器と、
前記演算増幅器の出力端子とその反転入力端子の間に設けられた第3抵抗と、
その第1端子が前記第2入力端子と接続された第4抵抗と、
その第1端子が前記第4抵抗の第2端子および前記演算増幅器の非反転入力端子と接続され、その第2端子に基準電圧が印加された第5抵抗と、
前記第1抵抗の前記第2端子と第1固定電圧端子の間に、カソードが前記第1固定電圧端子側となる向きで設けられた第1ダイオードと、
前記第1抵抗の前記第2端子と第2固定電圧端子の間に、カソードが前記第1抵抗の前記第2端子側となる向きで設けられた第2ダイオードと、
前記第4抵抗の前記第2端子と第1固定電圧端子の間に、カソードが前記第1固定電圧端子側となる向きで設けられた第3ダイオードと、
前記第4抵抗の前記第2端子と第2固定電圧端子の間に、カソードが前記第4抵抗の前記第2端子側となる向きで設けられた第4ダイオードと、
を備え、ひとつの半導体基板に集積化されることを特徴とする初段増幅回路。 - 前記第4抵抗の第2端子と前記第5抵抗の第1端子の間に設けられた第6抵抗をさらに備え、ひとつの半導体基板に集積化されることを特徴とする請求項4に記載の初段増幅回路。
- 前記第1抵抗と並列に、第1の向きで設けられた第5ダイオードと、
前記第1抵抗と並列に、前記第1の向きと反対の第2の向きで設けられた第6ダイオードと、
をさらに備えることを特徴とする請求項1に記載の初段増幅回路。 - 前記第4抵抗と並列に、第1の向きで設けられた第7ダイオードと、
前記第4抵抗と並列に、前記第1の向きと反対の第2の向きで設けられた第8ダイオードと、
をさらに備えることを特徴とする請求項2または3に記載の初段増幅回路。 - 前記第1抵抗と並列に、第1の向きで設けられた第5ダイオードと、
前記第1抵抗と並列に、前記第1の向きと反対の第2の向きで設けられた第6ダイオードと、
前記第4抵抗と並列に、第1の向きで設けられた第7ダイオードと、
前記第4抵抗と並列に、前記第1の向きと反対の第2の向きで設けられた第8ダイオードと、
をさらに備えることを特徴とする請求項4または5に記載の初段増幅回路。 - 外部からの入力信号が入力される入力端子と、
その第1端子が前記入力端子と接続された第1抵抗と、
その第1端子が前記第1抵抗の第2端子と接続された第2抵抗と、
その反転入力端子が前記第2抵抗の第2端子と接続され、その非反転入力端子に基準電圧が印加された演算増幅器と、
前記演算増幅器の出力端子とその反転入力端子の間に設けられた第3抵抗と、
前記第1抵抗の前記第2端子と第1固定電圧端子の間に、カソードが前記第1固定電圧端子側となる向きで設けられた第1ダイオードと、
前記第1抵抗の前記第2端子と第2固定電圧端子の間に、カソードが前記第1抵抗の前記第2端子側となる向きで設けられた第2ダイオードと、
前記第1抵抗と並列に、第1の向きで設けられた第5ダイオードと、
前記第1抵抗と並列に、前記第1の向きと反対の第2の向きで設けられた第6ダイオードと、
を備え、ひとつの半導体基板に集積化されることを特徴とする初段増幅回路。 - 外部からの入力信号が入力される入力端子と、
その第1端子が前記入力端子と接続された第4抵抗と、
その第1端子が前記第4抵抗の第2端子と接続され、その第2端子に基準電圧が印加された第5抵抗と、
その非反転入力端子が前記第5抵抗の第1端子と接続され、その反転入力端子とその出力端子とが接続された演算増幅器と、
前記第4抵抗の前記第2端子と第1固定電圧端子の間に、カソードが前記第1固定電圧端子側となる向きで設けられた第3ダイオードと、
前記第4抵抗の前記第2端子と第2固定電圧端子の間に、カソードが前記第4抵抗の前記第2端子側となる向きで設けられた第4ダイオードと、
前記第4抵抗と並列に、第1の向きで設けられた第7ダイオードと、
前記第4抵抗と並列に、前記第1の向きと反対の第2の向きで設けられた第8ダイオードと、
を備え、ひとつの半導体基板に集積化されることを特徴とする初段増幅回路。 - 外部からの入力信号が入力される複数の入力端子と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれの第1端子が対応する前記入力端子と接続された複数の第4抵抗と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれの第1端子が対応する前記第4抵抗の第2端子と接続され、それぞれの第2端子が共通に接続された複数のスイッチと、
その第1端子が前記複数のスイッチの共通に接続された第2端子と接続され、その第2端子に基準電圧が印加された第5抵抗と、
その非反転入力端子が前記第5抵抗の第1端子と接続され、その反転入力端子とその出力端子とが接続された演算増幅器と、
それぞれが前記複数の入力端子ごとに設けられ、それぞれが対応する前記第4抵抗の前記第2端子と第1固定電圧端子の間に、カソードが前記第1固定電圧端子側となる向きで設けられた複数の第3ダイオードと、
それぞれが前記複数の入力端子ごとに設けられ、それぞれが対応する前記第4抵抗の前記第2端子と第2固定電圧端子の間に、カソードが前記第4抵抗の前記第2端子側となる向きで設けられた複数の第4ダイオードと、
前記第4抵抗と並列に、第1の向きで設けられた第7ダイオードと、
前記第4抵抗と並列に、前記第1の向きと反対の第2の向きで設けられた第8ダイオードと、
を備え、ひとつの半導体基板に集積化されることを特徴とする初段増幅回路。 - オーディオ信号を発生する音源と、
前記オーディオ信号の経路上に設けられたキャパシタと、
前記キャパシタを介して入力される前記オーディオ信号を増幅する請求項1から11のいずれかに記載の初段増幅回路と、
前記初段増幅回路により増幅されたオーディオ信号を出力する音声出力部と、
を備えることを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010217750A JP5554196B2 (ja) | 2009-10-23 | 2010-09-28 | 初段増幅回路およびそれを用いた電子機器 |
US12/910,925 US8611561B2 (en) | 2009-10-23 | 2010-10-25 | First stage audio amplifier with clamping circuit |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009244722 | 2009-10-23 | ||
JP2009244722 | 2009-10-23 | ||
JP2010217750A JP5554196B2 (ja) | 2009-10-23 | 2010-09-28 | 初段増幅回路およびそれを用いた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011109642A JP2011109642A (ja) | 2011-06-02 |
JP5554196B2 true JP5554196B2 (ja) | 2014-07-23 |
Family
ID=44232589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010217750A Active JP5554196B2 (ja) | 2009-10-23 | 2010-09-28 | 初段増幅回路およびそれを用いた電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8611561B2 (ja) |
JP (1) | JP5554196B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9735762B2 (en) * | 2015-11-20 | 2017-08-15 | Kabushiki Kaisha Toshiba | Amplifier |
US9806687B2 (en) * | 2016-03-23 | 2017-10-31 | Infineon Technologies Ag | System and method for signal amplification using a resistance network |
JP2018198414A (ja) * | 2017-05-25 | 2018-12-13 | 住友電気工業株式会社 | 集積回路装置 |
US11923812B2 (en) | 2020-08-12 | 2024-03-05 | Qorvo Us, Inc. | Delay-compensating power management integrated circuit |
US11929712B2 (en) | 2020-08-12 | 2024-03-12 | Qorvo Us, Inc. | Delay-compensating power management circuit |
US11973469B2 (en) | 2020-08-12 | 2024-04-30 | Qorvo Us, Inc. | Systems and methods for providing an envelope tracking supply voltage |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4348661A (en) * | 1978-11-22 | 1982-09-07 | J. C. Penney Company, Inc. | Self-balancing alarm system |
JPS58111515U (ja) * | 1982-01-25 | 1983-07-29 | 株式会社アドバンテスト | 平衡入力回路 |
JPS5999636U (ja) * | 1982-12-24 | 1984-07-05 | 横河電機株式会社 | 過大入力電圧保護回路 |
JPS6290962A (ja) * | 1985-10-17 | 1987-04-25 | Sumitomo Electric Ind Ltd | 半導体装置 |
US4843626A (en) * | 1986-07-10 | 1989-06-27 | Werrbach Donn R | Multiband limiter with automatic limiting threshold (ALT) compensation |
JPH0369205A (ja) * | 1989-08-08 | 1991-03-25 | Toshiba Corp | 電流リミット回路 |
JPH04292052A (ja) * | 1991-03-20 | 1992-10-16 | Fujitsu Ltd | 交換制御信号検出回路 |
JP3341379B2 (ja) | 1993-08-27 | 2002-11-05 | ソニー株式会社 | 光検出信号用増幅検波icモジュールの初段増幅回路及びテレビジョン受像機 |
JPH11275612A (ja) * | 1998-03-20 | 1999-10-08 | Fujitsu Ltd | リンガー信号検出回路、ループ生成回路、および電話線用信号変換回路 |
JP2000022508A (ja) * | 1998-07-06 | 2000-01-21 | Mitsubishi Electric Corp | 半導体装置 |
JP3889545B2 (ja) | 2000-03-02 | 2007-03-07 | 三洋電機株式会社 | 集積回路 |
JP4765206B2 (ja) * | 2001-06-22 | 2011-09-07 | ヤマハ株式会社 | ボリューム回路 |
KR100564606B1 (ko) * | 2004-01-29 | 2006-03-28 | 삼성전자주식회사 | 연산 증폭기의 오프셋 제거 장치 |
JP2005229148A (ja) * | 2004-02-10 | 2005-08-25 | Kenwood Corp | 電力増幅装置 |
JP4764234B2 (ja) * | 2006-04-07 | 2011-08-31 | 株式会社東芝 | インピーダンス変換回路及び電子機器 |
JP4960764B2 (ja) * | 2007-05-21 | 2012-06-27 | ティーオーエー株式会社 | 増幅器 |
-
2010
- 2010-09-28 JP JP2010217750A patent/JP5554196B2/ja active Active
- 2010-10-25 US US12/910,925 patent/US8611561B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8611561B2 (en) | 2013-12-17 |
US20120039487A1 (en) | 2012-02-16 |
JP2011109642A (ja) | 2011-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5554196B2 (ja) | 初段増幅回路およびそれを用いた電子機器 | |
US7714661B2 (en) | Single supply direct drive amplifier | |
US9699551B2 (en) | Analogue signal processing circuit for microphone | |
US7589590B2 (en) | Circuit architecture having differential processing for use in half bridges and full bridges and methods therefore | |
JPWO2007029737A1 (ja) | 平衡増幅器及び電子回路 | |
CN104284289B (zh) | 一种双引线麦克风电路及操作双引线麦克风的方法 | |
CN107172537B (zh) | 一种信号放大电路及功放设备 | |
JP5514036B2 (ja) | オーディオ用増幅器およびそれを用いた電子機器 | |
US8723603B2 (en) | Amplifier with voltage and current feedback error correction | |
CN110692196A (zh) | 基于反相器的差分放大器 | |
CN110324770B (zh) | 一种麦克风及其集成电路、电子设备 | |
JP4515926B2 (ja) | デジタルスイッチングアンプ | |
JP5088099B2 (ja) | 映像信号増幅回路および増幅用半導体集積回路 | |
JP6018491B2 (ja) | D/a変換回路、ゼロクロス点検出方法、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 | |
JP7191598B2 (ja) | 増幅装置 | |
JP6027444B2 (ja) | オーディオ信号処理回路およびそれを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 | |
JP2005303823A (ja) | 増幅回路 | |
US4949049A (en) | Biasing network for integrated pairs of amplifiers internally commutable from a single-ended to a balanced configuration and viceversa | |
TW201735529A (zh) | 可程式設計的放大器電路 | |
CN106972835B (zh) | 电路系统 | |
JP2024518207A (ja) | マイクロフォン回路、マイクロフォンモジュール及びマイクロフォン音圧過負荷ポイント向上方法 | |
JP3842271B2 (ja) | オーディオ増幅回路およびこれを有するオーディオic | |
WO2022117548A1 (en) | Audio processing device and method for amplification of an audio signal | |
TWM633456U (zh) | 揚聲器系統 | |
KR200321695Y1 (ko) | 입력부하의 무한병렬접속이 가능한 음성증폭회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140528 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5554196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |