JP3842271B2 - オーディオ増幅回路およびこれを有するオーディオｉｃ - Google Patents

Description

この発明は、オーディオ増幅回路およびこれを有するオーディオＩＣに関し、詳しくは、携帯電話、携帯端末装置、固定電話、ノート型パーソナルコンピュータ等の分野において、接続されるスピーカの耐圧あるいは最大入力電力に合わせてスピーカを駆動することが可能な小型スピーカに適したオーディオ増幅回路に関する。

携帯電話、携帯端末装置、固定電話、ノート型パーソナルコンピュータ等の分野では、オーディオＩＣの回路規模や実装スペースに制限があるので、０．５Ｗ乃至１Ｗ程度の出力の小さい、小型スピーカが使用される。この種のスピーカでは、ユーザーがボリュームを最大にして長時間駆動した場合に、スピーカのボイスコイルを損傷することがある。
スピーカの損傷に対する保護回路としては、従来、高出力アンプなどでは、出力端子とスピーカとの間にヒューズ等が直列に設けられる回路が公知である。また、過電圧保護回路として高出力アンプ等では、出力段トランジスタにダイオードのクランプ回路が並列に設けられるものもある。さらに、入力段にダイオードリミット回路を設けるオーディオ増幅回路も公知である（特許文献１）。
実公平７−３５４４９号公報

ところで、オーディオ増幅回路のパワーアンプとして、最大出力（出力パワー）１．０Ｗ程度のものはＩＣとして一般化されているが、この場合には、接続されるスピーカ側の最大入力ワット数は、１．０Ｗ以上のものとなる。最大入力ワット数が１．０Ｗ以下のものでは、それぞれのスピーカの耐圧あるいは最大入力電力に合わせてそれぞれに出力段アンプの設計しなければならない。そうしないと、スピーカを損傷する危険性が高くなるからである。しかし、最大出力ワット数が１．０Ｗ程度のものも、数Ｗ程度のものもＩＣとして大きさはあまり変わらず、実装スペースもほとんど同じ程度である。
一方、携帯電話、携帯端末装置、固定電話等では、機種に応じて小さい出力が要求されたり、大きい出力が要求されたりする。そのため、オーディオ出力アンプのＩＣをオーディオ出力パワーに応じて何種類も用意することが必要になる。最大出力ワット数が１．０Ｗ程度か、それ以下のものの生産量が少なくなると、それがこれらＩＣのコストを引上げる問題がある。
この発明の目的は、このような従来技術の問題点を解決するものであって、接続されるスピーカの耐圧あるいは最大入力電力に合わせてスピーカを駆動することが可能な小型スピーカに適したオーディオ増幅回路およびこれを有するオーディオＩＣを提供することにある。

このような目的を達成するためのこの発明のオーディオ増幅回路およびこれを有するオーディオＩＣの構成は、双方向に設けられた第１のダイオードと第１のスイッチ回路との直列回路からなる第１のダイオードリミット回路と、出力から入力に帰還される帰還抵抗を有し第１のダイオードリミット回路が出力から入力に帰還される帰還抵抗に並列に設けられた出力段演算増幅器（以下出力段ＯＰアンプ）とを備えていて、第１のダイオードリミット回路のリミット電圧が出力段ＯＰアンプの出力端子に接続される耐圧の低いスピーカに対応していて、出力段ＯＰアンプにこのスピーカが接続されている状態のときには第１スイッチ回路がＯＮにされるものである。

このように、この発明は、オーディオ増幅回路の出力段ＯＰアンプの出力から入力に帰還される増幅率を決定する抵抗に並列に双方向に第１のダイオードを第１のスイッチ回路とともに設けて、第１のダイオードがＯＮしたときの電圧に出力段ＯＰアンプの出力電圧を制限する。第１のダイオードのリミット電圧は、耐圧の低いスピーカに対応している。そこで、第１のスイッチ回路のＯＮ／ＯＦＦにより、接続されるスピーカの耐圧に応じて出力段ＯＰアンプが出力するパワーを選択することができる。
これにより、オーディオ増幅回路の出力段ＯＰアンプの出力が大きいパワーのものであっても、スピーカを損傷することなく、小型で耐圧の低いスピーカを接続することが可能になり、この出力段ＯＰアンプを内蔵したＩＣは、耐圧の大きいスピーカと耐圧あるいは最大入力電力の低いスピーカに対して共通に使用することができる。
その結果、携帯電話、携帯端末装置、固定電話等において、機種が相違していても、同じオーディオ増幅回路のＩＣが使用でき、それぞれに設計しなくても済み、共通に多数生産できることから、安価なオーディオアンプのＩＣを実現できる。
なお、スピーカは、周波数に対して特定のインピーダンス特性を有する受動回路であるので、高い電圧に応じて大きな電流が流れ、それが大きな電力となって入力される。スピーカの入力電圧と入力電力とはリニアな関係にあるので、この明細書および特許請求の範囲では、スピーカについての耐圧をスピーカについての最大入力電力を含む意味で使用し、以下説明する。

図１は、この発明のオーディオ増幅回路の一実施例のブロック図、そして、図２は、この発明の他の実施例のブロック図である。

１０は、オーディオ出力アンプのＩＣであって、携帯電話、携帯端末装置、固定電話、ノート型パーソナルコンピュータ等の出力電力（出力ワット数）が１．０Ｗ程度と小さいオーディオ装置としてのアンプである。
１は、そのオーディオ増幅回路である。オーディオ増幅回路１は、ＩＣとして形成されたプッシュ−プル動作のオペアンプで構成される出力段アンプ（ＯＰ）２，３、出力端子４，５を有している。そして、出力端子４，５との間にはスピーカ１１が接続さされている。
出力段アンプ（ＯＰ）２，３は、いずれも反転アンプであり、出力段アンプ（ＯＰ）２の（−）入力端子と出力端子との間には、増幅率を決定する帰還抵抗Ｒｆに並列にダイオードリミット回路６，７が設けられている。出力段アンプ（ＯＰ）２の（−）入力端子は、入力抵抗Ｒｓを介して入力端子１０ａに接続されている。出力段アンプ（ＯＰ）３の（−）入力端子は、入力抵抗Ｒａを介して出力段アンプ（ＯＰ）２の出力端子２ａに接続されている。出力段アンプ（ＯＰ）２，３のそれぞれの（＋）入力端子は、それぞれグランドＧＮＤに接続されている。そして、入力端子１０ａには、プリアンプ１２からオーディオ信号が入力される。
なお、このプリアンプ１２は、ＩＣ１０の中に内蔵されてオーディオ増幅回路１とともに集積化されていてもよい。また、抵抗Ｒｂは、帰還抵抗Ｒｆに対応する出力段アンプ（ＯＰ）３の帰還抵抗である。

ここで、出力段アンプ（ＯＰ）３が反転増幅アンプとなっているので、出力段アンプ（ＯＰ）２，３の出力信号は、逆位相となり、スピーカ１１は、出力段アンプ（ＯＰ）２，３によりＢＴＬ駆動される。
ダイオードリミット回路６は、双方向接続のダイオードＤ1，Ｄ2からなるダイオード回路６ａと、双方向接続のダイオードＤ3，Ｄ4からなるダイオード回路６ｂとスイッチ回路６ｃとが直列に接続された帰還回路であり、帰還抵抗Ｒｆに並列に設けられている。
ダイオードリミット回路７は、双方向接続のダイオードＤ5，Ｄ6からなるダイオード回路７ａと、双方向接続のダイオードＤ7，Ｄ8からなるダイオード回路７ｂ、双方向接続のダイオードＤ9，Ｄ10からなるダイオード回路７ｃ、スイッチ回路７ｄとが直列に接続された帰還回路であり、帰還抵抗Ｒｆに並列に設けられている。

８は、２ビットのレジスタであって、コントローラ１３（あるいはディップスイッチ（図示せず））から入力端子１０ｂを介して２ビットの信号を受ける。これによりスイッチ回路６ｃ，７ｄのＯＮ／ＯＦＦが設定される。例えば、２ビットのデータが“００”のときにはスイッチ回路６ｃ，７ｄがともにＯＦＦとなり、“０１”のときにはスイッチ回路６ｃがＯＮ，スイッチ回路７ｄがＯＦＦ、“１０”のときにはスイッチ回路６ｃがＯＦＦ，スイッチ回路７ｄがＯＮとなる。なお、レジスタ８が不揮発性メモリであるときあるいはディップスイッチによるときには、電源をＯＦＦしても２ビットのデータがレジスタ８に保存されあるいは設定状態にあるのでレジスタ８に記憶される２ビットのデータは一度の書込でよい。しかし、レジスタ８が揮発性メモリのときには、コントローラ１３により、例えば、電源ＯＮの都度、前記の２ビットデータがレジスタ８にセットされることになる。

ここで、各ダイオードＤ1〜Ｄ10の順方向電圧降下を１Ｖf（≒０．７Ｖ）とすると、ダイオードリミット回路６は、２Ｖｆ以上の信号が出力端子２ａに出力されたときに、各ダイオードＤ1〜Ｄ4がＯＮになり、出力信号の振幅を２Ｖｆ（≒１．４Ｖ）の電圧に制限する。また、ダイオードリミット回路７は、３Ｖｆ以上の信号が出力端子２ａに出力されたときに、各ダイオードＤ5〜Ｄ10がＯＮになり、その出力信号の振幅を３Ｖｆ（≒２．１Ｖ）の電圧に制限する。出力段アンプ（ＯＰ）２，３の出力電圧は、リミットをかけないときには、例えば、３Ｖ程度であり、８Ωのスピーカを接続してときには、１．１Ｗ程度の出力となり、ＢＴＬ駆動では２．２Ｗ程度の出力となる。
ここでは、これらにより、振幅制限された出力信号は、抵抗Ｒａを介して反転動作の出力段アンプ（ＯＰ）３に入力されるので、ダイオードリミット回路６，７は、出力段アンプ（ＯＰ）２の一方だけで済む。

ＩＣ１０に接続されたスピーカ１１を８Ωと仮定すれば、その耐圧に応じた入力電力（その入力ワット数）が、例えば、スピーカ１１の最大入力のワット数が０．５Ｗ程度と低い耐圧のときには、“０１”の２ビットデータをレジスタ８にセットしてスイッチ回路６ｃをＯＮ状態に設定し、スイッチ回路７ｄをＯＦＦに状態に設定する。これにより、ダイオードリミット回路６を動作させて、出力段アンプ（ＯＰ）２の出力信号の振幅電圧を２Ｖｆに制限する。その結果、出力段アンプ（ＯＰ）２は、最大で１．４Ｖ程度の出力電圧しか発生しない。このときの出力信号のピーク−ツウ−ピークの振幅は、出力段アンプがシングルエンド出力のときには２．８Ｖppとなり、ＢＴＬ駆動ではこれの倍の５．６Ｖppとなる。そこで、ＢＴＬ駆動の出力信号の振幅は、２．８Ｖになり、その実効値は、２．０Ｖ(r.m.s.)になる。
その結果、スピーカに対する出力電力Ｐo（実効電力）を算出すると、Ｐo＝２×２／８＝０．５であり、ＢＴＬ駆動の場合の出力電力Ｐoは、０．５Ｗになる。その結果、このとき、接続されたスピーカ１１は、ＢＴＬ駆動により最大で０．５Ｗ程度となり、スピーカのボイスコイル等を損傷することなく、保護される。

スピーカ１１の入力最大ワット数が１．０Ｗ程度の耐圧のときには、“１０”の２ビットデータをレジスタ８にセットしてスイッチ回路６ｃをＯＦＦに設定し、スイッチ回路７ｄをＯＮに設定すれば、出力信号の電圧は、最大で２．１Ｖ程度の電圧しか発生しないので、このときの出力信号のピーク−ツウ−ピークの振幅は、出力段アンプがシングルエンド出力のときには４．２Ｖppとなり、ＢＴＬ駆動ではこれの倍の８．４Ｖppとなる。そこで、ＢＴＬ駆動の出力信号の振幅は、４．２Ｖになり、その実効値は、３．０Ｖ(r.m.s.)になる。
その結果、スピーカに対する出力電力Ｐo（実効電力）を算出すると、Ｐo＝３×３／８＝１．１であり、ＢＴＬ駆動の場合の出力電力Ｐoは、１．１Ｗになる
これにより、接続されたスピーカ１１は、ＢＴＬ駆動により最大で１．１Ｗ程度となり、同様に保護される。なお、スピーカ１１の入力最大ワット数が１．０Ｗのときには、スピーカ１１には０．１程度の差の余裕はあるので最大入力電力１．０Ｗのスピーカが使用可能である。
ところで、スピーカのインピーダンスが４Ωのときには、出力電力は、２倍となる。
ダイオードリミット回路６，７にさらに並列にダイオードリミット回路を設けて直列に接続する双方向ダイオードの数を増加すれば、さらに、１Ｗ以上においても各種の耐圧の電圧を発生することができることはもちろんである。

図２は、この発明の他の実施例のオーディオ出力ＩＣ１００であって、外部に３電圧のセレクトスイッチ１４を設けて、このセレクトスイッチ１４で選択された電圧を入力端子１０ｂを介してレベル判定回路９に入力する。レベル判定回路９は、セレクトスイッチ１４により選択された電圧に応じてスイッチ回路６ｃ，７ｄをＯＮ／ＯＦＦする信号を発生する。
図２のダイオードリミット回路は、ダイオードリミット回路６が削除され、ダイオードリミット回路７のみとなっている。そして、ダイオードリミット回路７は、ダイオード回路７ｂとダイオード回路７ｃの接続点がスイッチ回路６ｃを介して出力段アンプ（ＯＰ）２の（−）入力端子に接続されている。
セレクトスイッチ１４は、接点Ａを選択したときには、電源ライン＋ＶDDが選択されて、電圧＋ＶDDの出力信号を出力し、接点Ｂを選択したときには、＋ＶDD／２の電圧が選択されて、電圧＋ＶDD／２の出力信号を出力し、接点Ｃを選択したときには、グランドＧＮＤの電位が選択されて、グランドＧＮＤ電位の出力信号を出力する。
なお、１０ｃは、電源電圧＋ＶDDの電源ライン＋ＶDDの入力端子である。

レベル判定回路９は、スイッチ回路６ｃ，７ｄにそれぞれ対応して設けられた２個のコンパレータを有していて、セレクトスイッチ１４の出力信号が電圧＋ＶDDであるときには、前記の２ビットデータの“０１”に対応してスイッチ回路６ｃがＯＮ，スイッチ回路７ｄがＯＦＦとなる。これにより、最大で０．５Ｗに対応する耐圧のスピーカを駆動するオーディオ増幅回路が選択されて、ＩＣ１０は、最大入力電力０．５Ｗに対応する出力のオーディオ出力アンプになる。
また、セレクトスイッチ１４の出力信号が電圧＋ＶDD／２であるときには、前記の２ビットデータの“１０”に対応してスイッチ回路６ｃがＯＦＦ，スイッチ回路７ｄがＯＮとなる。これにより、最大で１．０Ｗに対応する耐圧のスピーカを駆動するオーディオ増幅回路が選択されて、ＩＣ１０は、最大入力電力１．０Ｗに対応する出力のオーディオ出力アンプになる。
そして、セレクトスイッチ１４の出力信号がグランドＧＮＤの電位であるときには、前記の２ビットデータの“００”に対応してスイッチ回路６ｃとスイッチ回路７ｄとがともにＯＦＦとなる。これにより、最大で２．２Ｗ程度（約２．０Ｗ）に対応する耐圧のスピーカを駆動するオーディオ増幅回路が選択されて、ＩＣ１０は、最大入力電力約２．０Ｗに対応する出力のオーディオ出力アンプになる。

以上説明してきたが、実施例では、ダイオードのリミット回路を用いているが、このダイオードは、ツェナーダイオードであってもよいことはもちろんである。ツェナーダイオードを使用する場合には２つのダイオードを直列に設けることができ、これにより双方向にこれらをＯＮさせることができる。
また、ここでのダイオードは、トランジスタをダイオード接続して得られるダイオードであってもよい。
さらに、実施例では、ダイオードリミット回路として２Ｖｆと３Ｖｆの２種類の回路を設けているが、これは、１種類であっても、また、さらに多く設けてもよい。
実施例では、ダイオードリミット回路のスイッチ回路が出力段ＯＰアンプの入力側に接続された例を示しているが、スイッチ回路は、出力段ＯＰアンプの出力側に接続されていてもよい。
また、実施例の出力段アンプ２は、反転アンプとしているが、これは、非反転アンプであってもよい。出力段アンプ２が反転動作のアンプであっても、そうでなくても、出力段アンプ３が反転動作のアンプであれば、出力段アンプ２の出力信号と出力段アンプ３の出力信号とは相互に反転動作の出力関係になるので、ＢＴＬ駆動が可能になる。もちろん、この発明は、ＢＴＬ駆動のオーディオ増幅回路に限定されるものではない。

図１は、この発明のオーディオ増幅回路の一実施例のブロック図である。 図２は、この発明の他の実施例のブロック図である。

符号の説明

１…オーディオ増幅回路、
２，３…出力段アンプ、４，５…出力端子、
６，７…ダイオードリミット回路、
８…レジスタ、１０，１００…オーディオ出力ＩＣ、
１１…スピーカ、１２…プリアンプ、
１３…コントローラ、１４…セレクトスイッチ、
Ｒａ，Ｒｂ，Ｒｆ，Ｒｓ…抵抗。

Claims (15)

1. 双方向に設けられた第１のダイオードと第１のスイッチ回路との直列回路からなる第１のダイオードリミット回路と、出力から入力に帰還される帰還抵抗を有し前記第１のリミット回路が前記帰還抵抗に並列に設けられた出力段演算増幅器とを備え、前記第１のダイオードリミット回路によるリミット電圧が前記出力段演算増幅器の出力端子に接続される耐圧の低いスピーカに対応していて、前記出力段演算増幅器にこのスピーカが接続されている状態ときには前記第１スイッチ回路がＯＮにされるオーディオ増幅回路。
2. 前記第１のダイオードは、相互に逆方向に並列に接続された２個のダイオードあるいは直列に設けられた２個のツェナーダイオードのいずれかである請求項１記載のオーディオ増幅回路。
3. さらに、第２のダイオードと第２のスイッチ回路との直列回路からなる第２のダイオードリミット回路を有し、この第２のダイオードリミット回路が前記帰還抵抗に並列に設けられ、前記第２のダイオードリミット回路によるリミット電圧が前記リミット電圧より高いものでありかつ前記耐圧の低いスピーカより高い耐圧のスピーカに対応していて、前記出力段演算増幅器にこのスピーカが接続されている状態ときには前記第１スイッチ回路がＯＦＦにされ前記第２スイッチ回路がＯＮにされる請求項２記載のオーディオ増幅回路。
4. 第１および第２のダイオードリミット回路の少なくとも一方は、相互に逆方向に並列に接続された２個のダイオードを複数個直列に有する請求項３記載のオーディオ増幅回路。
5. 第１のダイオードリミット回路は、相互に逆方向に並列に接続された２個のダイオードを複数個直列に有し、複数個接続された前記２個のダイオードの途中の接続点と前記演算増幅器の前記入力および前記出力のいずれかとの間に前記第１のスイッチ回路が設けられ、前記複数個接続された前記２個のダイオードの直列回路の端部と前記演算増幅器の前記入力および前記出力のいずれかとの間に第２のスイッチ回路が設けられ、前記出力段演算増幅器に前記耐圧の低いスピーカが接続されている状態ときには前記第１スイッチ回路がＯＮにされ前記第２スイッチ回路がＯＦＦにされ、前記出力段演算増幅器に前記耐圧の低いスピーカより耐圧が高いスピーカが接続されている状態ときには前記第１スイッチ回路がＯＦＦにされ前記第２スイッチ回路がＯＮにされる請求項１記載の記載のオーディオ増幅回路。
6. 前記第１のスイッチ回路と前記第２のスイッチ回路は、このオーディオ増幅回路の外部からの入力信号に応じてＯＮ／ＯＦＦが選択され、前記第１および第２のダイオードリミット回路と前記出力段演算増幅器とが１つのＩＣとして集積化された請求項３記載のオーディオ増幅回路。
7. さらに、前記外部からの入力信号は、前記第１および第２のスイッチ回路のＯＮ／ＯＦＦを設定するビット信号である請求項３記載のオーディオ増幅回路。
8. さらに、前記外部からの入力信号のレベルを判定するレベル判定回路を有し、このレベル判定回路の出力に応じて前記第１および第２のスイッチ回路のＯＮ／ＯＦＦが選択される請求項３記載のオーディオ増幅回路。
9. 前記出力段演算増幅器は、第１の出力段アンプと第２の出力段アンプとからなり、前記第２のアンプは反転動作のアンプであり、前記第１のダイオードリミット回路が前記第１の出力段アンプに設けられ、前記第１の出力段アンプの出力が抵抗を介して前記第２の出力段アンプに入力され、前記第１の出力段アンプと前記第２の出力段アンプとにより前記スピーカがＢＴＬ駆動される請求項１記載のオーディオ増幅回路。
10. 前記出力段演算増幅器は、第１の出力段アンプと第２の出力段アンプとからなり、前記第２のアンプは反転動作のアンプであり、前記第１および第２のダイオードリミット回路が前記第１の出力段アンプに設けられ、前記第１の出力段アンプの出力が抵抗を介して前記第２の出力段アンプに入力され、前記第１の出力段アンプと前記第２の出力段アンプとにより前記スピーカがＢＴＬ駆動される請求項３記載のオーディオ増幅回路。
11. 前記耐圧は、最大入力電力である請求項１記載のオーディオ増幅回路。
12. 双方向に設けられた第１のダイオードと第１のスイッチ回路との直列回路からなる第１のダイオードリミット回路と、出力から入力に帰還される帰還抵抗を有し前記第１のリミット回路が前記帰還抵抗に並列に設けられた出力段演算増幅器とを備え、第１のダイオードリミット回路によるリミット電圧が前記出力段演算増幅器の出力端子に接続される耐圧の低いスピーカに対応していて、前記出力段演算増幅器にこのスピーカが接続されている状態のときには前記第１スイッチ回路がＯＮにされるオーディオ増幅回路が集積化されたオーディオＩＣ。
13. さらに、相互に逆方向に並列に設けられた２個のダイオードからなる第２のダイオードと第２のスイッチ回路との直列回路からなる第２のダイオードリミット回路を有し、前記第１および第２のダイオードは、相互に逆方向に並列に設けられた２個のダイオードからなり、前記第２のダイオードリミット回路は、前記帰還抵抗に並列に設けられ、前記第２のダイオードリミット回路によるリミット電圧が前記リミット電圧より高いものでありかつ前記耐圧の低いスピーカより高い耐圧のスピーカに対応していて、前記出力段演算増幅器にこのスピーカが接続されている状態ときには前記第１スイッチ回路がＯＦＦにされ前記第２スイッチ回路がＯＮにされる請求項１２記載のオーディオＩＣ。
14. 前記第１のスイッチ回路と前記第２のスイッチ回路は、このオーディオ増幅回路の外部からの入力信号に応じてＯＮ／ＯＦＦが選択される請求項１３記載のオーディオＩＣ。
15. 前記耐圧は、最大入力電力である請求項１２記載のオーディオＩＣ。

Images