JP3842271B2 - オーディオ増幅回路およびこれを有するオーディオic - Google Patents
オーディオ増幅回路およびこれを有するオーディオic Download PDFInfo
- Publication number
- JP3842271B2 JP3842271B2 JP2004122432A JP2004122432A JP3842271B2 JP 3842271 B2 JP3842271 B2 JP 3842271B2 JP 2004122432 A JP2004122432 A JP 2004122432A JP 2004122432 A JP2004122432 A JP 2004122432A JP 3842271 B2 JP3842271 B2 JP 3842271B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- output stage
- output
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015556 catabolic process Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Images
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
スピーカの損傷に対する保護回路としては、従来、高出力アンプなどでは、出力端子とスピーカとの間にヒューズ等が直列に設けられる回路が公知である。また、過電圧保護回路として高出力アンプ等では、出力段トランジスタにダイオードのクランプ回路が並列に設けられるものもある。さらに、入力段にダイオードリミット回路を設けるオーディオ増幅回路も公知である(特許文献1)。
一方、携帯電話、携帯端末装置、固定電話等では、機種に応じて小さい出力が要求されたり、大きい出力が要求されたりする。そのため、オーディオ出力アンプのICをオーディオ出力パワーに応じて何種類も用意することが必要になる。最大出力ワット数が1.0W程度か、それ以下のものの生産量が少なくなると、それがこれらICのコストを引上げる問題がある。
この発明の目的は、このような従来技術の問題点を解決するものであって、接続されるスピーカの耐圧あるいは最大入力電力に合わせてスピーカを駆動することが可能な小型スピーカに適したオーディオ増幅回路およびこれを有するオーディオICを提供することにある。
これにより、オーディオ増幅回路の出力段OPアンプの出力が大きいパワーのものであっても、スピーカを損傷することなく、小型で耐圧の低いスピーカを接続することが可能になり、この出力段OPアンプを内蔵したICは、耐圧の大きいスピーカと耐圧あるいは最大入力電力の低いスピーカに対して共通に使用することができる。
その結果、携帯電話、携帯端末装置、固定電話等において、機種が相違していても、同じオーディオ増幅回路のICが使用でき、それぞれに設計しなくても済み、共通に多数生産できることから、安価なオーディオアンプのICを実現できる。
なお、スピーカは、周波数に対して特定のインピーダンス特性を有する受動回路であるので、高い電圧に応じて大きな電流が流れ、それが大きな電力となって入力される。スピーカの入力電圧と入力電力とはリニアな関係にあるので、この明細書および特許請求の範囲では、スピーカについての耐圧をスピーカについての最大入力電力を含む意味で使用し、以下説明する。
1は、そのオーディオ増幅回路である。オーディオ増幅回路1は、ICとして形成されたプッシュ−プル動作のオペアンプで構成される出力段アンプ(OP)2,3、出力端子4,5を有している。そして、出力端子4,5との間にはスピーカ11が接続さされている。
出力段アンプ(OP)2,3は、いずれも反転アンプであり、出力段アンプ(OP)2の(−)入力端子と出力端子との間には、増幅率を決定する帰還抵抗Rfに並列にダイオードリミット回路6,7が設けられている。出力段アンプ(OP)2の(−)入力端子は、入力抵抗Rsを介して入力端子10aに接続されている。出力段アンプ(OP)3の(−)入力端子は、入力抵抗Raを介して出力段アンプ(OP)2の出力端子2aに接続されている。出力段アンプ(OP)2,3のそれぞれの(+)入力端子は、それぞれグランドGNDに接続されている。そして、入力端子10aには、プリアンプ12からオーディオ信号が入力される。
なお、このプリアンプ12は、IC10の中に内蔵されてオーディオ増幅回路1とともに集積化されていてもよい。また、抵抗Rbは、帰還抵抗Rfに対応する出力段アンプ(OP)3の帰還抵抗である。
ダイオードリミット回路6は、双方向接続のダイオードD1,D2からなるダイオード回路6aと、双方向接続のダイオードD3,D4からなるダイオード回路6bとスイッチ回路6cとが直列に接続された帰還回路であり、帰還抵抗Rfに並列に設けられている。
ダイオードリミット回路7は、双方向接続のダイオードD5,D6からなるダイオード回路7aと、双方向接続のダイオードD7,D8からなるダイオード回路7b、双方向接続のダイオードD9,D10からなるダイオード回路7c、スイッチ回路7dとが直列に接続された帰還回路であり、帰還抵抗Rfに並列に設けられている。
ここでは、これらにより、振幅制限された出力信号は、抵抗Raを介して反転動作の出力段アンプ(OP)3に入力されるので、ダイオードリミット回路6,7は、出力段アンプ(OP)2の一方だけで済む。
その結果、スピーカに対する出力電力Po(実効電力)を算出すると、Po=2×2/8=0.5であり、BTL駆動の場合の出力電力Poは、0.5Wになる。その結果、このとき、接続されたスピーカ11は、BTL駆動により最大で0.5W程度となり、スピーカのボイスコイル等を損傷することなく、保護される。
その結果、スピーカに対する出力電力Po(実効電力)を算出すると、Po=3×3/8=1.1であり、BTL駆動の場合の出力電力Poは、1.1Wになる
これにより、接続されたスピーカ11は、BTL駆動により最大で1.1W程度となり、同様に保護される。なお、スピーカ11の入力最大ワット数が1.0Wのときには、スピーカ11には0.1程度の差の余裕はあるので最大入力電力1.0Wのスピーカが使用可能である。
ところで、スピーカのインピーダンスが4Ωのときには、出力電力は、2倍となる。
ダイオードリミット回路6,7にさらに並列にダイオードリミット回路を設けて直列に接続する双方向ダイオードの数を増加すれば、さらに、1W以上においても各種の耐圧の電圧を発生することができることはもちろんである。
図2のダイオードリミット回路は、ダイオードリミット回路6が削除され、ダイオードリミット回路7のみとなっている。そして、ダイオードリミット回路7は、ダイオード回路7bとダイオード回路7cの接続点がスイッチ回路6cを介して出力段アンプ(OP)2の(−)入力端子に接続されている。
セレクトスイッチ14は、接点Aを選択したときには、電源ライン+VDDが選択されて、電圧+VDDの出力信号を出力し、接点Bを選択したときには、+VDD/2の電圧が選択されて、電圧+VDD/2の出力信号を出力し、接点Cを選択したときには、グランドGNDの電位が選択されて、グランドGND電位の出力信号を出力する。
なお、10cは、電源電圧+VDDの電源ライン+VDDの入力端子である。
また、セレクトスイッチ14の出力信号が電圧+VDD/2であるときには、前記の2ビットデータの“10”に対応してスイッチ回路6cがOFF,スイッチ回路7dがONとなる。これにより、最大で1.0Wに対応する耐圧のスピーカを駆動するオーディオ増幅回路が選択されて、IC10は、最大入力電力1.0Wに対応する出力のオーディオ出力アンプになる。
そして、セレクトスイッチ14の出力信号がグランドGNDの電位であるときには、前記の2ビットデータの“00”に対応してスイッチ回路6cとスイッチ回路7dとがともにOFFとなる。これにより、最大で2.2W程度(約2.0W)に対応する耐圧のスピーカを駆動するオーディオ増幅回路が選択されて、IC10は、最大入力電力約2.0Wに対応する出力のオーディオ出力アンプになる。
また、ここでのダイオードは、トランジスタをダイオード接続して得られるダイオードであってもよい。
さらに、実施例では、ダイオードリミット回路として2Vfと3Vfの2種類の回路を設けているが、これは、1種類であっても、また、さらに多く設けてもよい。
実施例では、ダイオードリミット回路のスイッチ回路が出力段OPアンプの入力側に接続された例を示しているが、スイッチ回路は、出力段OPアンプの出力側に接続されていてもよい。
また、実施例の出力段アンプ2は、反転アンプとしているが、これは、非反転アンプであってもよい。出力段アンプ2が反転動作のアンプであっても、そうでなくても、出力段アンプ3が反転動作のアンプであれば、出力段アンプ2の出力信号と出力段アンプ3の出力信号とは相互に反転動作の出力関係になるので、BTL駆動が可能になる。もちろん、この発明は、BTL駆動のオーディオ増幅回路に限定されるものではない。
2,3…出力段アンプ、4,5…出力端子、
6,7…ダイオードリミット回路、
8…レジスタ、10,100…オーディオ出力IC、
11…スピーカ、12…プリアンプ、
13…コントローラ、14…セレクトスイッチ、
Ra,Rb,Rf,Rs…抵抗。
Claims (15)
- 双方向に設けられた第1のダイオードと第1のスイッチ回路との直列回路からなる第1のダイオードリミット回路と、出力から入力に帰還される帰還抵抗を有し前記第1のリミット回路が前記帰還抵抗に並列に設けられた出力段演算増幅器とを備え、前記第1のダイオードリミット回路によるリミット電圧が前記出力段演算増幅器の出力端子に接続される耐圧の低いスピーカに対応していて、前記出力段演算増幅器にこのスピーカが接続されている状態ときには前記第1スイッチ回路がONにされるオーディオ増幅回路。
- 前記第1のダイオードは、相互に逆方向に並列に接続された2個のダイオードあるいは直列に設けられた2個のツェナーダイオードのいずれかである請求項1記載のオーディオ増幅回路。
- さらに、第2のダイオードと第2のスイッチ回路との直列回路からなる第2のダイオードリミット回路を有し、この第2のダイオードリミット回路が前記帰還抵抗に並列に設けられ、前記第2のダイオードリミット回路によるリミット電圧が前記リミット電圧より高いものでありかつ前記耐圧の低いスピーカより高い耐圧のスピーカに対応していて、前記出力段演算増幅器にこのスピーカが接続されている状態ときには前記第1スイッチ回路がOFFにされ前記第2スイッチ回路がONにされる請求項2記載のオーディオ増幅回路。
- 第1および第2のダイオードリミット回路の少なくとも一方は、相互に逆方向に並列に接続された2個のダイオードを複数個直列に有する請求項3記載のオーディオ増幅回路。
- 第1のダイオードリミット回路は、相互に逆方向に並列に接続された2個のダイオードを複数個直列に有し、複数個接続された前記2個のダイオードの途中の接続点と前記演算増幅器の前記入力および前記出力のいずれかとの間に前記第1のスイッチ回路が設けられ、前記複数個接続された前記2個のダイオードの直列回路の端部と前記演算増幅器の前記入力および前記出力のいずれかとの間に第2のスイッチ回路が設けられ、前記出力段演算増幅器に前記耐圧の低いスピーカが接続されている状態ときには前記第1スイッチ回路がONにされ前記第2スイッチ回路がOFFにされ、前記出力段演算増幅器に前記耐圧の低いスピーカより耐圧が高いスピーカが接続されている状態ときには前記第1スイッチ回路がOFFにされ前記第2スイッチ回路がONにされる請求項1記載の記載のオーディオ増幅回路。
- 前記第1のスイッチ回路と前記第2のスイッチ回路は、このオーディオ増幅回路の外部からの入力信号に応じてON/OFFが選択され、前記第1および第2のダイオードリミット回路と前記出力段演算増幅器とが1つのICとして集積化された請求項3記載のオーディオ増幅回路。
- さらに、前記外部からの入力信号は、前記第1および第2のスイッチ回路のON/OFFを設定するビット信号である請求項3記載のオーディオ増幅回路。
- さらに、前記外部からの入力信号のレベルを判定するレベル判定回路を有し、このレベル判定回路の出力に応じて前記第1および第2のスイッチ回路のON/OFFが選択される請求項3記載のオーディオ増幅回路。
- 前記出力段演算増幅器は、第1の出力段アンプと第2の出力段アンプとからなり、前記第2のアンプは反転動作のアンプであり、前記第1のダイオードリミット回路が前記第1の出力段アンプに設けられ、前記第1の出力段アンプの出力が抵抗を介して前記第2の出力段アンプに入力され、前記第1の出力段アンプと前記第2の出力段アンプとにより前記スピーカがBTL駆動される請求項1記載のオーディオ増幅回路。
- 前記出力段演算増幅器は、第1の出力段アンプと第2の出力段アンプとからなり、前記第2のアンプは反転動作のアンプであり、前記第1および第2のダイオードリミット回路が前記第1の出力段アンプに設けられ、前記第1の出力段アンプの出力が抵抗を介して前記第2の出力段アンプに入力され、前記第1の出力段アンプと前記第2の出力段アンプとにより前記スピーカがBTL駆動される請求項3記載のオーディオ増幅回路。
- 前記耐圧は、最大入力電力である請求項1記載のオーディオ増幅回路。
- 双方向に設けられた第1のダイオードと第1のスイッチ回路との直列回路からなる第1のダイオードリミット回路と、出力から入力に帰還される帰還抵抗を有し前記第1のリミット回路が前記帰還抵抗に並列に設けられた出力段演算増幅器とを備え、第1のダイオードリミット回路によるリミット電圧が前記出力段演算増幅器の出力端子に接続される耐圧の低いスピーカに対応していて、前記出力段演算増幅器にこのスピーカが接続されている状態のときには前記第1スイッチ回路がONにされるオーディオ増幅回路が集積化されたオーディオIC。
- さらに、相互に逆方向に並列に設けられた2個のダイオードからなる第2のダイオードと第2のスイッチ回路との直列回路からなる第2のダイオードリミット回路を有し、前記第1および第2のダイオードは、相互に逆方向に並列に設けられた2個のダイオードからなり、前記第2のダイオードリミット回路は、前記帰還抵抗に並列に設けられ、前記第2のダイオードリミット回路によるリミット電圧が前記リミット電圧より高いものでありかつ前記耐圧の低いスピーカより高い耐圧のスピーカに対応していて、前記出力段演算増幅器にこのスピーカが接続されている状態ときには前記第1スイッチ回路がOFFにされ前記第2スイッチ回路がONにされる請求項12記載のオーディオIC。
- 前記第1のスイッチ回路と前記第2のスイッチ回路は、このオーディオ増幅回路の外部からの入力信号に応じてON/OFFが選択される請求項13記載のオーディオIC。
- 前記耐圧は、最大入力電力である請求項12記載のオーディオIC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004122432A JP3842271B2 (ja) | 2003-05-07 | 2004-04-19 | オーディオ増幅回路およびこれを有するオーディオic |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003128725 | 2003-05-07 | ||
JP2004122432A JP3842271B2 (ja) | 2003-05-07 | 2004-04-19 | オーディオ増幅回路およびこれを有するオーディオic |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004357282A JP2004357282A (ja) | 2004-12-16 |
JP3842271B2 true JP3842271B2 (ja) | 2006-11-08 |
Family
ID=34066997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004122432A Expired - Lifetime JP3842271B2 (ja) | 2003-05-07 | 2004-04-19 | オーディオ増幅回路およびこれを有するオーディオic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3842271B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253926A (ja) * | 2008-04-11 | 2009-10-29 | Mitsubishi Electric Corp | 音声出力アンプ装置 |
-
2004
- 2004-04-19 JP JP2004122432A patent/JP3842271B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004357282A (ja) | 2004-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101606400B1 (ko) | 고속 차동 레벨 쉬프터 및 이를 포함하는 부트스트랩 드라이버 | |
US7733178B1 (en) | High efficiency audio amplifier | |
KR101232407B1 (ko) | 이득 확장 스테이지를 가진 증폭기 | |
JP4152374B2 (ja) | スピーカ駆動用増幅装置および音声出力装置 | |
US6727753B2 (en) | Operational transconductance amplifier for an output buffer | |
US9461589B2 (en) | Asymmetric H-bridge in a class D power amplifier | |
KR20040095662A (ko) | 오디오 증폭 회로 및 이를 구비한 오디오 ic | |
US7378875B2 (en) | Compensation circuits for unequal input/output common mode voltages | |
JP5554196B2 (ja) | 初段増幅回路およびそれを用いた電子機器 | |
TWI535196B (zh) | 放大器及其操作方法 | |
JP3842271B2 (ja) | オーディオ増幅回路およびこれを有するオーディオic | |
US7184561B2 (en) | Electronic apparatus having audio output units | |
CN111211749A (zh) | 功率放大装置以及音频装置 | |
JP2010017013A (ja) | チャージポンプ回路 | |
US7199655B2 (en) | Multistage amplifier circuit without interstage coupling capacitor | |
US7256648B2 (en) | Variable feedback circuits and methods | |
JP5481262B2 (ja) | オーディオ信号処理回路およびそれを用いた電子機器 | |
JP4747862B2 (ja) | 映像信号出力回路 | |
CN114003079B (zh) | 应用在多个电源域的电路 | |
GB2334841A (en) | Class A audio amplifier with current sink controlled by feedback in dependence on speaker current | |
JP2002344258A (ja) | レベルシフト回路 | |
CN221103199U (zh) | 输出限压电路及电子设备 | |
EP2341616B1 (en) | Capacitive load driving amplifier | |
US20050036635A1 (en) | Audio signal output device | |
JP2010135968A (ja) | ブリッジ・タイド・ロード・アンプの制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060809 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3842271 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |