JP5228840B2 - 増幅器 - Google Patents

Description

本発明は、増幅器に係り、特に、あらかじめ定められた程度の過大入力を検出して入力信号の減衰を制御する増幅器に関する。

従来、増幅器の出力側に接続される機器に過大な入力を供給しないように、増幅器の出力やその回路の内部に振幅制限回路が用いられることがある（特許文献１参照）。
この振幅制限回路によれば、出力信号のピーク値を制限するので、増幅器の出力側に接続される機器が過大な入力によって破壊されることを防止することができる。
特開２００２−３６８５６３号公報

しかしながら、従来の技術では、振幅制限が開始されるレベルを超えて入力信号の振幅が増大すると、増幅器の出力信号波形はクリップする。さらに、入力信号の振幅が増大すると、これに伴って出力信号の歪率が増大し、出力信号波形は矩形波に近づいていく。そして、出力信号波形が矩形波になると、出力信号波形がクリップしない正弦波の場合と比較して、増幅器は出力信号を後段の機器に供給するのに２倍の印加電力が必要となる。

本発明は、このような事情を鑑みたものであり、ある程度の過大入力を許容しつつ、入力信号の振幅が増加した場合に印加電力の増大を抑制すること解決課題とする。

上記課題を解決するため、本発明に係る増幅器は、入力信号の振幅を調整して第1信号を出力する可変利得手段と、前記第１信号の振幅を制限して振幅が第1振幅値以下となるように設定された第２信号を出力する振幅制限手段と、前記第２信号を増幅して出力信号として出力する増幅手段と、前記第1信号の振幅が第２振幅値以上となる場合を検知して、前記第1信号の振幅が第２振幅値未満となるように前記可変利得手段の利得を制御する制御手段とを備え、前記第２振幅値は前記第１振幅値よりも大きく、前記第２振幅値と前記第１振幅値との差分を最大のクリップ量として許容することを特徴とする。

本発明によれば、可変利得手段において入力信号の振幅を調整して得られた第１信号の振幅を制限する。したがって、入力信号の振幅が増大しても第１信号の振幅は第２振幅値未満となるから、振幅制限手段において振幅が制限されて失われる信号の大きさ（クリップ量）には、一定の限界があり、クリップ量は第２振幅値と第１振幅値との差分で与えられる。よって、第２振幅値と第１振幅値とを適切に設定することによって、入力信号の振幅の増大に伴って、出力信号の波形が矩形波に近づくことを抑制することができる。この結果、増幅器の後段に接続される機器の破壊を防止するとともに、印加電力を大幅に低減できると共に、ある程度の過大入力を許容することができる。

上述した増幅器において、増幅手段は、オペアンプを用いて、第２信号を増幅する負帰還増幅回路を備え、制御手段は、第1信号の振幅が第２振幅値以上となる場合を検知して、第1信号の振幅が第２振幅値未満となるように可変利得手段の利得を制御するとともに、オペアンプの正相入力端子と逆相入力端子との間の電位差と基準電位とを比較し、その比較結果に基づいて負帰還増幅回路の出力信号にクリップが発生したことを検知して、当該クリップが発生しないように可変利得手段の利得を制御することが好ましい。

ここで、負帰還増幅回路が通常に動作している場合（クリップが生じていない場合）、負帰還増幅回路の出力信号は、オペアンプの電源電位の範囲内の値となる。そして、増幅器に入力される入力信号は、負帰還増幅回路の出力信号がオペアンプの電源電位の範囲内に収まるような値に設定されるのが通常である。しかしながら、例えばオペアンプの電源電位を供給する電池（例えばバッテリーなど）が負帰還増幅回路内に内蔵される構成においては、電池が劣化することにより、オペアンプの電源電位の範囲が、想定された範囲よりも狭くなってしまい、意図せずクリップが発生してしまう場合がある。

上述の構成においては、制御手段は、オペアンプの正相入力端子と逆相入力端子との間の電位差と基準電位との比較結果に基づいてクリップが発生したことを検知し、当該クリップが発生しないように可変利得手段の利得を制御するから、上述のように意図せずクリップが発生した場合であっても、クリップが発生したことを検知して当該クリップが発生しないように調整することができる。
また、オペアンプの正相入力端子と逆相入力端子との間の電位差と基準電位とを比較することで、過大入力を定量的に把握することができるようになり、あらかじめ設定された程度の過大入力まではクリップの発生を許容するような態様とすることもできる。この態様によれば、音量感を損なうことなく、過度の過大入力を防止することが可能となる。
さらに、基準電位を調整することで、所定の程度の過大入力によるクリップを検出した場合に、そのクリップが発生しないように調整することもできる。

上述した増幅器において、前記振幅制限手段は、前記第1信号の振幅中心の電位を第1基準電位とした場合に、前記第２信号の電位が、前記第1基準電位から第1電圧だけ高電位の第1電位を超えて高くならないように前記第２信号の振幅を制限する高電位側制限部と、前記第２信号の電位が、前記第1基準電位から前記第1電圧だけ低電位の第２電位を超えて低くならないように前記第２信号の振幅を制限する低電位側制限部とを備え、前記第1振幅値は、前記第1電位と前記第２電位との電位差で与えられることが好ましい。

また、前記制御手段は、前記振幅制限手段が前記第２信号を出力する出力端子の電位を第２基準電位とした場合に、前記第２基準電位より第２電圧だけ高い第３電位と前記第１信号の電位と比較して、前記第1信号の電位が前記第３電位より高い場合に検出信号を有効とする第1比較部と、前記第２基準電位より第２電圧だけ低い第４電位と前記第１信号の電位と比較して、前記第1信号の電位が前記第４電位より低い場合に前記検出信号を有効とする第２比較部と、前記検出信号を積分する積分部とを備え、前記積分部の出力信号を前記制御信号として前記可変利得手段に供給する、ことが好ましい。
また、前記積分手段は、前記比較手段の出力信号の立ち上がり時と立ち下がり時とで時定数が異なることが好ましい。この場合には、帰還系の安定度を確保することができる。

この場合、積分手段は、比較手段の出力信号の立ち上がり時と立ち下がり時とで時定数を異ならせるようにしてもよく、特に、立ち上がり時の時定数が立ち下がり時の時定数より小さいことが望ましい。これにより、過度の過大入力を防止するために比較的速めのアタックタイムと、緩やかに戻すために遅めのリリースタイムとを実現することができる。

＜１．第１実施形態＞
本発明の実施の形態について図面を参照して説明する。図１は、本実施形態の増幅器の構成を示すブロック図である。本図に示すように、入力信号Ｖｉｎを増幅して出力信号ＶＯとして出力する増幅器１００は、反転型の負帰還増幅回路２０、入力信号Ｖｉｎを必要に応じて減衰させる電圧制御減衰器３０（ＶＣＡ：Voltage Controlled Attenuator）、ＶＣＡ３０を制御する制御電圧ＣＴＬを生成する制御回路４０Ａ、及びＶＣＡ３０の出力信号Ｖｓの振幅を制限する振幅制限回路５０を備える。
入力信号Ｖｉｎ及びＶＣＡ３０の出力信号Ｖｓは、ともに接地電位ＧＮＤを振幅中心とする。負帰還増幅回路２０は、入力抵抗Ｒ１、帰還抵抗Ｒ２、並びに±Vccの電源電位で動作するオペアンプ２１を備える。

振幅制限回路５０は、ＶＣＡ３０の出力信号Ｖｓ（第１信号）の振幅を制限して、振幅が所定範囲内になるように設定された出力信号Ｖｐ（第２信号）を出力する。振幅制限回路５０の出力信号Ｖｐは、負帰還増幅回路２０および制御回路４０Ａへ供給される。図２に振幅制限回路５０の構成を示す。振幅制限回路５０は、入力抵抗Ｒ３、電源電位＋Vccと-Vccとの間に直列に接続された、抵抗Ｒ４、電圧源５１及び５２、並びに抵抗Ｒ５を備える。電圧源５１及び５２は電圧Ｅを発生し、それらの接続点は接地されている。したがって、ノードＮ１の電位は＋ＥとなりノードＮ２の電位は−Ｅ１となる。なお、抵抗Ｒ４及びＲ５はバイアス抵抗として機能する。
また、ノードＮ１の電位＋Ｅはボルテージフォロア５３を介してダイオードＤ１のカソードに供給される一方、ノードＮ２の電位−Ｅはボルテージフォロア５４を介してダイオードＤ２のアノードに供給される。ダイオードＤ１及びＤ２の降下電圧をＶｆとすると、ノードＰの電位Ｖｐは式（１）に示す範囲内に制限される。
Ｖｆ＋Ｅ１≧Ｖｐ≧−Ｖｆ−Ｅ１……式（１）

ここで、ダイオードＤ１は、ノードＰの電位ＶｐがＶｆ＋Ｅを超えて高電位になるとオン状態となり、ダイオードＤ２はノードＰの電位Ｖｐが−Ｖｆ−Ｅを超えて低電位になるとオン状態となる。
すなわち、ダイオードＤ１、ボルテージフォロア５３、電圧源５１、及び抵抗Ｒ４は、ノードＰの電位Ｖｐ（第２信号）が、接地電位GND（中心電位）からＶｆ＋Ｅだけ高電位を超えて高くならないようにノードＰの振幅を制限する高電位側制限部として機能する。一方、ダイオードＤ２、ボルテージフォロア５４、電圧源５２、及び抵抗Ｒ５は、ノードＰの電位（第２信号）が、接地電位GND（中心電位）からＶｆ＋Ｅだけ低電位の−Ｖｆ−Ｅ１を超えて低くならないようにノードＰの振幅を制限する低電位側制限部として機能する。
そして、振幅制限回路５０は、Ｖｆ＋Ｅ（第１電位）と−Ｖｆ−Ｅ（第２電位）との電位差（Ｖｆ＋Ｅ）×２を第１振幅値としたとき、ＶＣＡ３０の出力信号Ｖｓの振幅が第１振幅値以下となる出力信号Ｖｐを生成する。

図３に、制御回路４０Ａの回路構成を示す。制御回路４０Ａは、比較部４１とローパスフィルタ４２とを備える。比較部４１は、電圧ＶＬを発生する電圧源４１１及び４１２、コンパレータ４１３及び４１４、並びにオア回路４１５を備える。電圧源４１１の低電位側端子と電圧源４１２の高電位側端子は、ノードＰと接続され、電位Ｖｐが供給される。また、電圧源４１１の高電位側端子はコンパレータ４１３の負入力端子に接続される一方、電圧源４１２の低電位側端子はコンパレータ４１４の正入力端子に接続される。このため、コンパレータ４１３の負入力端子には、Ｖｐ＋ＶＬの電位が入力され、コンパレータ４１４の正入力端子には、Ｖｐ−ＶＬの電位が入力される。
よって、ＶＣＡ３０の出力信号ＶｓがＶｐ＋ＶＬを上回ると、コンパレータ４１３の出力信号Ｖｃ１はハイレベルとなり、ＶＣＡ３０の出力信号ＶｓがＶｐ−ＶＬを下回ると、コンパレータ４１３の出力信号Ｖｃ２はハイレベルとなる。オア回路４１５は出力信号Ｖｃ１と出力信号Ｖｃ２の論理和を演算して出力信号Ｖｃを生成する。出力信号Ｖｃは、ＶＣＡ３０の出力信号ＶｓがＶｐ＋ＶＬを上回るか、あるいは、出力信号ＶｓがＶｐ−ＶＬを下回ると、ハイレベルとなる。
すなわち、（Ｖｐ＋ＶＬ）×２＝（Ｖｆ＋Ｅ＋ＶＬ）×２を第２振幅値としたとき、比較部４１は、ＶＣＡ３０の出力信号Ｖｓの振幅が第２振幅値以上となる場合に、出力信号Ｖｃをハイレベル（有効）としている。

次に、比較部４１の出力信号Ｖｃは、ローパスフィルタ４２（積分回路）に供給される。ローパスフィルタ４２は、帰還系の安定度確保のために設けられており、アタックタイムおよびリリースタイムを個別に調整できるようになっている。すなわち、抵抗Ｒ７を抵抗Ｒ６より十分大きくすることで、出力信号Ｖｃの立ち上がり時には抵抗Ｒ６とコンデンサＣ１の時定数で定まるアタックタイムが適用され、出力信号Ｖｃの立ち下がり時には、ダイオードＤ３により抵抗Ｒ６に電流が流れないため、抵抗Ｒ７とコンデンサＣ１の時定数で定まるリリースタイムが適用されることになる。一般的には、立ち上がり時の時定数を立ち下がり時の時手数より短く設定することで、過度の過大入力を防止するために比較的速めのアタックタイムと、緩やかに戻すために遅めのリリースタイムとを実現することが望ましい。これにより、制御回路４０Ａは、ＶＣＡ３０の出力信号Ｖｓの振幅が第２振幅値（Ｖｐ＋ＶＬ）×２未満となるようにＶＣＡ３０を制御する。

次に、増幅器１００の動作について説明する。入力信号Vinの振幅が増加して、その正のピーク値が図４に示すようにＶＬ＋（Ｅ+Ｖf）を上回ったとする。この場合、比較部４１の出力信号Ｖｃはハイレベルとなり、ＶＣＡ３０に供給される制御電圧ＣＴＬが大きくなる。すると、ＶＣＡ３０の減衰量が増加し、図４に示すようにＶＣＡ３０の出力信号Ｖｓの正ピーク値がＶＬ＋（Ｅ+Ｖf）となる。
出力信号Ｖｓは、図５に示すように振幅制限回路５０において、Ｅ＋Ｖｆのレベルでクリップされる。このようにして振幅が制限された出力信号Ｖｓは、振幅制限回路５０の出力信号Ｖｐとなって負帰還増幅回路２０へ供給される。これによって、負帰還増幅回路２０の振幅が過大となり、後段の機器に損傷を与えるのを防ぐことができる。さらに、増幅器１００によれば、クリップ量を一定に保つことができるといった利点がある。
この利点について比較例を挙げながら具体的に説明する。ここでは、図６に示すように図１に示す増幅器１００から、ＶＣＡ３０と制御回路４０Ａとを除いて、入力信号Ｖｉｎを負帰還増幅回路２０に供給する構成を比較例として想定する。入力信号Ｖｉｎとして図７に示すVin1、Vin2、Vin3が供給されると、振幅制限回路５０によって、正のピークは電位Ｅ＋Ｖｆによって制限される。出力信号Ｖｏは、図７に示すクリップされた波形をＲ２／Ｒ１倍したものであるから、入力信号Ｖｉｎの振幅が大きくなると、出力信号Ｖｏの波形は次第に矩形波に近づく。そして、完全に矩形波になった場合は、正弦波の場合と比較して、電力が２倍となる。

これに対して本実施形態では、ＶＣＡ３０を用いて入力信号Ｖｉｎをクリップすることなく減衰させた後に、振幅制限回路５０によって振幅を制限するので、図５に示すように入力信号Ｖｉｎの振幅が増加してもクリップ量は最大でＶＬとなる。したがって、ＶＬの大きさを適切に設定することによって、通常は２倍に至る後段の機器への印加電力を概ね１倍近辺の印加電力に低減でき、後段の機器が過大入力によって破壊することを防止できる。

ここで、ＶＬ＝０とすれば、クリップ量も「０」となる。しかしながら、クリップ量を「０」にすると音量感に欠け迫力のない再生音になってしまう。一方、人間の聴覚上、クリップが発生したとしても、ある程度の歪までの状態は必ずしも不快には感じない。そこで、本実施形態では、あらかじめ設定された程度の過大入力まではクリップの発生を許容している。つまり、最大のクリップ量としてＶＬを見込んでいる。これにより、臨場感のある音を再生することが可能となる。

＜２．第２実施形態＞
次に、本発明に係る第２実施形態について説明する。図８は、第２実施形態に係る増幅器２００のブロック図である。増幅器２００は、制御回路４０Ａの替わりに制御回路４０Ｂを採用した点、オペアンプ２１の負入力端子の電位Ｖｉを制御回路４０Ｂに供給する点を除いて、図１に示す第１実施形態の増幅器１００と同様に構成されている。
図９に制御回路４０Ｂの構成を示す。制御回路４０Ｂが図３に示す制御回路４０Ａと相違するのは、比較部４１の替わりに比較部４３を採用する点である。比較部４３は、コンパレータ４１６を備える点、及び３入力のオア回路４１７を用いる点を除いて、比較部４１と同様に構成されている。
コンパレータ４１６の正入力端子には、オペアンプ２１の負入力端子の電位Ｖｉが供給され、その負入力端子には図示せぬ電圧源より基準電位Ｖrefが供給される。したがって、電位Ｖｉが基準電位Ｖrefを上回ると、コンパレータ４１６の出力信号Ｖｃ３がハイレベルとなる。この結果、制御電圧ＣＴＬが増加し、ＶＣＡ３０の減衰量が増加するようにフィードバック制御が実行される。

ここで、増幅器２００の負帰還増幅回路２０を再掲した図１０を参照して、本実施形態の考え方について説明する。一般に、反転型の負帰還増幅回路２０では、オペアンプ２１の利得をＡとして、次の関係が成り立つ。

したがって、通常の負帰還増幅回路として使用している状態での入出力利得は、以下に示すとおりとなる。なお、通常の負帰還増幅回路として使用している状態とは、出力Ｖｏが±Vcc内の範囲にあり、クリップが生じていない状態である。

また、

が得られる。ここで、利得Ａが十分に大きければ、

と見なすことができる。また、通常の負帰還増幅回路として使用している状態において、オペアンプ２１の正入力端子と負入力端子とは同電位のイマジナリショート状態にあり、正入力端子は接地電位ＧＮＤに接続されているため、Ｖｉは０とすることができる。

次に、電位Ｖｐが過大になり、負帰還増幅回路２０でクリップが生じた状態を考える。なお、ここでは簡単のため正方向に過大になったとする。クリップが生じると、オペアンプ２１の出力電位Ｖｏは、ほぼ電源電位の−Vccと等しくなる。この状態ではイマジナリショートは成り立たず、負入力端子の電位Ｖｉは、出力電位Ｖｏ（＝−Vcc）と電位Ｖｐとの差を抵抗Ｒ１と抵抗Ｒ２で分圧した値に応じた値となる。すなわち、

が成り立つ。ただし、クリップ時の出力信号Ｖｏの電位が、電源電位−Vccに満たない仕様のオペアンプを用いている場合には、−Vccに代えて、クリップ時の出力信号Ｖｏの電位を用いてＶｉを算出するようにする。もちろん実験的にＶｉを求めるようにしてもよい。

図１１は、電位Ｖｐと、出力信号Ｖｏと、負入力端子の電位Ｖｉとの関係を示す図である。本図の例では、時刻ｔ１までは、クリップは生じずに通常の負帰還増幅が行われる。このため、オペアンプ２１の正入力端子と負入力端子との間でイマジナリショートが成立し、負入力端子電位Ｖｉは、ほぼ０となっている。また、出力電位Ｖｏは、電位Ｖｐを反転して増幅している。

時刻ｔ１からｔ２にかけて電位Ｖｐの振幅が過大となり、出力信号Ｖｏは、−Vccでクリップする。この期間はイマジナリショートが成り立たず、［数５］の関係が適用されるため、負入力端子の電位Ｖｉは、電位Ｖｐに応じたものとなる。すなわち、負入力端子の電位Ｖｉを検知することで、出力信号Ｖｏがクリップしたことを検出することが可能となる。

このとき、［数５］を変形すると、

が得られる。抵抗Ｒ１と抵抗Ｒ２および電源電位Vccは定数であるから、クリップ発生時において、負入力端子に生じた電位Ｖｉは、電位Ｖｐに比例することになる。

より具体的な値を用いてさらに説明する。例えば、Ｒ１：１ｋΩ、Ｒ２：１０ｋΩの増幅率１０倍の負帰還増幅回路２０を例にする。ここで、オペアンプ２１の利得Ａを８０ｄＢ（１００００倍）とし、電源電位±Vccを±１０Vとする。

増幅率１０倍で、電源電位が±１０Vであるから、クリップさせずに通常の負帰還増幅回路として使用する場合の最大の入力信号Vsは１Ｖとなる。この場合は、［数３］が適用されるため、

となる。すなわち、イマジナリショートが成り立っているため、負入力端子の電位Ｖｉは１ｍｖ以下となり、ほぼ０と見なすことができる。

次に、電位Ｖｐとして１０％の過大入力となるＶｐ＝１．１Ｖを供給してクリップを生じさせると、［数５］が適用されるため、

となる。すなわち、１０％の過大入力によりクリップが生じると、負入力端子の電位Ｖｉは、クリップが生じていない場合と比較して約９０倍の大きさとなる。同様に、２０％、３０％、４０％、５０％の過大入力の場合の負入力端子の電位Ｖｉを求めると、図１２に示すように、それぞれ１８１．８２ｍＶ、２７２．７３ｍＶ、３６３．６４ｍＶ、４５４．５５ｍＶが得られる。本図からも明らかなように、クリップ発生時において過大入力の程度と負入力端子電位Viとは線形の関係となり、負入力端子の電位Ｖｉから、過大入力の程度を定量的に把握することができる。

図９に戻って、上述の具体値と同様の条件下で、コンパレータ４１６を±９０．９ｍｖで動作するように設定すると、すなわち、Ｖref＝９０．９ｍｖに設定すると、１０％の過大入力によりクリップが生じたことを検出することができる。このコンパレータ４１６の出力信号Ｖｃ３に基づいてＶＣＡ３０を制御して、入力信号Ｖｉｎを減衰させると、１０％の過大入力まではクリップを許容し、１０％以上の過大入力で入力信号Ｖｉｎを減衰させる増幅器が得られることになる。同様に、コンパレータ４１６の動作電位、すなわち、基準電位Ｖrefを調整することで、２０％、３０％、４０％、５０％の過大入力により発生したクリップも検出することができ、所定の程度の過大入力によるクリップを検出した場合に、ＶＣＡ３０を動作させて、入力信号Ｖｉｎを減衰させるようにする。

つまり、本実施形態では、過大入力を定量的に把握することができるようになり、あらかじめ設定された程度の過大入力まではクリップの発生を許容するようにしている。このような制御を行なっているのは、視聴を行なったところ、人間の聴覚上、クリップが発生したとしても、ある程度の歪までの状態は必ずしも不快には感じないことがわかったためである。この結果、本実施形態では、音量感を損なうことなく、過度の過大入力を防止することが可能となる。

なお、上記の実施形態では、入力信号の減衰装置として、電圧制御減衰器３０を用いたが、本発明はこれに限られず、例えば、抵抗分割方式による電子ボリューム等を用いるようにしてもよい。要は、入力信号の振幅を調整して出力する可変利得手段であればよい。また、本発明は、増幅器の動作モードとして、Ａ級、ＡＢ級、Ｄ級等に依らず種々の動作モードに適用することができる。また、クリップ発生時に生じる負入力端子の電位Ｖｉを検出するコンパレータ４１６は、正負用に個別に設けるようにしてもよい。

また、前述したように、負帰還増幅回路２０が通常に動作している場合（クリップが生じていない場合）、負帰還増幅回路２０の出力信号Ｖｏは、オペアンプ２１の電源電位の範囲内（-Vcc〜+Vcc）にある。そして、入力信号Ｖｉｎは、出力信号Ｖｏが±Vccの範囲に収まるように設定されるのが通常である。しかしながら、例えばオペアンプ２１の電源電位Vccを供給する電池（例えばバッテリーなど）が負帰還増幅回路２１内に内蔵される構成においては、当該電池が劣化することにより、オペアンプ２１の電源電位の範囲が、想定された範囲よりも狭くなってしまい、意図せずクリップが発生してしまう場合がある。

本実施形態によれば、意図せずクリップが発生した場合であっても、クリップが発生したことを検知して当該クリップが発生しないように調整することができる。なお、上述した実施形態では、オペアンプ２１の正入力端子の電位が０Ｖ（接地電位）であるため、負入力端子の電位ＶｉがＶｉ＞０のとき、イマジナリーショートの関係が崩れ、クリップが発生したことを検知できるが、より一般的には、オペアンプの正入力端子と負入力端子との間の電位差が０Ｖを超えたとき、クリップが発生したことを検知できる。すなわち、制御回路４０Ｂは、オペアンプの正入力端子と負入力端子との間の電位差を検出し、検出した電位差と基準電位Ｖrefとをコンパレータ４１６で比較すればよい。
また、上述した実施形態では、負帰還増幅回路２０として反転増幅器を用いて構成したが、これをオペアンプを用いた正転増幅器で構成してもよいことは勿論である。この場合には、振幅制限回路５０の出力信号Ｖｐがオペアンプの正入力端子に供給され、オペアンプの負入力端子と接地電位ＧＮＤとの間に抵抗Ｒ１を設け、オペアンプの負入力端子と出力端子との間に抵抗Ｒ２を設ければよい。この場合にも、上述した実施形態と同様にクリップが発生するのは、イマジナリーショートの関係が崩れるときである。
したがって、オペアンプの正入力端子と負入力端子との間の電位差を監視することによって、クリップを検知することができる。この点は、上述した実施形態と同様である。そこで、オペアンプの正入力端子と負入力端子との間の電位差を検出し、検出した電位差と基準電位Ｖrefとをコンパレータ４１６で比較すればよい。なお、基準電位Ｖrefを０Ｖとする場合には、コンパレータ４１６の一方の入力端子とオペアンプの正入力端子とを接続し、コンパレータ４１６の他方の入力端子とオペアンプの負入力端子とを接続すればよい。

第１実施形態の増幅器の構成を示す回路図である。 同実施形態に用いる振幅制限回路の構成を示す回路図である。 同実施形態に用いる制御回路の構成を示す回路図である。 同実施形態の増幅器の動作を説明するための波形図である。 同実施形態の増幅器の動作を説明するための波形図である。 比較例の構成を示す回路図である。 比較例の問題点を説明するための波形図である。 第２実施形態の増幅器の構成を示す回路図である。 同実施形態に用いる制御回路の構成を示す回路図である。 増幅器の負帰還増幅回路を再掲した図である。 電位Ｖｐと、出力信号Voと、負入力端子の電位Ｖiとの関係を示す図である。 過大入力の程度と負入力端子の電位Ｖｉとの関係を示す図である。

符号の説明

１００,２００…増幅器、２０…負帰還増幅回路、２１…オペアンプ、３０…電圧制御減衰器（ＶＣＡ）、４０Ａ，４０Ｂ…制御回路、５０…振幅制限回路。

Claims (6)

1. 入力信号の振幅を調整して第1信号を出力する可変利得手段と、
   前記第１信号の振幅を制限して振幅が第1振幅値以下となるように設定された第２信号を出力する振幅制限手段と、
   前記第２信号を増幅して出力信号として出力する増幅手段と、
   前記第1信号の振幅が第２振幅値以上となる場合を検知して、前記第1信号の振幅が第２振幅値未満となるように前記可変利得手段の利得を制御する制御手段とを備え、
   前記第２振幅値は前記第１振幅値よりも大きく、前記第２振幅値と前記第１振幅値との差分を最大のクリップ量として許容する、
   ことを特徴とする増幅器。
2. 前記増幅手段は、オペアンプを用いて、前記第２信号を増幅する負帰還増幅回路を備え、
   前記制御手段は、
   前記第1信号の振幅が前記第２振幅値以上となる場合を検知して、前記第1信号の振幅が前記第２振幅値未満となるように前記可変利得手段の利得を制御するとともに、前記オペアンプの正相入力端子と逆相入力端子との間の電位差と基準電位とを比較し、その比較結果に基づいて前記負帰還増幅回路の出力信号にクリップが発生したことを検知して、当該クリップが発生しないように前記可変利得手段の利得を制御することを特徴とする請求項１に記載の増幅器。
3. 前記振幅制限手段は、
   前記第1信号の振幅中心の電位を第1基準電位とした場合に、
   前記第２信号の電位が、前記第1基準電位から第1電圧だけ高電位の第1電位を超えて高くならないように前記第２信号の振幅を制限する高電位側制限部と、
   前記第２信号の電位が、前記第1基準電位から前記第1電圧だけ低電位の第２電位を超えて低くならないように前記第２信号の振幅を制限する低電位側制限部とを備え、
   前記第1振幅値は、前記第1電位と前記第２電位との電位差で与えられる、
   ことを特徴とする請求項１または請求項２に記載の増幅器。
4. 前記制御手段は、
   前記振幅制限手段が前記第２信号を出力する出力端子の電位を第２基準電位とした場合に、
   前記第２基準電位より第２電圧だけ高い第３電位と前記第１信号の電位と比較して、前記第1信号の電位が前記第３電位より高い場合に検出信号を有効とする第1比較部と、
   前記第２基準電位より第２電圧だけ低い第４電位と前記第１信号の電位と比較して、前記第1信号の電位が前記第４電位より低い場合に前記検出信号を有効とする第２比較部と、
   前記検出信号を積分する積分部とを備え、
   前記積分部の出力信号を制御信号として前記可変利得手段に供給する、
   ことを特徴とする請求項３に記載の増幅器。
5. 前記積分手段は、前記比較手段の出力信号の立ち上がり時と立ち下がり時とで時定数が異なることを特徴とする請求項４に記載の増幅器。
6. 前記立ち上がり時の時定数は前記立ち下がり時の時定数より小さいことを特徴とする請求項５に記載の増幅器。

Images