JP2009141670A - 電子機器および音声再生装置 - Google Patents

電子機器および音声再生装置 Download PDF

Info

Publication number
JP2009141670A
JP2009141670A JP2007315922A JP2007315922A JP2009141670A JP 2009141670 A JP2009141670 A JP 2009141670A JP 2007315922 A JP2007315922 A JP 2007315922A JP 2007315922 A JP2007315922 A JP 2007315922A JP 2009141670 A JP2009141670 A JP 2009141670A
Authority
JP
Japan
Prior art keywords
power supply
supply voltage
voltage level
gain
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007315922A
Other languages
English (en)
Other versions
JP5125462B2 (ja
Inventor
Haruo Kajita
治雄 梶田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2007315922A priority Critical patent/JP5125462B2/ja
Publication of JP2009141670A publication Critical patent/JP2009141670A/ja
Application granted granted Critical
Publication of JP5125462B2 publication Critical patent/JP5125462B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】供給電源の容量が低くても、駆動停止等の異常状態を頻発させることなく動作し続ける電子機器を提供する。
【解決手段】CPU21は、パワーアンプ24のパワー段242の電源電圧レベルを検出し、ゲイン減衰閾値以下になったことを検出すると、パワーアンプ24への入力ゲインを半固定的に低下させる制御を行う。この処理と並行して、CPU21は、パワーアンプ24のパワー段242の電源電圧レベルがゲイン補正閾値以下になったことを検出すると、パワーアンプ24への入力ゲインを変動的に低下させる補正を行う。これらの入力ゲイン低下補正は、パワー段242の電源電圧レベルに応じて行われ、パワー段242の電源電圧レベルが復帰すれば、これらのゲイン低下補正も解除される。
【選択図】図1

Description

この発明は、少ない電力供給量でありながらも瞬間的に大きな電力消費を行うことができる電子機器および音声再生装置に関する。
従来、持ち運び自在とする電子機器においては、USBバスパワー等の供給電流等が制限される電源の入力で駆動しなければならないものがある。例えば、USB機器においては、USBバスパワーは100mA(最大でも500mA程度)の電流しか供給できない。このため、大電流を消費するUSB機器はUSBバスパワーのみで駆動できなくなることがある。そこで、例えば特許文献1では、DCコネクタとUSBコネクタとの変換ケーブルを用いて2本のUSBケーブルから電源供給を受けるものが開示されている。
また、瞬時的に大電流を消費する機器として、特許文献2に示すようなディジタルアンプ等があり、この特許文献2のアンプでは、供給電力が不足すると保護回路を作動させることで、装置の停止を防止している。
特開2005−141732号公報 特開2006−174268号公報
しかしながら、特許文献1の電源供給法は、USBの規格内の使用ではなく、安定した動作を保証できるものではなかった。また、パワーアンプ等のように、瞬間的に数A程度の電流が必要となる機器においては、依然として供給量が不足していた。このように供給量が不足すると、パワーアンプの電圧が低下して装置全体が突然停止してしまうという問題があった。
また、特許文献2の構成を用いた場合、USBのように元々供給される電流レベルが低いような機器では、継続的に駆動電力不足となり、保護回路が作動し続けるような異常な状態となってしまう。
したがって、この発明の目的は、供給電源の容量が低くても、駆動停止等の異常状態を頻発させることなく動作し続ける電子機器を提供することにある。
この発明の電子機器は、電源供給部からの電力供給を受けて駆動するメイン駆動部と、該メイン駆動部の電源電圧レベルを検出する電源電圧レベル検出部と、電源電圧レベルが予め設定したゲイン減衰閾値以下になったことを検出するとメイン駆動部への入力ゲインを半固定的に補正する半固定型入力ゲイン補正を行う制御部と、を備える。
この構成では、メイン駆動部への入力信号のレベルが低下することで、当該入力信号に対するメイン駆動部の処理負荷が軽減され、メイン駆動部で消費される電力が低減される。これにより、メイン駆動部の電源電圧レベルの低下が抑制される。
また、この発明の電子機器の制御部は、半固定型入力ゲイン補正が行われた後に電源電圧レベルが復帰して半固定型入力ゲイン回復閾値より高くなると、計測用ゲイン閾値より高い電源電圧レベルを保持する時間を計測する。そして、制御部は、計測時間が予め設定した回復基準値以上になったことを検出すると半固定型入力ゲイン補正を回復する。
この構成では、上述のメイン駆動部での消費電力が低減された状態で、電源電圧レベルが復帰し、この復帰状態が所定時間に亘り継続されれば、制御部は、メイン駆動部が入力信号に対する処理を、半固定型入力ゲイン低下補正前の状態で行えるものと判断する。そして、制御部によりゲイン補正が回復されると、メイン駆動部での半固定型入力ゲイン低下補正前の状態による信号処理が再度行われる。
また、この発明の電子機器の制御部は、電源電圧レベルに応じて、メイン駆動部への入力ゲインを予め複数段設定されたゲイン補正閾値に応じて変動させる変動型入力ゲイン補正を行い、各段のゲイン補正閾値まで電源電圧レベルが低下したことを検出する毎に変動型入力ゲイン補正の値を変化させる。
この構成では、それぞれのゲイン補正閾値になる毎に変動型入力ゲインが低下される。すなわち、通常状態に対して、どれだけ電源電圧レベルが低下しているかに応じて変動させたそれぞれに異なるゲインの低下処理が行われる。これにより、電源電圧レベルの低下量が少なければゲインの低下量を抑え、電源電圧レベルの低下量が大きければゲインの低下量を大きく取ることができ、状態に応じたより詳細なゲイン補正が可能となる。
また、この発明の電子機器の制御部は、複数段のゲイン補正閾値のうち、低下ゲイン補正量が小さいゲイン補正を行った場合で、且つ、電源電圧レベルがゲイン補正解除閾値以上になったことを検出すると、メイン駆動部へのゲイン低下の補正を、低下ゲイン補正値を徐々に小さくしながら解除する。
この構成では、ゲイン低下量が少ない状態からゲイン低下補正が解除された通常状態に戻る場合に、徐々にゲイン低下量が変化することで、このゲイン調整による変化をユーザに意識させない。
また、この発明の音声再生装置は、電源供給を受けて定電流を発生する定電流回路と、該定電流回路からの電流供給により駆動するパワーアンプと、該パワーアンプに音声信号を供給する音声信号生成部と、パワーアンプの電源電圧レベルを検出する電源電圧レベル検出部と、検出された電源電圧値が予め設定したゲイン減衰閾値以下となったことを検出すると音声信号生成部からパワーアンプへの入力ゲインを半固定的に低下させる半固定型ゲイン補正制御を行う制御部と、を備える。
この構成では、上述の電子機器の具体的装置例として音声再生装置が示される。
この場合、パワーアンプの電源電圧がゲイン減衰閾値以下となると、パワーアンプに入力される音声信号生成部からの音声信号のゲインを低下させる。パワーアンプは、このゲインが低下された、すなわち信号レベルが抑圧された音声信号を増幅するため、ゲイン低下前よりも低い消費電流で増幅が行われる。
また、この発明の音声再生装置は、定電流回路により充電可能で且つパワーアンプに対して電圧供給可能に接続された蓄電回路を備える。この音声再生装置の制御部は、半固定型入力ゲイン補正が行われた後に、電源電圧レベルが定電流回路および蓄電回路からの電源供給により復帰して半固定型入力ゲイン回復閾値より高くなると、計測用ゲイン閾値より高い電源電圧レベルを保持する時間を計測する。そして、制御部は、該計測時間が予め設定した回復基準値以上になったことを検出すると半固定型入力ゲイン補正を回復する。
この構成では、パワーアンプで定電流回路からの全ての電流が消費されない場合に蓄電回路で充電が行われ、定電流回路からの電流のみでパワーアンプの駆動電流を賄い切れない場合には蓄電回路からの電流も加えてパワーアンプが駆動される。
このような構成において、上述のゲイン低下の補正が行われると、パワーアンプの駆動電流量が抑圧されるので、上述の電流供給構成によりパワーアンプの電源電圧レベルが回復する。この回復した状態が所定時間継続すれば、ゲイン低下補正を解除してもパワーアンプが継続的に駆動されると判断できる。したがって、所定時間に亘り再度電源電圧レベルが計測用ゲイン閾値以下になることを検出しなければ、半固定型ゲイン低下補正を解除する回復処理が行われる。これにより、パワーアンプの電源電圧レベルに基づいて、再度、通常の増幅処理を実行することができる。
また、この発明の音声再生装置の制御部は、前記電源電圧レベルに応じて前記音声信号生成部から前記パワーアンプへの入力に対する変動型入力ゲイン補正を行う。
この構成では、半固定型入力ゲイン補正と変動型入力ゲイン補正とが並行に行われることで、上述のパワーアンプの電源電圧レベル低下の抑制や電源電圧レベル復帰がより確実に行われる。
この発明によれば、パワーアンプ等のメイン駆動部の電源電圧レベルの低下が抑制され、メイン駆動部が停止する等の不具合の発生を大幅に抑制して、継続的に動作させ続けることができる。特に、パワーアンプの場合であれば、出力ダウンのみでなく、実際には音声信号が入力されているにも係わらずミュートを行わなければならない等の不具合の発生を大幅に抑制することができる。
本発明の実施形態に係る電子機器について図を参照して説明する。本実施形態では、電子機器として携帯用の音声再生装置を例に説明する。
図1は、本実施形態の音声再生装置の主要構成を示すブロック図である。なお、本図は本実施形態の特徴となる部分のみを抽出した図である。
音声再生装置1は、定電流回路19、CPU21、音声信号処理部22、パワーアンプ24、コンデンサ25、検出回路26、を備える。
定電流回路19は、図示しない電源供給部(図5に示す詳細な例では、USB電源入力回路11やACアダプタ12)から供給される電流を一定電流値に制流して、パワーアンプ24およびコンデンサ25へ与える。
CPU21は、音声再生装置1の全体制御を行うとともに、検出回路26により検出されるパワーアンプ24の電源電圧レベルに応じて、音声信号処理部22に対するゲイン制御を行う。
音声信号処理部22は、音声ソースに基づいてデジタルもしくはアナログの音声信号を生成する。音声信号処理部22は、図示しないボリューム操作子等の操作内容に応じたゲインで出力音声信号のゲインを調整する。さらに、音声信号処理部22は、CPU21からゲイン制御を受けていれば、当該ゲイン制御に基づいて出力音声信号のゲインを調整して、パワーアンプ24へ与える。
パワーアンプ24は、前段であるプリ段241と後段であるパワー段242とを備え、定電流回路19からの電流供給および状況に応じてコンデンサ25からの電流供給により駆動する。プリ段241は、固定の駆動電圧で予め設定された固定のゲインにより、音声信号を増幅してパワー段242に与える。例えば、5.0Vの駆動電圧により12dBの増幅率で増幅してパワー段242に与える。パワー段242は、入力された音声信号を基にスピーカSPを駆動する。
コンデンサ25は、大きな静電容量(例えば数十mF以上)を有する電気二重層コンデンサである。コンデンサ25は、定電流回路19からの供給電流により充電され、パワーアンプ24の消費電力が定電流回路19からの供給電流で賄いきれない場合で且つコンデンサ25が供給可能な電流量以上を充電している場合には、パワーアンプ24のパワー段242へ電流を供給する。
検出回路26は、抵抗器R261,R262の直列回路からなり、この直列回路の抵抗器R261側が定電流回路19からパワーアンプ24およびコンデンサ25への伝送回路に接続し、抵抗器R262側が接地している。抵抗器R261,R262の接続点はCPU21に接続する。この構成により、CPU21は、この接続点の電圧レベルを取得することで、パワーアンプ24の電源電圧レベルを検出する。
このような構成において、パワーアンプ24のパワー段242では、音声信号の出力の際に、入力された音声信号の信号レベルに応じて消費される電流量が変化する。すなわち、低いレベルの音声信号であれば消費電流量が低く、高いレベルの音声信号であれば消費電流量が高くなる。そして、高いレベルの音声信号が継続する等により消費電流量が高くなり、定電流回路19からの電流のみで賄いきれずコンデンサ25からの電流が利用される。そしてこの電流利用が継続すると、コンデンサ25の供給電流を加えてもパワーアンプ24の消費電流量を賄いきれず、パワーアンプ24のパワー段242の電源電圧レベルが低下する。このような現象が生じた場合、本実施形態の音声再生装置1は、次に示すゲイン制御を行って、電源電圧レベルの低下による装置停止を防止する。
図2は、パワーアンプ24に対する音声信号処理部22の変動型入力ゲイン制御の基準概念を示す図であり、(A)はゲイン低下補正の概念を示し、(B)はゲイン復帰の概念を示す。図3は、パワーアンプ24に対する音声信号処理部22の半固定型入力ゲイン制御のフローを示すフローチャートであり、(A)はゲイン低下補正のフローを示し、(B)はゲイン復帰のフローを示す。
CPU21は、パワーアンプ24のパワー段242の電源電圧レベルを監視、検出して、音声信号処理部22に二種類の異なるゲイン制御を行う。なお、CPU21は、検出回路26の構造上、パワーアンプ24のパワー段242の電源電圧レベルの半値を基準にゲイン制御を行う。また、以下の説明では、パワーアンプ24のパワー段242は通常動作として5.0Vの電源電圧で駆動する場合を示す。
(1)変動型入力ゲイン制御
CPU21は、音声信号処理部22からパワーアンプ24への入力音声信号に対する変動型入力ゲイン低下補正を行う場合、三段のゲイン補正閾値を設定する。具体的には、図2に示すように、3.6V、3.0V、2.7Vをゲイン補正閾値とした変動型入力ゲイン低下補正処理を行う。CPU21は、初段として、電源電圧レベルが3.6V以下となり3.0Vに達するまでの領域で−1dBの変動型入力ゲイン低下補正を行う。次に、CPU21は、第二段として、電源電圧レベルが3.0V以下となり2.7Vに達するまでの領域で、追加の−5dBの変動型入力ゲイン低下補正を行う。すなわち、通常状態に対して−6dBの変動型入力ゲイン低下補正を行う。さらに、CPU21は、第三段として、電源電圧レベルが2.7V以下となると、増幅を行わずミュート処理を行う。
このような変動型入力ゲイン低下補正処理に対して、CPU21は、電源電圧レベルが上昇してきた場合に、当該上昇過程の直前の変動型入力ゲイン低下補正の内容に応じたゲイン回復処理を行う。
具体的には、上記−1dBの変動型入力ゲイン低下補正のみしか行っていない場合から復帰処理を行う場合、CPU21は、電源電圧レベルが3.7Vに達するまで、−1dBの変動型入力ゲイン低下補正を継続し、電源電圧レベルが3.7V以上になったことを検出すると、変動型入力ゲイン低下補正量を−0.5dBに設定する。CPU21は、この−0.5dBの変動型入力ゲインの低下補正と同時に計時を開始し、電源電圧レベルを監視する。CPU21は、電源電圧レベルが3.6V以下にならない時間を計時し続け、当該計時された時間が予め設定した微少ゲイン復帰用閾値時間(例えば、1秒)に達したことを検出すると、変動型入力ゲイン低下補正を解除する。このように、変動型入力ゲイン低下補正量が小さい場合に、段階的に変動型入力ゲイン低下補正を解除することで、ゲイン復帰時に生じる音声信号レベルの微少な変化による聴者への違和感を緩和することができる。
次に、追加の−5dBを含む−6dBの変動型入力ゲイン低下補正が行われた場合から復帰処理を行う場合、CPU21は、電源電圧レベルが3.7Vに達するまで、−6dBの変動型入力ゲイン低下補正を継続し、電源電圧レベルが3.7V以上になったことを検出すると、変動型入力ゲイン低下補正を解除する。すなわち、CPU21は音声信号処理部22での変動型入力ゲイン補正を±0dBに戻す。このように3.7Vに達するまで−6dBの変動型入力ゲイン低下補正を維持し、3.7Vに達した時点で±0dBに復帰することで、元のゲイン補正量が−1dBの時と同様な段階的な復帰を行うよりも電源電圧レベルの復帰を促進することができるとともに、−1dBのゲイン低下補正領域と−6dBのゲイン低下補正領域との間でゲイン低下補正が行き来することを防止することができる。
さらに、ミュートが行われた場合、CPU21は、電源電圧レベルが3.7Vに達するまで、ミュート処理を継続し、電源電圧レベルが3.7V以上になったことを検出すると、ミュート処理を解除して通常の変動型入力ゲイン低下補正無し状態に戻す。このように3.7Vに達するまでミュート処理を維持することで、電源電圧レベルの復帰を促進することができるとともに、−6dBのゲイン低下補正領域とミュート処理との間で処理が行き来する、すなわち、断続的にミュート処理が行われることを防止できる。
(2)半固定型入力ゲイン補正制御
上述の変動型入力ゲイン制御とともに、CPU21は、図3に示すような音声信号処理部22への半固定型ゲイン制御処理、すなわち、パワーアンプ24への入力音声信号に対する半固定型入力ゲイン制御処理を行う。
(2−1)半固定型入力ゲイン低下補正のフロー(図3(A)参照)
CPU21は、上述のようにパワーアンプ24の電源電圧レベルを検出する(S101)。この検出は、予め設定されたサンプリングタイミング毎に行われる。CPU21は、検出した電源電圧レベルがゲイン減衰閾値として予め設定された3.0V以下であるかどうかを確認し、新たに3.0V以下になったことを検出すると(S102:Y)、累積した半固定型入力ゲイン補正量Gtを読み出す(S103)。一方、新たに3.0V以下になったのではないことを検出すると、新たな半固定型入力ゲイン低下補正を行わない(S102:N→S101)。累積した半固定型入力ゲイン補正量Gtは、すでに行われている半固定型入力ゲイン低下補正による累積の入力ゲイン低下補正値であり、例えば、本実施形態のように、一回の入力ゲイン低下補正で−1dBゲイン低下補正を行う場合には、すでに5回半固定型入力ゲイン低下補正が行われていれば、Gt=−5dBが設定されている。
CPU21は、累積した半固定型入力ゲイン補正量Gtが−7dBに達していなければ(S104:Y)、新たに半固定型入力ゲイン低下補正値として−1dBを設定し、累積した半固定型入力ゲイン補正値Gtに加算して、この加算された新たな累積入力ゲイン補正値Gtを音声信号処理部22へ与える(S105)。一方、CPU21は、累積した半固定型入力ゲイン補正量Gtが−7dBに達していれば(S104:N)、音声信号処理部22へ、音声信号出力停止制御を行うとともに、図示しない表示部へ、「設定ボリュームが大きく、音声出力を正常に行えません」等の警告表示を行わせる(S106)。
このような半固定型入力ゲイン低下補正処理を行うことで、パワーアンプ24に入力される音声信号の信号レベルが抑圧されるので、パワーアンプ24での消費電流量を抑制することができる。
(2−2)半固定型入力ゲイン復帰のフロー(図3(B)参照)
上述の半固定型入力ゲイン低下補正のフローを行うとともに、CPU21は、図3(B)に示すフローに基づいて、半固定型入力ゲイン復帰処理を行う。
CPU21は、上述の電源電圧レベルの検出を行い、電源電圧レベルが3.0V未満から復帰して3.7V以上に変化したことを検出すると(S201:Y)、累積した半固定型入力ゲイン補正量Gtを読み出す(S202)。CPU21は、ゲイン減衰閾値である3.0V以上である保持する時間Tdcを計時する(S203)。
CPU21は、計時時間Tdcが復帰用基準時間Tthに達したことを検出すると、音声信号処理部22に対して出力音声信号のゲイン、すなわちパワーアンプ24への半固定型入力ゲインを+1dB復帰させる制御を行う(S204:Y→S205)。そして、CPU21は、累積した半固定型入力ゲイン補正量Gtを+1dB加算する更新処理を行う(S206)。一方、CPU21は、計時時間Tdcが復帰用基準時間Tthに達しなければ、半固定型入力ゲインの復帰処理を行わない(S204:N)。なお、計時時間Tdcが復帰用基準時間TthのN倍に達すれば、半固定型入力ゲインは、±0dBを上限としてNdBずつ復帰される。
このような半固定型入力ゲインの復帰処理を行うことで、必要以上にゲイン低下状態を維持することなく、パワーアンプ24の増幅処理をできるだけ通常状態に戻るように制御することができる。
以上のようなゲイン制御を行った場合の状態遷移の一例を、次に図4を用いて説明する。
図4は、ゲイン制御の状態遷移の一例を説明する図であり、時系列でパワーアンプ24の電源電圧レベルが変化した状態に伴うゲイン制御の内容を示す。
まず、通常状態として状態Aでは、通常の電源電圧レベルとして、5.0Vが安定して供給されている。この状態Aでは、音声信号処理部22に双方のゲイン低下補正は行われていない。
次に、大音量の音声信号を増幅する等により、定電流回路19およびコンデンサ25からの電流でパワーアンプ24の出力が賄いきれなくなると、パワーアンプ24のパワー段242の電源電圧レベルは、徐々に低下していく。そして、パワーアンプ24のパワー段242の電源電圧レベルが3.6Vまで低下すると(状態B)、音声信号処理部22によるパワーアンプ24への変動型入力ゲイン低下補正値が−1dBに設定される。これにより、出力される音声信号レベルは、通常状態(状態A)よりも1dB低下する。
次に、さらにパワーアンプ24の電源電圧レベルが低下し、3.0Vまで低下すると(状態C)、変動型入力ゲイン低下補正値がさらに−5dBに設定される。この際、半固定型による音声信号処理部22の出力音声信号のゲイン、すなわちパワーアンプ24への半固定型入力ゲイン低下補正値が−1dBに設定される。この半固定型入力ゲイン低下補正値−1dBは、パワー段242の電源電圧レベルが3.7Vまで復帰した時点(状態E)で適用される。このため、出力される音声信号は、6dB低下したものとなる。
次に、さらにパワーアンプ24の電源電圧レベルが低下し、2.7Vまで低下すると(状態D)、パワーアンプ24に対してミュート処理が行われる。
次に、上述の減衰処理およびミュート処理により電源電圧レベルが復帰して3.7Vに達すると(状態E)、パワーアンプ24のミュート処理が解除されるとともに、音声信号処理部22からパワーアンプへの入力に対する変動型入力ゲイン低下補正も±0dBに設定される。そして、この時点で、上述の状態Cの時点で設定された−1dBの半固定型入力ゲイン低下補正が適用される。これにより、全体のゲイン制御は半固定型入力ゲイン低下補正の−1dBのみとなる。この際、CPU21は、半固定型入力ゲイン復帰の判定基準となる時間Tdcの計時を開始する。
次に、パワーアンプ24での増幅が再開し、一時的に電源電圧レベルが4.5Vに復帰するが、増幅処理の再開によりパワー段242の電源電圧レベルが低下し始め、再度3.6Vまで低下すると(状態F)、音声信号処理装置22のパワーアンプ24への変動型入力ゲイン低下補正値が−1dBに設定される。これにより、全体のゲイン低下補正は、半固定型入力ゲイン低下補正の−1dBと変動型入力ゲイン低下補正の−1dBとになる。
次に、さらにパワーアンプ24のパワー段242の電源電圧レベルが低下し、3.0Vまで低下すると(状態G)、音声信号処理装置22によるパワーアンプ24への変動型入力ゲイン低下補正値がさらに−5dBに設定される。また、音声信号処理部22の出力音声信号のゲイン、すなわちパワーアンプ24への入力ゲイン低下補正値がさらに−1dBに設定される。この追加設定された−1dBは、今回の電源電圧レベルの低下が3.7Vまで復帰した状態(状態H)で適用される。この際、上述の時間Tdcの計時がストップして時間Tdcがリセットされる。これにより、通常状態に対して、半固定型入力ゲイン低下補正により1dB減衰され、変動型入力ゲイン低下補正により6dB減衰される。
次に、パワー段242の電源電圧レベルが2.7Vに達することなく回復して、3.7Vに達すると(状態H)、−6dBの変動型入力ゲイン低下補正が解除されて±0dBに設定される。この際、上述のように、半固定型入力ゲイン低下補正値が−1dB増加して−2dBとなる。これにより、ゲイン制御は半固定型入力ゲイン低下補正の−2dBのみとなる。この際、CPU21は、半固定型入力ゲイン復帰の判定基準となる時間Tdcの計時を開始する。
次に、パワーアンプ24での増幅が再開し、一時的にパワー段242の電源電圧レベルが4.0Vに復帰するが、増幅処理の再開によりパワー段242の電源電圧レベルが低下し始め、再度3.6Vまで低下すると(状態I)、変動型入力ゲイン低下補正値が−1dBに設定される。これにより、ゲイン低下補正は、半固定型入力ゲイン低下補正の−2dBと変動型入力ゲイン低下補正の−1dBとになる。
次に、パワー段242の電源電圧レベルが3.0Vに達することなく回復して、3.7Vに達すると(状態J)、パワーアンプ24の−1dBの変動型入力ゲイン低下補正が解除されて±0dBに設定される。この際、上述のように変動型入力ゲインの復帰は、+0.5dBずつ2段階で行われる。これにより、ゲイン制御は半固定型入力ゲイン低下補正の−2dBのみとなる。なお、この際には、時間Tdcは上述の計測状態中であるので、新規に計測開始とはならない。
次に、パワー段242の電源電圧レベルが徐々に復帰して5.0Vに達し、さらに継続的に5.0Vを維持し続け、計時時間Tdcが復帰用基準時間Tthに達したことを検出すると、半固定型入力ゲイン補正が+1dB復帰して、−1dBに設定される。この時点で時間Tdcの計時を再スタートする。そして、例えば、計時時間Tdcがさらに継続し、再度復帰用基準時間Tthに達したことを検出すれば、さらに半固定型入力ゲイン補正が+1dB復帰して、±0dBに設定される。
以上のような処理を行うことで、ユーザがボリューム調整等を行うことなく、装置側でゲインコントロールを自動で行うことで、電源容量不足による装置停止やミュートの発生を大幅に抑制することができる。
次に、上述の携帯用の音声再生装置の構成を備えるスピーカ装置の実施例を示す。このスピーカ装置は、USB接続によるバスパワー、ACアダプタ接続によるセルフパワー、またはバスパワーとセルフパワーの両方により駆動するものである。
図5は、本実施形態に係るスピーカ装置の電源回路構成を示すブロック図である。同図に示すように、スピーカ装置1は、USB電源入力回路11、ACアダプタ電源入力回路12、レギュレータ(LDO)13、スイッチ(HSSW)14、スイッチ(SW)15、スイッチ(SW)16、DC−DCコンバータ(DC−DC)17、レギュレータ(LDO)18、電流制限回路19A、電流制限回路19B、CPU21、デジタル回路22A、アナログ回路22B、パワーアンプ24、およびコンデンサ25を備えている。
CPU21は、スピーカ装置1を統括的に制御する制御部であるとともに、上述のゲイン制御処理を実行する。デジタル回路22Aおよびアナログ回路22Bは、上述の音声信号処理部22に相当し、種々の音声処理を行う回路である。デジタル回路22Aおよびアナログ回路22Bで処理された音声信号は、パワーアンプ24で増幅されて外部に放音される。
USB電源入力回路11は、PC等の情報処理装置(ホスト)から電源供給を受けるインタフェースであり、100mAまたは500mAの電源供給を受ける。スピーカ装置1は、USB電源入力回路11から入力される電流をCPU21、デジタル回路22A、およびアナログ回路22Bに供給することで、バスパワー駆動を行う。USB機器ではホストと接続を行うとまず100mAの電源供給を受け、その後のネゴシエーションが成立すれば500mAの電源供給を受けることができ、ネゴシエーションできない場合はそのまま100mAの電源供給を受けるものである。
ACアダプタ電源入力回路12は、ACアダプタから電源供給を受けるインタフェースであり、例えば700mA程度の電源供給を受ける。スピーカ装置1は、ACアダプタ電源入力回路12から入力される電流をCPU21、デジタル回路22A、およびアナログ回路22Bに供給することで、セルフパワー駆動を行う。
LDO13は、電源入力に連動してオン、オフされるものであり、USB電源入力回路11から電源供給を受けた場合にオンされ、出力電圧を3.3Vに安定化させる。ACアダプタ電源入力回路12から電源供給を受けた場合はオフされる。
HSSW14は、CPU21により制御されるスイッチ回路であり、バスパワー駆動を行う場合にオン、それ以外の場合にオフされるものである。
SW15は、CPU21により制御されるスイッチ回路であり、バスパワー駆動を行う場合にオンされるものである。
SW16は、ACアダプタ電源入力回路12から電源供給を受けた場合にオンされるものである。
DC−DCコンバータ17は、変圧を行うものであり、デジタル回路22AおよびCPU21への供給電圧を5Vから3.3Vに変圧する。
LDO18は、常時オンされており、アナログ回路22Bへの供給電圧を3.3Vに安定化させる。
電流制限回路19Aおよび電流制限回路19Bは、上述の定電流回路19に相当し、パワーアンプ24およびコンデンサ25への供給電流量を制限する回路である。電流制限回路19Aは、出力電流を80mAまたは100mAに制限し、電流制限回路19Bは、出力電流を120mAに制限する。
コンデンサ25は、大きな静電容量(例えば数十mF以上)を有する電気二重層コンデンサである。コンデンサ25は静電容量が非常に大きいため、USB電源入力回路11やACアダプタ電源入力回路12からの供給電流を全て充電のために消費するとCPU21等の動作ができない。そのため、スピーカ装置の各種回路を保護すべく、電流制限回路19Aおよび電流制限回路19Bを設け、電流を制限するものである。
本実施形態では、コンデンサ25に電荷を蓄えるため、スピーカ装置が瞬間的に数W程度の電力消費を伴う放音を行う場合に、このコンデンサ25からパワーアンプ24に電源供給することができるものである。本実施形態のスピーカ装置1は、大容量のコンデンサ25に電荷を蓄えながら、安定した電源供給を行うために、USB電源入力回路11およびACアダプタ電源入力回路12からの電源供給の形態に応じてLDO13、HSSW14、SW15、SW16のオン、オフ切り替えを行う。また、音声を継続的に放音してパワーアンプ24が継続的に電力消費を行うと、コンデンサ25の電圧が降下し、電圧が駆動限界値以下(例えば2.7V以下)になる場合がある。
このような状況に対応するため、本スピーカ装置では、上述のゲイン制御処理を行うことで、ユーザにボリューム調整等を行わせることなく、ゲインコントロールを自動で行う。これにより、電源容量不足による装置停止やミュートの発生を大幅に抑制することができる。
なお、このようなゲイン制御は、USBバスパワーによる駆動だけでなく、ACアダプタを用いた駆動の場合にも適用できる。すなわち、パワーアンプ24の消費電流容量が、供給電流容量とコンデンサ25で供給できる電流容量との加算値に対して高くなる状況が発生するようなスピーカ装置であれば、上述のゲイン制御を適用して、上述の効果を奏することができる。
また、上述の説明では、スピーカ装置および音声再生装置を例に示したが、パワーアンプ24に相当するような信号処理のメイン駆動部の消費電流容量が、当該メイン駆動部への供給電流容量よりも高くなる電子機器であれば、上述のゲイン制御を適用して、上述の効果を奏することができる。
本発明の実施形態の音声再生装置の主要構成を示すブロック図である。 変動型入力ゲイン制御の基準概念を示す図である。 音声信号処理部22に対する半固定型入力ゲイン制御のフローを示すフローチャートである。 ゲイン制御による電源電圧レベルの状態遷移の一例を説明する図である。 本発明の実施形態に係るスピーカ装置の電源回路構成を示すブロック図である。
符号の説明
1−スピーカ装置、11−USB電源入力回路、12−ACアダプタ電源入力回路、13−レギュレータ(LDO)、14−スイッチ(HSSW)、15−スイッチ(SW)、16−スイッチ(SW)、17−DC−DCコンバータ(DC−DC)、18−レギュレータ(LDO)、19,19A,19B−電流制限回路
21−CPU、22A−デジタル回路、22B−アナログ回路、24−パワーアンプ、241−プリ段、242−パワー段、25−コンデンサ、26−検出回路

Claims (7)

  1. 電源供給部からの電力供給を受けて駆動するメイン駆動部と、
    該メイン駆動部の電源電圧レベルを検出する電源電圧レベル検出部と、
    前記電源電圧レベルが予め設定したゲイン減衰閾値以下になったことを検出すると、前記メイン駆動部への入力ゲインを半固定的に補正する半固定型入力ゲイン補正を行う制御部と、
    を備えた電子機器。
  2. 前記制御部は、
    前記半固定型入力ゲイン補正が行われた後に、前記電源電圧レベルが復帰して半固定型入力ゲイン回復閾値より高くなると、計測用ゲイン閾値より高い電源電圧レベルを保持する時間を計測し、
    当該計測時間が予め設定した回復基準値以上になったことを検出すると前記半固定型入力ゲイン補正を回復する、請求項1に記載の電子機器。
  3. 前記制御部は、
    前記電源電圧レベルに応じて、前記メイン駆動部への入力ゲインを予め複数段設定されたゲイン補正閾値に応じて変動させる変動型入力ゲイン補正を行い、
    各段のゲイン補正閾値まで前記電源電圧レベルが低下したことを検出する毎に、変動型入力ゲイン補正の値を変化させる請求項1または請求項2に記載の電子機器。
  4. 前記制御部は、
    前記複数段のゲイン補正閾値のうち、変動型ゲイン補正の値が小さいゲイン補正を行った場合で、且つ、前記電源電圧レベルがゲイン補正解除閾値以上になったことを検出すると、前記変動型低下ゲイン補正の値を徐々に小さくしながら解除する請求項3に記載の電子機器。
  5. 電源供給を受けて定電流を発生する定電流回路と、
    該定電流回路からの電流供給により駆動するパワーアンプと、
    該パワーアンプに音声信号を供給する音声信号生成部と、
    前記パワーアンプの電源電圧レベルを検出する電源電圧レベル検出部と、
    検出された電源電圧値が予め設定したゲイン減衰閾値以下となったことを検出すると、前記音声信号生成部からパワーアンプへの入力ゲインを半固定的に低下させる半固定型入力ゲイン補正制御を行う制御部と、
    を備えた音声再生装置。
  6. 前記定電流回路からの定電流により充電可能で且つ前記パワーアンプに対して電圧供給可能に接続された蓄電回路を備え、
    前記制御部は、
    前記半固定型入力ゲイン補正が行われた後に、前記電源電圧レベルが前記定電流回路および前記蓄電回路からの電源供給により復帰して半固定型入力ゲイン回復閾値より高くなると、計測用ゲイン閾値より高い電源電圧レベルを保持する時間を計測し、
    当該計測時間が予め設定した回復基準値以上になったことを検出すると前記半固定型入力ゲイン補正を回復する、請求項5に記載の音声再生装置。
  7. 前記制御部は、前記電源電圧レベルに応じて前記音声信号生成部から前記パワーアンプへの入力に対する変動型入力ゲイン補正を行う、請求項5または請求項6に記載の音声再生装置。
JP2007315922A 2007-12-06 2007-12-06 電子機器および音声再生装置 Expired - Fee Related JP5125462B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007315922A JP5125462B2 (ja) 2007-12-06 2007-12-06 電子機器および音声再生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007315922A JP5125462B2 (ja) 2007-12-06 2007-12-06 電子機器および音声再生装置

Publications (2)

Publication Number Publication Date
JP2009141670A true JP2009141670A (ja) 2009-06-25
JP5125462B2 JP5125462B2 (ja) 2013-01-23

Family

ID=40871845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007315922A Expired - Fee Related JP5125462B2 (ja) 2007-12-06 2007-12-06 電子機器および音声再生装置

Country Status (1)

Country Link
JP (1) JP5125462B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155437A (ja) * 2010-01-27 2011-08-11 Victor Co Of Japan Ltd 音声処理装置および音声処理方法
KR101547412B1 (ko) * 2011-01-10 2015-08-25 퀄컴 인코포레이티드 배터리 전력 모니터링 및 오디오 신호 감쇠
WO2017033259A1 (ja) * 2015-08-24 2017-03-02 ヤマハ株式会社 信号処理装置およびスピーカ装置
WO2018173220A1 (ja) * 2017-03-23 2018-09-27 ヤマハ株式会社 音響システムおよび電源回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005538611A (ja) * 2002-09-04 2005-12-15 シーラス ロジック,インコーポレイテッド デジタル音声増幅器のための電源に基づく音声圧縮
JP2006041733A (ja) * 2004-07-23 2006-02-09 Sanyo Electric Co Ltd 自動レベル調整回路
JP2006311382A (ja) * 2005-04-28 2006-11-09 Casio Comput Co Ltd 音声出力制御装置および音声出力制御プログラム
JP2006338583A (ja) * 2005-06-06 2006-12-14 Advance Design Corp コンピュータ端末用記憶媒体
JP2007121755A (ja) * 2005-10-28 2007-05-17 Fujifilm Corp カメラの発光装置及びカメラ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005538611A (ja) * 2002-09-04 2005-12-15 シーラス ロジック,インコーポレイテッド デジタル音声増幅器のための電源に基づく音声圧縮
JP2006041733A (ja) * 2004-07-23 2006-02-09 Sanyo Electric Co Ltd 自動レベル調整回路
JP2006311382A (ja) * 2005-04-28 2006-11-09 Casio Comput Co Ltd 音声出力制御装置および音声出力制御プログラム
JP2006338583A (ja) * 2005-06-06 2006-12-14 Advance Design Corp コンピュータ端末用記憶媒体
JP2007121755A (ja) * 2005-10-28 2007-05-17 Fujifilm Corp カメラの発光装置及びカメラ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155437A (ja) * 2010-01-27 2011-08-11 Victor Co Of Japan Ltd 音声処理装置および音声処理方法
KR101547412B1 (ko) * 2011-01-10 2015-08-25 퀄컴 인코포레이티드 배터리 전력 모니터링 및 오디오 신호 감쇠
US9119159B2 (en) 2011-01-10 2015-08-25 Qualcomm Incorporated Battery power monitoring and audio signal attenuation
WO2017033259A1 (ja) * 2015-08-24 2017-03-02 ヤマハ株式会社 信号処理装置およびスピーカ装置
JPWO2017033259A1 (ja) * 2015-08-24 2018-06-07 ヤマハ株式会社 信号処理装置、スピーカ装置、および信号処理方法
US10418956B2 (en) 2015-08-24 2019-09-17 Yamaha Corporation Signal processing apparatus, speaker apparatus, and signal processing method
WO2018173220A1 (ja) * 2017-03-23 2018-09-27 ヤマハ株式会社 音響システムおよび電源回路
US20200015026A1 (en) * 2017-03-23 2020-01-09 Yamaha Corporation Audio system and power supply circuit
US10887708B2 (en) 2017-03-23 2021-01-05 Yamaha Corporation Audio system and power supply circuit

Also Published As

Publication number Publication date
JP5125462B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
US10231050B2 (en) Method for limiting amplifier input current to avoid low voltage conditions
US11728779B2 (en) Signal tracking-based supply voltage generation with over-boosted voltage
US7259619B2 (en) Amplifier circuit with reduced power-on transients and method thereof
US20100246857A1 (en) Electronic device
US8340320B2 (en) Mute circuits
US10212514B2 (en) Method for limiting amplifier input current to avoid low voltage conditions
KR101220795B1 (ko) 전원 장치 및 전원 장치의 출력 전압 변경 방법
JP5228840B2 (ja) 増幅器
US10117035B2 (en) Active output driver supply compensation for noise reduction
JP5125462B2 (ja) 電子機器および音声再生装置
JP4492640B2 (ja) 増幅器
CN111869101B (zh) 限制放大器输入电流以避免低压状况的方法
JP5298492B2 (ja) 電子機器
CN116566347A (zh) 一种音频装置和带有增益控制的供电电源控制方法
US10187025B1 (en) Systems and methods for predictively preventing a brownout condition in a personal audio device
JP2016054438A (ja) オーディオ装置
GB2577205A (en) Audio circuity
JP7151472B2 (ja) オーディオ信号制御回路、音響システム、および、オーディオ信号制御方法
GB2551621A (en) Method for limiting amplifier input current to avoid low voltage conditions
TW202215772A (zh) 應用在訊號處理電路中的偏壓補償電路及相關的偏壓補償方法
JP2020115631A (ja) システム、及び、方法
KR20100049199A (ko) 오디오 기기의 뮤트 제어 장치
US20230336068A1 (en) Direct current power factor correction in a direct current-to-direct current conversion system
JP2008141644A (ja) 音声信号増幅装置および音響装置
US9124227B2 (en) Distortion limiter and automatic power control for drivers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees