JP5298492B2 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP5298492B2
JP5298492B2 JP2007261899A JP2007261899A JP5298492B2 JP 5298492 B2 JP5298492 B2 JP 5298492B2 JP 2007261899 A JP2007261899 A JP 2007261899A JP 2007261899 A JP2007261899 A JP 2007261899A JP 5298492 B2 JP5298492 B2 JP 5298492B2
Authority
JP
Japan
Prior art keywords
power
power amplifier
voltage
circuit
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007261899A
Other languages
English (en)
Other versions
JP2009094684A (ja
Inventor
治雄 梶田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2007261899A priority Critical patent/JP5298492B2/ja
Priority to CN200880108141.8A priority patent/CN101803187B/zh
Priority to PCT/JP2008/067971 priority patent/WO2009041717A1/ja
Priority to EP08834326A priority patent/EP2197105A1/en
Priority to US12/733,708 priority patent/US20100246857A1/en
Publication of JP2009094684A publication Critical patent/JP2009094684A/ja
Application granted granted Critical
Publication of JP5298492B2 publication Critical patent/JP5298492B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Voltage And Current In General (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Power Sources (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

この発明は、少ない電力供給量でありながらも瞬間的に大きな電力消費を行うことができる電子機器に関する。
従来、携帯用のUSB機器はバスパワーにより駆動するものが知られている。しかし、USBバスパワーは100mA(最大でも500mA程度)の電流しか供給できず、大電流を消費するUSB機器はACアダプタを接続することが一般的である。
そこで、例えば特許文献1では、DCコネクタとUSBコネクタとの変換ケーブルを用いて2本のUSBケーブルから電源供給をうけるものが開示されている。
特開2005−141732号公報
しかし、特許文献1の電源供給法は、USBの規格内の使用ではなく、安定した動作を保証できるものではなかった。また、パワーアンプ等のように、瞬間的に数A程度の電流が必要となる機器においては、依然として供給量が不足していた。このように供給量が不足すると、パワーアンプの電圧が低下して装置全体が突然停止してしまうという問題があった。
そこで、この発明は、電圧降下による駆動停止を防止することができる電子機器を提供することを目的とする。
の発明の電子機器は、電流供給を受ける電源入力部と、前記電源入力部からの電流供給により駆動するパワーアンプと、前記パワーアンプにより増幅された音声信号を入力して音声を放音する複数のスピーカユニットと、前記パワーアンプのパワー段に接続される蓄電回路と、前記蓄電回路の電圧値に応じて、当該パワーアンプおよび前記スピーカユニットへの音声信号の供給態様を変更する制御部と、を備えたことを特徴とする。
この構成では、蓄電回路の電圧値に応じて音声信号の供給態様を変更する。例えば、電圧降下が大きい場合にはモノラル再生(片チャンネル再生)を行い、電圧降下が小さい場合にはステレオ再生を行う。
また、この発明は、さらに、前記制御部は、前記蓄電回路の電圧値が上限またはその近傍である場合に、前記複数のスピーカユニットに供給する音声信号の位相制御を行い、放音空間に仮想音源を設定する処理を行うことを特徴とする。
この構成では、電圧値が上限(すなわち最大充電状態)またはその付近である場合に複数のスピーカユニットを用いて音声信号の位相を制御し、仮想音源を設定する再生を行う。
この発明によれば、電圧降下による駆動停止を防止することができる。
以下、本実施形態に係る電子機器について説明する。この実施形態の電子機器は、携帯用のスピーカ装置であり、USB接続によるバスパワー、ACアダプタ接続によるセルフパワー、またはバスパワーとセルフパワーの両方により駆動するものである。
図1は、本実施形態に係るスピーカ装置の電源回路構成を示すブロック図である。同図に示すように、スピーカ装置1は、USB電源入力回路11、ACアダプタ電源入力回路12、レギュレータ(LDO)13、スイッチ(HSSW)14、スイッチ(SW)15、スイッチ(SW)16、DC−DCコンバータ(DC−DC)17、レギュレータ(LDO)18、電流制限回路19、電流制限回路20、CPU21、デジタル回路22、アナログ回路23、パワーアンプ24、およびコンデンサ25を備えている。
CPU21は、スピーカ装置1を統括的に制御する制御部である。デジタル回路22およびアナログ回路23は、種々の音声処理を行う回路である。デジタル回路22およびアナログ回路23で処理された音声信号は、パワーアンプ24で増幅されて外部に放音される。
USB電源入力回路11は、PC等の情報処理装置(ホスト)から電源供給を受けるインタフェースであり、100mAまたは500mAの電源供給を受ける。スピーカ装置1は、USB電源入力回路11から入力される電流をCPU21、デジタル回路22、およびアナログ回路23に供給することで、バスパワー駆動を行う。USB機器ではホストと接続を行うとまず100mAの電源供給を受け、その後のネゴシエーションが成立すれば500mAの電源供給を受けることができ、ネゴシエーションできない場合はそのまま100mAの電源供給を受けるものである。
ACアダプタ電源入力回路12は、ACアダプタから電源供給を受けるインタフェースであり、例えば700mA程度の電源供給を受ける。スピーカ装置1は、ACアダプタ電源入力回路12から入力される電流をCPU21、デジタル回路22、およびアナログ回路23に供給することで、セルフパワー駆動を行う。
LDO13は、電源入力に連動してオン、オフされるものであり、USB電源入力回路11から電源供給を受けた場合にオンされ、出力電圧を3.3Vに安定化させる。ACアダプタ電源入力回路12から電源供給を受けた場合はオフされる。
HSSW14は、CPU21により制御されるスイッチ回路であり、バスパワー駆動を行う場合にオン、それ以外の場合にオフされるものである。
SW15は、CPU21により制御されるスイッチ回路であり、バスパワー駆動を行う場合にオンされるものである。
SW16は、ACアダプタ電源入力回路12から電源供給を受けた場合にオンされるものである。
DC−DCコンバータ17は、変圧を行うものであり、デジタル回路22およびCPU21への供給電圧を5Vから3.3Vに変圧する。
LDO18は、常時オンされており、アナログ回路23への供給電圧を3.3Vに安定化させる。
電流制限回路19および電流制限回路20は、パワーアンプ24およびコンデンサ25への供給電流量を制限する回路である。電流制限回路19は、出力電流を100mAに制限し、電流制限回路20は、出力電流を150mAに制限する。
コンデンサ25は、非常に大きな静電容量(例えば数十μF以上)を有する電気二重層コンデンサである。コンデンサ25は静電容量が非常に大きいため、USB電源入力回路11やACアダプタ電源入力回路12からの供給電流を全て充電のために消費するとCPU21等の動作ができない。そのため、スピーカ装置の各種回路を保護すべく、電流制限回路19および電流制限回路20を設け、電流を制限するものである。
本実施形態では、コンデンサ25に電圧を蓄えるため、スピーカ装置が瞬間的に数W程度の電力消費を行う放音を行う場合に、このコンデンサ25からパワーアンプ24に電源供給することができるものである。本実施形態のスピーカ装置1は、大容量のコンデンサ25に電圧を蓄えながら、安定した電源供給を行うために、USB電源入力回路11およびACアダプタ電源入力回路12からの電源供給の形態に応じてLDO13、HSSW14、SW15、SW16のオン、オフ切り替えを行う。また、音声を継続的に放音してパワーアンプ24が継続的に電力消費を行うと、コンデンサ25の電圧が降下し、電圧が駆動限界値以下(例えば2.7V以下)になる場合がある。そのため、本実施形態では、電圧降下を抑えるために種々の動作を行う。
まず、図2は、状態切り替え一覧を示す図である。同図に示すように、スピーカ装置1は、6つの状態切り替えを行う。まず、USB電源入力回路11およびACアダプタ電源入力回路12から電源供給が全くない状態、すなわちスピーカ装置1に何も接続されていない状態ではCPU21は駆動せず、無論各種スイッチ類もオフのままである(状態1)。
スピーカ装置1がホストに接続され、USB電源入力回路11から100mAの電流が入力されると、LDO13を経由してCPU21に電源供給され、その結果CPU21が起動する(状態2)。ここで、CPU21は、ホストとのネゴシエーションを行う。ネゴシエーションできなければスピーカ装置が駆動できないとして再び状態1に切り替わり、電源がオフされる。
CPU21は、ネゴシエーションが成立すれば、500mAの入力によるバスパワー駆動が可能であるとして、HSSW14およびSW15をオンに設定し、USB電源入力回路11から入力される電流をデジタル回路22、アナログ回路23、および電流制限回路19に供給する(状態3)。また、パワーアンプ24の前段に5Vの電源供給を行う(+5A)。
ここで、電流制限回路19は、出力電流を100mAに制限し、これをパワーアンプ24に供給する。また、この電流によりコンデンサ25の充電を行う。コンデンサ25の電圧が2.7V程度に昇圧されると、バスパワー駆動であってもパワーアンプ24に十分な電力(100mAを超える電流)を供給することができる。なお、実際にはマージンを考えて3〜3.5V程度に昇圧してから駆動を行えばよい。
すなわち、パワーアンプ24は、電流制限回路19から100mAの電流を受け、音声信号を増幅するが、増幅量によっては100mAを超える電流を消費する場合があり、このときにコンデンサ25から不足分を補う。ここでパワーアンプ24が100mAを超える電流消費を行うと、コンデンサ25の電圧が降下する。しかし、電流制限回路19から常時100mAの電流が供給されているため、パワーアンプ24の電流消費が小さくなったときに再び充電がなされる。これにより、スピーカ装置1は、バスパワー駆動でありながらも瞬間的に数W程度の出力を行うことができ、安定した駆動を行うことができる。
次に、スピーカ装置1がホストに接続されず、ACアダプタのみが接続されると、ACアダプタ電源入力回路12から700mA程度の電流が入力される。この場合、SW16がオンされてCPU21に電源が供給される。その結果CPU21が起動する(状態4)。なお、ACアダプタ電源入力回路12からDC−DCコンバータ17の電源ラインは、検出回路(図示せず)により監視されており、この電源ラインに電流が供給されるとSW16のスイッチがオンされるようになっている。
CPU21は、起動後にLDO13、HSSW14、およびSW15をオフする。その結果、ACアダプタ電源入力回路12から入力された電流を、デジタル回路22、アナログ回路23、および電流制限回路20に供給する。また、パワーアンプ24の前段に5Vの電源供給を行う。
ここで、電流制限回路20は、出力電流を150mAに制限し、これをパワーアンプ24に供給する。また、この電流によりコンデンサ25の充電を行う。上記と同様、コンデンサ25の電圧が数V程度に昇圧されると、パワーアンプ24に十分な電力を供給することができる。
セルフパワー駆動では、パワーアンプ24は、電流制限回路20から150mAの電流を受け、音声信号を増幅するが、増幅量によっては150mAを超える電流を消費する場合があり、このときにコンデンサ25から不足分を補う。ここでパワーアンプ24が150mAを超える電流消費を行うと、コンデンサ25の電圧が降下する。しかし、電流制限回路20から常時150mAの電流が供給されているため、パワーアンプ24の電流消費が小さくなったときに再び充電がなされる。これにより、スピーカ装置1は、バスパワー駆動よりもさらに安定した駆動を行うことができる。
次に、セルフパワー駆動の状態でスピーカ装置1がホストに接続されると、USB電源入力回路11から100mAの電流が入力される。この場合、CPU21はホストとのネゴシエーションを行う。ネゴシエーションできなければ各種スイッチはそのままでセルフパワー駆動を行う(状態5)。
CPU21は、ネゴシエーションが成立すれば、HSSW14をオンし、USB電源入力回路11から入力される電流を電流制限回路19に供給する(状態6)。その結果、パワーアンプ24には電流制限回路19から100mAの電流が供給され、電流制限回路20から150mAの電流が供給される。そのため、パワーアンプ24およびコンデンサ25には250mAの電流が供給される。
なお、バスパワー駆動の状態(状態3)でACアダプタが接続された場合、CPU21は、SW16をオンし、LDO13およびSW15をオフして上記状態6に切り替える。
次に、図3は、コンデンサ25の電圧変化を示した図である。同図に示すように、コンデンサ25には、USB電源入力回路11またはACアダプタ電源入力回路12から5Vの電圧で電流供給されるため、最大5Vまで充電される。パワーアンプ24が電力消費を行わない(あるいは100mAまたは150mA以下で駆動している)場合、電圧は5Vに保たれる(電圧変化1)。
ここで、パワーアンプ24が電力消費を行うと、コンデンサ25から電流が供給され、コンデンサ25の電圧が降下する(電圧変化2)。音声の放音が停止し、パワーアンプ24の電力消費がなくなると、再びコンデンサ25に電流が供給されて充電される(電圧変化3)。
パワーアンプ24の増幅量が大きいほど(放音音声の音量が大きいほど)電力消費が大きくなるため、コンデンサ25の電圧降下の傾きが大きくなり、増幅量が小さいほど電圧降下の傾きが小さくなる。例えば、上記電圧変化2の場合よりも小さい音量で音声を放音すれば電圧降下の傾きは小さくなる(電圧変化4)。一方で音声が放音されていない場合、コンデンサ25への電流供給量は100mAまたは150mAで変化無く、昇圧の傾きは変わらない(電圧変化5)。
消費電力が変わらずに電圧が低下すると電流消費が大きくなるため、電圧が所定値(例えば2.7V)よりも小さくなると、パワーアンプ24へ電流供給ができなくなり、パワーアンプ24の出力がダウンする(音声が放音されない)。なお、実際にはパワーアンプ24の出力がダウンしてもUSB電源入力回路11またはACアダプタ電源入力回路12からCPU21には電力が供給されているため、スピーカ装置1全体がダウンすることはない。
本実施形態では、パワーアンプ24の出力ダウンを防止するために、以下のような処理を行う。
(1)ゲイン補正
図4は、コンデンサ25の電圧に応じたゲイン補正の概念を示す図であり、図5は、スピーカ装置1の処理系統を示すブロック図である。スピーカ装置1は、処理系統として、信号処理回路200、スピーカ100(スピーカ100A、スピーカ100B)を備えており、USBインタフェース(I/F)101から入力された音声情報は、デジタル音声信号として信号処理回路200に入力される。信号処理回路200は、上述のデジタル回路22とアナログ回路23からなり、入力されたデジタル音声信号のレベル補正、位相制御を行い、アナログ音声信号としてパワーアンプ24に出力する。パワーアンプ24で増幅されたアナログ音声信号はスピーカ100から放音される。なお、スピーカ装置1では、実際には2チャンネルの音声信号を処理し、スピーカ100Aとスピーカ100Bから異なる音声を放音する(ステレオ再生を行う)ことになるが、同図においては説明の簡略化のため、1チャンネルの処理系統を示している。
信号処理回路200、パワーアンプ24、およびコンデンサ25は、CPU21に接続されており、CPU21が信号処理回路200の処理態様とパワーアンプ24のゲインを制御する。また、コンデンサ25の電圧は、CPU21が管理する。図4に示すように、CPU21は、コンデンサ25の電圧が4.5〜5Vである場合、ゲイン補正を行わない(±0dB)。コンデンサ25の電圧が十分に高いため、ゲイン補正を行わずに、パワーアンプ24で規定されたゲインでそのまま放音する。
CPU21は、コンデンサ25の電圧が4〜4.5Vである場合、パワーアンプ24のゲインを−3dB補正する。−3dBのゲイン補正を行うことで、音量が小さくなり、パワーアンプ24の電力消費が小さくなる。したがって、電圧降下の傾きが小さくなる。CPU21は、コンデンサ25の電圧が3.5〜4Vである場合、−6dBのゲイン補正を行い、コンデンサ25の電圧が3〜3.5Vである場合、−12dBのゲイン補正を行う。電圧値が下がるほど、ゲイン補正量が大きくなり、音量が小さくなるため、電圧降下の傾きがさらに小さくなる。したがって、電圧降下が抑えられる。また、電圧が3V以下になる場合、ミュートを行い、電力消費をゼロに補正する。なお、電圧が3V以下になった場合、ある程度の電圧(例えば3.5V)に回復するまでミュートを継続する。ミュートを行うと電力消費がゼロとなるため、即座に電圧値が回復するが、音声を放音すると再び3V以下となるおそれがある。このため、ミュート、ミュート解除、ミュート、の動作を繰り返すことになってしまう。したがって、ある程度のマージンを考慮して例えば3.5V以上でミュートを解除するようにする。
以上のようにして、コンデンサ25の電圧値に応じてパワーアンプ24のゲイン補正を行うため、パワーアンプ24の出力ダウンを防止することができる。
(2)再生モードの切り替え
次に、再生モードの切り替えについて説明する。再生モードの切り替えとは、スピーカ装置1において図5に示すように2チャンネルのスピーカユニットが有る場合に、ステレオ再生を行うか、モノラル再生(片チャンネル再生)を行うか、または2つのスピーカユニットを用いて音声信号の位相を制御し、仮想音源を設定する再生を行うか、を切り替える動作である。
すなわち、CPU21は、コンデンサ25の電圧降下が小さい場合、信号処理回路200において位相制御を行うように設定し、仮想音源を設定する再生を行う。また、CPU21は、ある程度電圧降下した場合、信号処理回路200において位相制御を行わないように設定し、通常のステレオ再生に切り替える。さらに電圧降下した場合には、いずれかのスピーカへの音声信号供給を遮断し(またはいずれかのチャンネルをミュートし)、モノラル再生に切り替える動作を行う。位相制御により仮想音源を設定する場合、通常のステレオ再生と同じ音圧を確保するために約2倍程度のゲインが必要である。したがって、最も電圧降下の傾きが大きくなる。一方でモノラル再生であれば1チャンネル分のスピーカ駆動電力で済むため、最も電圧降下の傾きが小さくなる。そこで、電圧値に応じて上記のような再生モードの切り替えを行い、パワーアンプ24の出力ダウンを防止する。
また、USB電源入力回路11およびACアダプタ電源入力回路12からの電源供給の形態に応じて再生モードを切り替えるようにしてもよい。例えば、バスパワー駆動を行う場合はモノラル再生を行い、セルフパワー駆動を行う場合はステレオ再生を行い、バスパワーとセルフパワーの両方により駆動する場合に仮想音源を設定する再生を行うようにする。
なお、ゲイン補正を行いながら再生モードの切り替えを行ってもよい。
なお、本実施形態では電子機器としてスピーカ装置を示したが、本発明は、USB接続によるバスパワー駆動とACアダプタによるセルフパワー駆動を行うものであればどのような機器にも適用可能である。
なお、本実施形態では、バスパワー駆動とセルフパワー駆動で電流供給形態を切換える例を示したが、この構成は必須ではなく、一般的な電流供給を行う(電流供給の切換え機能を備えていない)通常の機器にも適用可能である。例えば、バッテリを内蔵し、バッテリのみで動作する機器の場合、使用時間経過にともなって電源電圧が低下する。電源電圧が低下すると、パワーアンプ出力がより小さな信号レベルで飽和してしまう、あるいは駆動が停止してしまうが、本実施形態に開示した技術を適用することで、より長時間の使用も可能となる。
なお、本実施形態では、コンデンサの電圧値に応じてゲイン補正や再生モードを切り替えるようにしたが、パワーアンプの電圧値に応じてゲイン補正や再生モードを切り替えるようにしてもよい。
本実施形態に係るスピーカ装置の電源回路構成を示すブロック図である。 状態切り替え一覧を示す図である。 コンデンサ25の電圧変化を示した図である。 コンデンサ25の電圧に応じたゲイン制御の概念を示す図である。 スピーカ装置1の処理系統を示すブロック図である。
符号の説明
1−スピーカ装置
11−USB電源入力回路
12−ACアダプタ電源入力回路
13−レギュレータ(LDO)
14−スイッチ(HSSW)
15−スイッチ(SW)
16−スイッチ(SW)
17−DC−DCコンバータ(DC−DC)
18−レギュレータ(LDO)
19−電流制限回路
20−電流制限回路
21−CPU
22−デジタル回路
23−アナログ回路
24−パワーアンプ
25−コンデンサ

Claims (2)

  1. 電流供給を受ける電源入力部と、
    前記電源入力部からの電流供給により駆動するパワーアンプと、
    前記パワーアンプにより増幅された音声信号を入力して音声を放音する複数のスピーカユニットと、
    前記パワーアンプのパワー段に接続される蓄電回路と、
    前記蓄電回路の電圧値に応じて、当該パワーアンプおよび前記スピーカユニットへの音声信号の供給態様を変更する制御部と、
    を備えた電子機器。
  2. 前記制御部は、前記蓄電回路の電圧値が上限またはその近傍である場合に、前記複数のスピーカユニットに供給する音声信号の位相制御を行い、放音空間に仮想音源を設定する処理を行う請求項に記載の電子機器。
JP2007261899A 2007-09-27 2007-10-05 電子機器 Expired - Fee Related JP5298492B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007261899A JP5298492B2 (ja) 2007-10-05 2007-10-05 電子機器
CN200880108141.8A CN101803187B (zh) 2007-09-27 2008-09-26 电子装置
PCT/JP2008/067971 WO2009041717A1 (ja) 2007-09-27 2008-09-26 電子機器
EP08834326A EP2197105A1 (en) 2007-09-27 2008-09-26 Electronic device
US12/733,708 US20100246857A1 (en) 2007-09-27 2008-09-26 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007261899A JP5298492B2 (ja) 2007-10-05 2007-10-05 電子機器

Publications (2)

Publication Number Publication Date
JP2009094684A JP2009094684A (ja) 2009-04-30
JP5298492B2 true JP5298492B2 (ja) 2013-09-25

Family

ID=40666222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007261899A Expired - Fee Related JP5298492B2 (ja) 2007-09-27 2007-10-05 電子機器

Country Status (1)

Country Link
JP (1) JP5298492B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5370182B2 (ja) * 2010-01-27 2013-12-18 株式会社Jvcケンウッド 音声処理装置および音声処理方法
US9119159B2 (en) 2011-01-10 2015-08-25 Qualcomm Incorporated Battery power monitoring and audio signal attenuation
JP6620818B2 (ja) * 2015-08-24 2019-12-18 ヤマハ株式会社 信号処理装置、スピーカ装置、および信号処理方法
JP6690171B2 (ja) * 2015-09-28 2020-04-28 ヤマハ株式会社 電子機器
JP2017129690A (ja) * 2016-01-20 2017-07-27 ヤマハ株式会社 回路および楽器
JP6891444B2 (ja) 2016-10-19 2021-06-18 ヤマハ株式会社 回路および楽器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299961A (ja) * 2001-03-30 2002-10-11 Ricoh Co Ltd 音声再生装置
JP3974351B2 (ja) * 2001-07-04 2007-09-12 ペンタックス株式会社 電源装置
JP2003188660A (ja) * 2001-12-14 2003-07-04 Sony Corp 電力調整装置

Also Published As

Publication number Publication date
JP2009094684A (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
WO2009041717A1 (ja) 電子機器
CN110366819B (zh) 具有受控功率供应的用于放大音频信号的放大器电路
JP5298492B2 (ja) 電子機器
CN102647156B (zh) 低失真的动态电流升压放大器及相关方法
US9377792B2 (en) Chip level integration of a boosted class-D amplifier and integrated LED flash driver
US20100004936A1 (en) Audio output apparatus capable of suppressing pop noise
US11190102B2 (en) Regulating circuit including a plurality of low drop out regulators and method of operating the same
JP5369415B2 (ja) スピーカ装置
US8115542B2 (en) Variable frequency class-D amplifier, control method thereof, and ramp generator therefor
JP5125462B2 (ja) 電子機器および音声再生装置
US10571985B2 (en) Limiting power consumption in an electronic device
JP2016054438A (ja) オーディオ装置
JP2011066726A (ja) 増幅装置
JP2006331144A (ja) 電子機器
JP2006157409A (ja) オーディオ増幅装置
US20110058692A1 (en) Audio output devices
EP2701305A1 (en) Amplifying device
EP1845600A2 (en) Amplification apparatus
EP2849326A1 (en) Suspend mode in charge pump
US11923810B2 (en) Audio amplifier for use with a limited power source
JP2011139232A (ja) 電気機器
JP2005108372A (ja) オーディオ再生装置
US9323256B1 (en) Power controller for an integrated boost converter powered system
JP6789497B2 (ja) 音楽再生装置
US20120020127A1 (en) Power system with power saving function

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees