JP2006041733A

JP2006041733A - 自動レベル調整回路

Info

Publication number: JP2006041733A
Application number: JP2004216234A
Authority: JP
Inventors: Takahiro Notake; 恭弘野竹
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-07-23
Filing date: 2004-07-23
Publication date: 2006-02-09
Anticipated expiration: 2024-07-23
Also published as: CN1725633A; KR100719012B1; US20060017501A1; TW200611488A; US7298208B2; KR20060046531A; TWI306332B; JP4578169B2; CN1725633B

Abstract

【課題】短時間の大信号によるアタック動作でゲインが速く下げられても、元のゲインに速く戻すことを実現する。
【解決手段】Ａ／Ｄコンバータ２０にて変換されたデジタル信号のレベルを検出し、検出レベルと所定の基準レベルとを比較してアタック検出及びリカバリー検出をレベル検出部３０と、得られた検出結果に基づき、可変利得アンプ１０の出力信号が所定の信号レベルとなるよう可変利得アンプ１０のゲインを調整するためのゲイン調整制御信号を出力するゲインコントロール部４０と、を備える。ここで、ゲインコントロール部４０が、異なる速度のゲイン調整制御を行うための信号を複数生成し、これらの信号の内で最も小さいゲイン値を得られる速度の信号をゲイン調整制御信号として選択し出力するよう動作する。
【選択図】図２

Description

本発明は、アンプからの出力信号レベルが所定のレベルになるようにアンプゲインを自動調整する自動レベル調整（ＡＬＣ：Automatic Level Control）回路に係り、特に、プログラマブルゲインアンプを用いたデジタル検波方式の自動レベル調整回路におけるリカバリー動作特性の改善に関する。

デジタルカメラやデジタルビデオカメラ等の電子式カメラの多くは、動画像を録画する録画機能と共に、マイクロフォンより入力した音声を録音する録音機能を備えている。そして、録音機能を備えるこれらの電子式カメラには、一般的に、入力音声を所定の音声信号レベルで録音可能とするために、音声録音に際し記録段の前段に備えられたアンプのゲインを入力音声信号のレベルに応じて自動調整する回路が備えられている。このような回路として、例えば図１のような構成を有する、プログラマブルゲインアンプを用いたデジタル検波方式の自動レベル調整回路（以下、ＡＬＣ回路という）がある。

図１のＡＬＣ回路によれば、まずプログラマブルゲインアンプ１０の後段のアナログ／デジタルコンバータ（Ａ／Ｄコンバータ）２０にて、プログラマブルゲインアンプ１０で増幅された入力音声信号がアナログ信号からデジタル信号に変換される。次に、レベル検出部３０にてこのデジタル信号のレベル（すなわち、プログラマブルゲインアンプ１０の出力のレベル）が検出され、且つこの検出レベルと所定の基準レベルとが比較される。そして、ここで得られた比較結果に基づき、ゲインコントロール部４０からプログラマブルゲインアンプ１０に出力された制御信号によって、プログラマブルゲインアンプ１０からの出力音声信号（プログラマブルゲインアンプ１０にて増幅された入力音声信号）が所定の音声信号レベルとなるようにプログラマブルゲインアンプ１０のゲインが調整される。

具体的には、レベル検出部３０にて検出されたデジタル信号のレベルが所定の基準レベルより大きい場合、プログラマブルゲインアンプ１０のアンプゲインを１ステップずつ段階的に下げる動作（アタック動作）を行い、デジタル出力信号レベルが所定の基準レベルより小さい場合、プログラマブルゲインアンプ１０を１ステップずつ段階的に上げる動作（リカバリー動作）を行う。そして、このようなアタック動作及びリカバリー動作によるゲインの調整を、デジタル信号レベルが所定の基準レベルとなるまで行うことにより、アンプのゲインを入力音声信号のレベルに応じて所定の基準レベルへ自動調整でき、入力音声を所定の音声信号レベルで録音できるようになる。尚、以上のような構成のＡＬＣ回路は、例えば下記特許文献１に開示されている。

特開平１１−３２８８５５号公報

通常、ＡＬＣ回路で行われるアタック動作は、ダイナミックレンジをオーバーする過大信号による音声波形の崩れを最小限に抑えるため短時間で行われ、これに対してリカバリー動作は、音の強弱の情報を失わないようにするため長時間で行われる。

しかしながら、例えば窓ガラスが割れる音などのようなごく短時間の大信号が単発的に入力された場合、次のような問題が生じる。上記のようなごく短時間の大信号が生じた後は、大信号が継続する場合と異なり、アンプゲインを下げた状態にしておく必要はない。そこで、ごく短時間の大信号の入力によってアタック動作が行われ、急速にアンプゲインが下がった後、なるべく早急にアンプゲインを元の状態に戻す必要がある。しかしながら、従来技術ではリカバリー動作は長時間で行われるため、急速に下がったアンプゲインはなかなか元の状態に戻らない。従って、急速に下がったアンプゲインがリカバリー動作により元に戻るまでの期間は、音量の足りない状態が続いてしまう。

そこで、この問題を解消すべく、リカバリー動作の動作時間を短くするという対策を行うことも考えられるが、このようなリカバリー動作の動作時間の短縮を行うと、音の強弱の情報が失われる、大信号が断続して入力された場合にアタック動作が頻繁に発生することで音声波形の崩れが頻繁に発生する、等のように、音声信号の特性が悪化するといった問題が生じてしまう。

上記問題点を解消するため、本発明は、可変利得アンプの出力信号のレベル検出を行い、検出レベルが所定以上であるアタック検出及び検出レベルが所定以下であるリカバリー検出を行うレベル検出回路と、前記レベル検出回路にて得られた検出結果に基づき、可変利得アンプの出力信号が所定の信号レベルとなるよう可変利得アンプのゲインを調整するためのゲイン調整制御信号を出力するゲインコントロール回路と、を含み、前記ゲインコントロール回路は、異なる応答速度で前記ゲインを変更する候補信号を複数生成し、これらの候補信号の内で前記ゲインとして最も小さい値が得られる候補信号をゲイン調整制御信号として選択し出力することを特徴とする。

また、上記構成の自動レベル調整回路において、前記ゲインコントロール回路は、前記異なる応答速度で順次変化する前記候補信号を別々に記憶する２つのゲインレジスタと、前記各ゲインレジスタから出力される候補信号から、前記ゲインとして小さい値が得られる候補信号を選択し、ゲイン調整制御信号として出力するセレクタと、を含むことを特徴とする。

また、上記構成の自動レベル調整回路において、前記ゲインコントロール回路は、前記レベル検出回路にてアタック検出された場合、２つのゲインレジスタに互いに異なる設定値であって、予め設定された設定値をそれぞれ順次減算し、前記レベル検出回路にてアタック検出された場合、２つのゲインレジスタに互いに異なる設定値であって、予め設定された設定値をそれぞれ順次加算することを特徴とする。

また、上記構成の自動レベル調整回路において、前記レベル検出回路にてアタック検出された場合、より小さいゲインが得られる候補信号が選択されることにより、大信号の入力後における速いゲインの減少を実現可能とすることを特徴とする。

また、上記構成の自動レベル調整回路において、前記２つのゲインレジスタのうちの第１のゲインレジスタは、第２のゲインレジスタに比べアタック検出時およびリカバリー検出時の両方において、変化の早い候補信号を記憶し、短時間の大信号の単発的な入力に対し、第１のゲインレジスタの候補信号が選択されることで、アタック検出時における速いゲインの減少およびその後のリカバリー検出時における速いゲインの増加を実現することを特徴とする。

また、上記構成の自動レベル調整回路において、前記２つのゲインレジスタのうちの第１のゲインレジスタは、第２のゲインレジスタに比べアタック検出時およびリカバリー検出時の両方において、変化の早い候補信号を記憶し、かつアタック検出時の候補信号の変化は、リカバリー検出時の候補信号の変化より大きく設定されており、短時間の大信号が短い周期で繰り返し入力された場合に、第１のゲインレジスタが選択されることでゲインを低く設定し、短時間の大信号の入力終了後第２のゲインレジスタが選択されることで、比較的遅い変化速度でゲインを増加することを特徴とする。

また、上記構成の自動レベル調整回路において、前記２つのゲインレジスタのうちの第１のゲインレジスタは、第２のゲインレジスタに比べアタック検出時およびリカバリー検出時の両方において、変化の早い候補信号を記憶し、かつアタック検出時の候補信号の変化は、リカバリー検出時の候補信号の変化より大きく設定されており、中時間の大信号の入力に対し、第１のゲインレジスタを選択することで、ゲインを速やかに減少し、大信号の入力終了に対し、当初第１のゲインレジスタを選択し、その後第２のゲインレジスタを選択することで、ゲインを適切な速度で増加させることを特徴とする。

本発明によれば、ごく短時間の大信号の単発的な入力後に行われるリカバリー動作では、この大信号によるアタック動作によりアンプゲインが速く下げられても、元のゲインに速く戻すことができる。従って、急速に下がったアンプゲインがリカバリー動作により元に戻るまでの期間は、音量の足りない状態が続いてしまうといった問題点は解消される。また、ごく短時間の大信号が連続して続く場合には、大信号が長く続いた状態とみなされ、リカバリー動作は通常と同様に遅く行われる。従って、ごく短時間の大信号が連続して長く続いた場合などにも、ごく短時間の大信号の後ということでアンプゲインが速く短時間に上がることはないため、音の強弱の情報が失われることがなく、音質を維持したレベルの自動調整が可能となる。さらに、中時間の大信号の場合には、中時間の大信号の期間の長さによってリカバリーに要する時間が変化するため、中時間の大信号の期間の長さに応じて、音の強弱の情報を失うことなく音質を維持したレベルの自動調整を可能とし、且つリカバリー時間の短縮を図ることが可能となる。

以下、本発明の一実施形態について、図面を参照して説明する。

本実施形態に係るＡＬＣ回路は、原則的には図１のＡＬＣ回路と同様の回路構成としている。図２は、本実施形態に係るＡＬＣ回路のレベル検出部３０及びゲインコントロール部４０の回路構成を示す図である。また図３は、本実施形態に係る自動レベル調整回路による、大信号が長く続いた後に行われるリカバリー動作を示す図であり、図３（ａ）は、入力信号のレベルと各ゲインレジスタにおけるゲイン値の遷移を示す図、図３（ｂ）は、本実施形態に係るＡＬＣ回路によりアタック動作及びリカバリー動作が行われた場合の信号レベルの状態を示す図である。また図４は、短時間の大信号の後に行われるリカバリー動作を示す図であり、図４（ａ）は、入力信号のレベルと各ゲインレジスタにおけるゲイン値の遷移を示す図、図４（ｂ）は、本実施形態に係るＡＬＣ回路によりアタック動作及びリカバリー動作が行われた場合の信号レベルの状態を示す図、図４（ｃ）は、従来と同様のアタック動作及びリカバリー動作が行われた場合の信号レベルの状態を示す図である。

図１のＡＬＣ回路では、従来と同様、可変利得アンプ（例えば、プログラマブルゲインアンプ）１０の後段にＡ／Ｄコンバータ２０が接続されている。Ａ／Ｄコンバータ２０では、プログラマブルゲインアンプ１０にて増幅された入力音声信号（アナログ信号）がデジタル信号に変換され、このデジタル信号がレベル検出部３０に出力される。

レベル検出部３０では、このデジタル信号の大きさ（プログラマブルゲインアンプ１０の出力レベル）が検出され、この検出レベルと所定の基準レベル（比較的大きなアタック検出基準レベルと、比較的小さなリカバリー検出基準レベル）とが比較される。そして、得られた比較結果に基づいて、従来と同様にして、プログラマブルゲインアンプ１０のアンプゲインを１ステップ下げる（アタック動作を行う）、または上げる（リカバリー動作を行う）との検出結果が得られる。こうして得られた検出結果に基づいて、プログラマブルゲインアンプ１０からの出力音声信号が所定の音声信号レベルとなるようにプログラマブルゲインアンプ１０のゲインを調整するための制御信号が、ゲインコントロール部４０から出力される。そして、このゲインコントロール部４０からのゲイン調整制御信号に基づき、プログラマブルゲインアンプ１０のアンプゲインが設定される。このようにして、プログラマブルゲインアンプ１０のアンプゲインの自動調整が行われることとなる。

ここで本実施形態では、ゲインコントロール部４０に、異なるアタック／リカバリー時定数を有する２種類の候補信号を記憶するゲインレジスタ（第一ゲインレジスタ４１と第二ゲインレジスタ４２）と、各ゲインレジスタ４１，４２からの出力（候補信号）の内、何れか一方の出力を選択して出力するセレクタ４３とが備えられている。そして、レベル検出部３０からの検出結果に基づいて、以下に説明するように各ゲインレジスタ４１，４２から制御信号が出力され、セレクタ４３によって選択された何れか一方のゲインレジスタからの候補信号が、セレクタ４３から制御信号として出力される。こうしてこのセレクタ４３による制御信号の選択により、ごく短時間の大信号の後に行われるリカバリー動作と、それ以外の信号（ごく短時間の大信号が連続した場合を含む）の後に行われるリカバリー動作とで、異なるリカバリー速度を実現している。以下、レベル検出部３０からの検出結果に基づいて動作するゲインコントロール部４０の回路構成及び動作について、図２を参照して説明する。

本実施形態において、前記ゲインコントロール部４０における第一ゲインレジスタ４１は、高速度でアタック動作を行い、中速度でリカバリー動作を行う設定となっている。一方、第二ゲインレジスタ４２は、リカバリー動作時には低速度でゆっくりゲインを上げ、リカバリー動作時以外では、原則的に中速度でゲインを下げ、ゲイン値が第一ゲインレジスタ４１と同じ値となった場合にはゲイン変更を停止するよう設定されている。

具体的には、レベル検出部３０からアタック動作を行う検出（アタック検出）の信号がゲインコントロール部４０に入力されると、第一ゲインレジスタ４１に対してサンプリングクロック信号のタイミングでＫＡ１が減算されるように構成されている。このＫＡ１は、サンプリングクロック１回につきＫＡ１ステップ分のゲインを下げることを意味している。例えば、ＫＡ１をレジスタなどに記憶しておき、サンプリングクロックに従いこれを読み出して、第一ゲインレジスタ４１に記憶されている値から減算して、第一ゲインレジスタ４１の記憶内容を更新すればよい。

これにより、第一ゲインレジスタ４１からは、アンプゲインをサンプリングクロック１回につきＫＡ１ステップ分ずつ下げる旨の候補信号が、アタック検出信号が検出される期間続けて出力される。従って、アタック検出信号の検出期間が長くなればなる程、サンプリングクロック信号のタイミングで減算される合計が大きくなることとなる。ここで本実施形態では、第一ゲインレジスタ４１におけるアタック動作が高速度に設定されているが、これは即ち、ＫＡ１の値が大きく設定されているということである。

また、レベル検出部３０からリカバリー動作を行う検出（リカバリー検出）の信号がゲインコントロール部４０に入力されると、第一ゲインレジスタ４１に対してサンプリングクロック信号のタイミングでＫＲ１が加算されるように構成されている。このＫＲ１は、サンプリングクロック１回につきＫＲ１ステップ分のゲインを上げることを意味している。例えば、ＫＲ１をレジスタなどに記憶しておき、サンプリングクロックに従いこれを読み出して、第一ゲインレジスタ４１に記憶されている値に加算して、第一ゲインレジスタ４１の記憶内容を更新すればよい。これにより、第一ゲインレジスタ４１からは、アンプゲインをサンプリングクロック１回につきＫＲ１ステップ分ずつ上げる旨の候補信号が、リカバリー検出信号が検出される期間続けて出力される。

また、レベル検出部３０からリカバリー動作を行う検出（リカバリー検出）の信号がゲインコントロール部４０に入力されると、第一ゲインレジスタ４１への加算と同時に、第二ゲインレジスタ４２に対してサンプリングクロック信号のタイミングでＫＲ２が加算されるように構成されている。このＫＲ２は、サンプリングクロック１回につきＫＲ２ステップ分のゲインを上げることを意味している。これにより、第二ゲインレジスタ４２からは、アンプゲインをサンプリングクロック１回につきＫＲ２ステップ分ずつ上げる旨の候補信号が、アタック検出信号が検出される期間続けて出力される。

尚、本実施形態では、第一ゲインレジスタ４１は中速度でリカバリー動作を行い、第二ゲインレジスタ４２は低速度でゆっくりリカバリー動作を行うよう設定している。従って、ＫＲ１とＫＲ２の値の関係が、ＫＲ２＜ＫＲ１となるようにこれらの値は設定される。好ましくは、これらの値の差を大きくして設定すると良い（即ち、ＫＲ２≪ＫＲ１）。

また、第二ゲインレジスタ４２に対して、リカバリー検出されていない期間（アタック検出期間を含む）においては、ＮＯＴ回路を用いて、サンプリングクロック信号のタイミングでＫＡ２が減算されるように構成されている。すなわち、リカバリーが検出されていない場合に、第二ゲインレジスタ４２の値からＫＡ２をサンプリングクロック毎に減算することを許可する。さらに、このリカバリー検出されていない期間においてＫＡ２ずつ減算される結果、ゲイン値が第一ゲインレジスタ４１にて得られるゲイン値と同じ値となった場合には、この第二ゲインレジスタ４２における減算を停止するように構成されている。本実施形態では、例えば、第一ゲインレジスタ４１の値（信号）をコンパレータ４４の負入力端に入力し、第二ゲインレジスタ４２の値（信号）をコンパレータ４４の正入力端に入力し、コンパレータ４４からの出力信号が０となったとき（または負の時）に、上記のような減算が停止となるよう構成されている。すなわち、リカバリーが検出されていなくても、第二ゲインレジスタ４２の値からＫＡ２をサンプリングクロック毎に減算することを禁止する。尚、本実施形態では、短時間の大信号であろうと長時間の大信号であろうと、アタック検出時にはゲインを速く下げる必要があるため、ＫＡ１とＫＡ２の値の関係は、ＫＡ２＜ＫＡ１となる。また、本実施形態では、ＫＡ２＜ＫＲ１となっているが、これに限定されるものではない。

そして、アタック検出時あるいはリカバリー検出時において以上のような減算、加算が行われた後、セレクタ４３では、各ゲインレジスタ４１，４２よりゲイン変更すべく出力された候補信号の内、小さい方の値が選択され、制御信号としてプログラマブルゲインアンプ１０に向けて出力されることとなる。すなわち、プログラマブルゲインアンプ１０のゲインとして、小さい方の候補信号が採用される。なお、このセレクタ４３は、第一ゲインレジスタ４１からの候補信号と、第二ゲインレジスタ４２からの候補信号の値を比較するコンパレータを設け、このコンパレータの比較結果に応じて、第一ゲインレジスタ４１からの候補信号と、第二ゲインレジスタ４２からの候補信号のいずれかについてのゲートを開くような構成とすることができる。なお、同一の値の時には、いずれを選択するようにしてもかまわない。

以下、上記構成のゲインコントロール部４０を用いることにより、ごく短時間の大信号の後に行われるリカバリー動作と、それ以外の信号（ごく短時間の大信号が連続した場合を含む）の後に行われるリカバリー動作とで、異なるリカバリー速度が実現されることについて説明する。

まず、図３のような長時間の大信号Ｓ１が入力された場合、アタック検出されるため、入力直後には、上述のように、第一ゲインレジスタ４１からはサンプリングクロック１回につきＫＡ１ステップ分のゲインを下げるとの信号が出力され、第二ゲインレジスタ４２からはサンプリングクロック１回につきＫＡ２ステップ分のゲインを下げるとの信号が出力される。しかしながら、ＫＡ２＜ＫＡ１との関係により、セレクタ４３においてゲイン値の小さい方、即ち第一ゲインレジスタ４１からの信号が選択されることとなる。従って、入力直後には、高速度のアタック動作が行われる。

そして、この長時間の大信号Ｓ１の入力が終わると、リカバリー検出されて元のレベルに戻すべくリカバリー動作が開始し、上述のように、第一ゲインレジスタ４１からはサンプリングクロック１回につきＫＲ１ステップ分のゲインを上げるとの信号が出力され、第二ゲインレジスタ４２からはサンプリングクロック１回につきＫＲ２ステップ分のゲインを上げるとの信号が出力される。しかしながら、図３のように双方のゲインレジスタ４１，４２からのゲイン値が一致している状態、並びにＫＲ２＜ＫＲ１という関係から、セレクタ４３においてゲイン値の小さい方、即ち第二ゲインレジスタ４２からの信号が選択されることとなる。従って、長時間の大信号Ｓ１の入力が終わった後には、従来と同様、低速度のリカバリー動作が行われる。

また、図４のようなごく短時間の大信号Ｓ２が入力された場合にもアタック検出され、入力直後には、上述のように、第一ゲインレジスタ４１からはサンプリングクロック１回につきＫＡ１ステップ分のゲインを下げるとの信号が出力され、第二ゲインレジスタ４２からはサンプリングクロック１回につきＫＡ２ステップ分のゲインを下げるとの信号が出力される。しかしながら、ＫＡ２＜ＫＡ１との関係により、セレクタ４３においてゲイン値の小さい方、即ち第一ゲインレジスタ４１からの信号が選択されることとなる。従って、入力直後には、高速度のアタック動作が行われる。

そして、このごく短時間の大信号Ｓ２の入力が終わると、リカバリー検出されて元のレベルに戻すべくリカバリー動作が開始し、上述のように、第一ゲインレジスタ４１からはサンプリングクロック１回につきＫＲ１ステップ分のゲインを上げるとの信号が出力され、第二ゲインレジスタ４２からはサンプリングクロック１回につきＫＲ２ステップ分のゲインを上げるとの信号が出力される。しかしながら、各ゲインレジスタ４１，４２からは速度の異なるアタック動作が行われたことにより、図４のように、リカバリー動作開始時における第一ゲインレジスタ４１からのゲイン値は、第二ゲインレジスタ４２からのゲイン値よりも小さい状態となっている。従って、この状態とＫＲ２＜ＫＲ１という関係とから、セレクタ４３においてゲイン値の小さい方、即ち第一ゲインレジスタ４１からの信号が選択され、ごく短時間の大信号Ｓ２の入力が終わった後には、中速度のリカバリー動作（従来に比して速いリカバリー動作）が行われる。

また、図４のようなごく短時間の大信号が連続して入力された場合（短時間の大信号群Ｓ３）のアタック検出も、上述の各信号の入力直後と同様に、短時間の大信号群Ｓ３における最初の信号が入力された直後には、第一ゲインレジスタ４１からの信号が選択され、高速度のアタック動作が行われる。

そして、アタック動作後にリカバリー検出されて元のレベルに戻すべくリカバリー動作が開始するが、このリカバリー動作は、上述のごく短時間の大信号Ｓ２の場合と同様に、第一ゲインレジスタ４１からの信号が選択され、中速度のリカバリー動作（従来に比して速いリカバリー動作）が行われる。ここで、短時間の大信号群Ｓ３の場合には、この中速度のリカバリー動作の途中で新たな短時間の大信号が入力されるため、このリカバリー動作の途中でアタック動作に切替わることとなる。このとき、この再度のリカバリー動作開始時における第一ゲインレジスタ４１からのゲイン値は、第二ゲインレジスタ４２からのゲイン値よりも小さい状態となっている。従って、この状態とＫＲ２＜ＫＲ１という関係とから、セレクタ４３においてゲイン値の小さい方、即ち第一ゲインレジスタ４１からの信号が選択され、この再度のリカバリー動作は、中速度のリカバリー動作（従来に比して速いリカバリー動作）となる。

こうして、短時間の大信号群Ｓ３が入力された場合には、第一ゲインレジスタ４１による速いアタック動作と中速度のリカバリー動作（従来に比して速いリカバリー動作）とが交互に行われることとなる。そして、短時間の大信号群Ｓ３の最後の信号が入力された後、例えば図４のように双方のゲインレジスタ４１，４２からのゲイン値が一致している状態となった場合には、ＫＲ２＜ＫＲ１という関係から、セレクタ４３においてゲイン値の小さい方、即ち第二ゲインレジスタ４２からの信号が選択され、低速度のリカバリー動作が行われる。このように、短時間の大信号群Ｓ３が入力された場合には、長時間の大信号Ｓ１が入力されたものとして、従来と同様の低速度のリカバリー動作が実現される。

また、本実施形態において、図５のような「中時間」（短時間と長時間の間の長さ）の大信号の場合には、第二ゲインレジスタ４２は第一ゲインレジスタ４１のゲイン値まで下がる前にリカバリー動作開始となるため、リカバリーゲインとしては第一ゲインレジスタ４１からの信号が選択される。従って、従来に比して速い速度でリカバリー動作が行われる。そして、この第一ゲインレジスタ４１からの信号によるリカバリー動作が続くが、図５のように第一ゲインレジスタ４１のゲイン値が第二ゲインレジスタ４２のゲイン値に追いつく状態となる。こうしてゲイン値が追いついた後は、リカバリーの遅い方の第二ゲインレジスタ４２からの信号に切り替わり、この第二ゲインレジスタ４２からの信号によるリカバリー動作が行われることとなる。

以上のように、中時間の大信号の後、当初は中速度のリカバリー動作（従来に比して速いリカバリー動作）が行われ、途中から遅いリカバリー動作が行われる。ここで、このような中時間の大信号の場合、この大信号の期間の長さにより、第一ゲインレジスタ４１のゲイン値がいつ第二ゲインレジスタ４２のゲイン値に追いつくかが変化する。従って、中時間の大信号の場合には、大信号の期間の長さによってリカバリーに要する時間が変化することとなる。

以上のように、本実施形態に係るＡＬＣ回路によれば、異なるアタック／リカバリー時定数を有する２種類のゲインレジスタ（第一ゲインレジスタ４１と第二ゲインレジスタ４２）からのゲイン値の小さい方を選択してリカバリー動作を制御することで、ごく短時間の大信号の後には中速度のリカバリー動作（従来に比して速いリカバリー動作）が実現できる。これにより、この短時間の大信号によるアタック動作によりアンプゲインが速く下げられても、元のゲインに速く戻すことができるため、急速に下がったアンプゲインがリカバリー動作により元に戻るまでの期間における、音量の足りない状態が続いてしまうとの従来問題点は解消される。

また、異なるアタック／リカバリー時定数を有する２種類のゲインレジスタからのゲイン値の小さい方を選択してリカバリー動作を制御することで、ごく短時間の大信号が連続して続く場合においては、大信号が長く続いた状態と同様であるとみなされ、通常と同様に遅いリカバリー動作が行われる。従って、例えば太鼓の音（ごく短時間の大信号）が連続して長く続いた場合などにも、ごく短時間の大信号の後ということでアンプゲインが速く短時間に上がることはないため、このような場合にも音の強弱の情報が失われることがなく、音質を維持したレベルの自動調整が可能となる。

また、中時間の大信号の場合においては、当初は中速度のリカバリー動作（従来に比して速いリカバリー動作）、途中から遅いリカバリー動作が行われる。そして、上述のようにこの中時間の大信号の期間の長さによってリカバリーに要する時間が変化する。これにより、中時間の大信号の期間の長さに応じて、音の強弱の情報を失うことなく音質を維持したレベルの自動調整を可能とし、且つリカバリー時間の短縮を図ることが可能となる。

尚、上記実施形態におけるＫＡ１，ＫＡ２，ＫＲ１，ＫＲ２は、サンプリングクロック１回につき変更されるゲインのステップ数を示すものであったが、アタック動作及びリカバリー動作におけるゲイン変更の速度を示す値であれば、これに限定されるものではない。

また、本発明の好適な実施形態について説明したが、上記実施形態で説明したのはあくまでその一例に過ぎず、異なるアタック／リカバリー時定数を有する２種類のゲインレジスタからのゲイン値の小さい方を選択して異なる速度でアタック／リカバリー動作を制御するという本発明の技術思想を実現可能なものであれば、いかなる回路構成であっても良い。

また、上記実施形態のＡＬＣ回路は、図１のように、レベル検出のためにプログラマブルゲインアンプ１０からのアナログ出力をデジタル変換しており、プログラマブルゲインアンプ１０から後段にはアナログ出力する構成となっているが、ＡＬＣ回路の回路構成としてはこれに限定されるものではない。例えば、プログラマブルゲインアンプ１０からＡ／Ｄコンバータ２０にのみアナログ出力し、ここでデジタル変換されたデジタル信号を、Ａ／Ｄコンバータ２０からレベル検出部３０に出力すると共に、Ａ／Ｄコンバータ２０から後段にデジタル出力するようにしても良い。

また、例えば図６のように、ＡＬＣ回路が、レベル検出部３１にはプログラマブルゲインアンプ１０からのアナログ信号が入力されるような構成であっても、以下のようにして、上記実施形態のＡＬＣ回路と同様の効果を得ることができる。

図６のＡＬＣ回路において、レベル検出部３１では、入力されるアナログ信号のアナログ電圧のレベルと所定の基準電圧レベルとが比較される。レベル検出部３１には、例えば図７のように、第一電圧比較器３２と第二電圧比較器３３とが備えられている。第一電圧比較器３２は、入力アナログ電圧のレベルと所定の基準電圧レベル（アタック検出レベル）とを比較し、入力信号のレベルがアタック検出レベルより大きい場合には、後段のゲインコントロール部４０にその比較結果の信号（アタック検出信号）を出力する。また、第二電圧比較器３３は、入力信号のレベルと所定の基準電圧レベル（リカバリー検出レベル）とを比較し、入力信号のレベルがリカバリー検出レベルより小さい場合には、後段のゲインコントロール部４０にその比較結果の信号（リカバリー検出信号）を出力する。そして上記実施形態と同様に、得られた比較結果の信号に基づき、プログラマブルゲインアンプ１０からの出力音声信号が所定の音声信号レベルとなるようにプログラマブルゲインアンプ１０のゲインを調整するための制御信号が、ゲインコントロール部４０から出力される。

以上のように、レベル検出部３１を上記のような構成とすることで、プログラマブルゲインアンプ１０からのアナログ信号がレベル検出部３１に入力されるような構成であっても、上記実施形態のＡＬＣ回路と同様の効果を得ることができる。

本発明の一実施形態に係るプログラマブルゲインアンプを用いたデジタル検波方式の自動レベル調整回路の回路図である。本発明の一実施形態に係る自動レベル調整回路のレベル検出部及びゲインコントロール部の回路構成を示す図である。本発明の一実施形態に係る自動レベル調整回路による、大信号が長く続いた後に行われるリカバリー動作を示す図である。本発明の一実施形態に係る自動レベル調整回路による、短時間の大信号の後に行われるリカバリー動作を示す図である。本発明の一実施形態に係る自動レベル調整回路による、中時間の大信号の後に行われるリカバリー動作を示す図である。本発明の他の実施形態に係るプログラマブルゲインアンプを用いたデジタル検波方式の自動レベル調整回路の回路図である。図６の自動レベル調整回路におけるレベル検出部の回路構成の一例を示す図である。

符号の説明

１０プログラマブルゲインアンプ、２０Ａ／Ｄコンバータ、３０レベル検出部、４０ゲインコントロール部、４１第一ゲインレジスタ、４２第二ゲインレジスタ、４３セレクタ、４４コンパレータ、Ｓ１大信号（長時間）、Ｓ２大信号（短時間）、Ｓ３短時間の大信号群。

Claims

可変利得アンプの出力信号のレベル検出を行い、検出レベルが所定以上であるアタック検出及び検出レベルが所定以下であるリカバリー検出を行うレベル検出回路と、
前記レベル検出回路にて得られた検出結果に基づき、可変利得アンプの出力信号が所定の信号レベルとなるよう可変利得アンプのゲインを調整するためのゲイン調整制御信号を出力するゲインコントロール回路と、
を含み、
前記ゲインコントロール回路は、異なる応答速度で前記ゲインを変更する候補信号を複数生成し、これらの候補信号の内で前記ゲインとして最も小さい値が得られる候補信号をゲイン調整制御信号として選択し出力することを特徴とする自動レベル調整回路。
請求項１に記載の自動レベル調整回路において、
前記ゲインコントロール回路は、
前記異なる応答速度で順次変化する前記候補信号を別々に記憶する２つのゲインレジスタと、
前記各ゲインレジスタから出力される候補信号から、前記ゲインとして小さい値が得られる候補信号を選択し、ゲイン調整制御信号として出力するセレクタと、
を含むことを特徴とする自動レベル調整回路。
請求項２に記載の自動レベル調整回路において、
前記ゲインコントロール回路は、
前記レベル検出回路にてアタック検出された場合、２つのゲインレジスタに互いに異なる設定値であって、予め設定された設定値をそれぞれ順次減算し、前記レベル検出回路にてアタック検出された場合、２つのゲインレジスタに互いに異なる設定値であって、予め設定された設定値をそれぞれ順次加算することを特徴とする自動レベル調整回路。
請求項３に記載の自動レベル調整回路において、
前記レベル検出回路にてアタック検出された場合、より小さいゲインが得られる候補信号が選択されることにより、大信号の入力後における速いゲインの減少を実現可能とすることを特徴とする自動レベル調整回路。
請求項３又は４に記載の自動レベル調整回路において、
前記２つのゲインレジスタのうちの第１のゲインレジスタは、第２のゲインレジスタに比べアタック検出時およびリカバリー検出時の両方において、変化の早い候補信号を記憶し、
短時間の大信号の単発的な入力に対し、第１のゲインレジスタの候補信号が選択されることで、アタック検出時における速いゲインの減少およびその後のリカバリー検出時における速いゲインの増加を実現することを特徴とする自動レベル調整回路。
請求項３から５の何れか一つに記載の自動レベル調整回路において、
前記２つのゲインレジスタのうちの第１のゲインレジスタは、第２のゲインレジスタに比べアタック検出時およびリカバリー検出時の両方において、変化の早い候補信号を記憶し、かつアタック検出時の候補信号の変化は、リカバリー検出時の候補信号の変化より大きく設定されており、
短時間の大信号が短い周期で繰り返し入力された場合に、第１のゲインレジスタが選択されることでゲインを低く設定し、短時間の大信号の入力終了後第２のゲインレジスタが選択されることで、比較的遅い変化速度でゲインを増加することを特徴とする自動レベル調整回路。
請求項３から６の何れか一つに記載の自動レベル調整回路において、
前記２つのゲインレジスタのうちの第１のゲインレジスタは、第２のゲインレジスタに比べアタック検出時およびリカバリー検出時の両方において、変化の早い候補信号を記憶し、かつアタック検出時の候補信号の変化は、リカバリー検出時の候補信号の変化より大きく設定されており、
中時間の大信号の入力に対し、第１のゲインレジスタを選択することで、ゲインを速やかに減少し、大信号の入力終了に対し、当初第１のゲインレジスタを選択し、その後第２のゲインレジスタを選択することで、ゲインを適切な速度で増加させることを特徴とする自動レベル調整回路。