JP2020115631A

JP2020115631A - システム、及び、方法

Info

Publication number: JP2020115631A
Application number: JP2019215997A
Authority: JP
Inventors: ダンシェン; Dan Shen; バラキシャンチャラ; Challa Balakishan; ロレンソクリスピ; Crespi Lorenzo
Original assignee: Synaptics Inc
Current assignee: Synaptics Inc
Priority date: 2018-12-04
Filing date: 2019-11-29
Publication date: 2020-07-30
Also published as: US11258250B2; CN111277932A; US20200176978A1

Abstract

【課題】駆動アンプにおける過電流保護の安定性を改善するためのシステムと方法を提供する。【解決手段】駆動アンプ２００は、電流信号１２８をドレイン端子に生成するように作動可能なＮＭＯＳＦＥＴパワーデバイス１１４と、ＮＭＯＳＦＥＴパワーデバイス１１４のレプリカ電流信号と基準電流信号３５８の差を含む差分信号を増幅して、電流比較アンプ電圧出力信号３５９を駆動するように作動可能な電流比較アンプ２１３と、ＮＭＯＳＦＥＴパワーデバイス１１４のゲート端子と接続されたソース端子を備え、電流比較アンプ電圧出力信号３５９に応じて、ＮＭＯＳＦＥＴパワーデバイス１１４のゲート端子の電圧を制限するように作動可能なＰＭＯＳＦＥＴクランプデバイス２１０と、を備える。【選択図】図３

Description

本開示は、１以上の例では、一般にはアナログ信号処理に関する。より詳しくは、例えば、高性能なアンプにおける過電流保護の改善に関する。

ラップトップコンピューター、コンピュータータブレット、ＭＰ３プレイヤー、そして、スマートフォンといった多くのモダンデバイスは、内蔵スピーカー又は外付スピーカーの接続性のため、忠実度が高いオーディオ信号を提供する。そのようなシステムは、オーディオのコンテンツをデジタルで生成し、そのデジタル信号をアナログ信号へ変換し、アナログ信号を増幅し、増幅されたアナログ電流信号をオーディオ変換器へ供給する場合がある。いくつかの忠実度が高いシステムでは、メインステージ駆動アンプ回路が、例えば、ヘッドフォンスピーカーに供給される増幅された電流の大きさを制限する過電流保護回路を備える。チップへのダメージを防ぐため、過電流保護回路はヘッドフォンデバイスに供給される増幅された電流信号を継続的にモニターする。不幸にして、従来の過電流保護回路は、過電流状態において不安定となり、安定性を担保するために、例えばミラーキャパシターといった追加の安定化素子を必要とし得る。しかしながら、安定化キャパシターを追加すると、メインステージ駆動アンプ回路のバンド幅が低減する場合があり、望まぬ信号のひずみやノイズの原因となり得る。その結果、ユーザーのヘッドフォン使用体験の楽しみが損なわれ得る。上述の視点から、本技術分野では、過電流保護において改善された安定性及び駆動アンプの性能を提供する改善された過電流保護回路のニーズが依然として存在する。

本開示は、スピーカーとの接続性を備えるモダンデバイスといったモダンデバイスで使用されるアンプにおける過電流保護の安定性に応じた本技術分野の改善ニーズに対応したシステムと方法を提供する。

様々な例では、過電流保護回路は、ドレイン端子に電流信号を生成するように作動可能なＮＭＯＳＦＥＴパワーデバイスと、ＮＭＯＳＦＥＴパワーデバイスのレプリカ電流信号と基準電流信号の差を含む差分信号を増幅して、電流比較アンプ電圧出力信号を駆動するように作動可能な電流比較アンプと、ＮＭＯＳＦＥＴパワーデバイスのゲート端子と接続されたソース端子を備え、電流比較アンプ電圧出力信号に応答して、ＮＭＯＳＦＥＴパワーデバイスのゲート端子の電圧を制限するように作動可能なＰＭＯＳＦＥＴクランプデバイスと、を備える。

様々な例では、過電流保護回路はドレイン端子に電流信号を生成するように作動可能なＰＭＯＳＦＥＴパワーデバイスと、ＰＭＯＳＦＥＴパワーデバイスのレプリカ電流信号と、基準電流信号と、の差を含む差分信号を増幅し、電流比較アンプ電圧出力信号を駆動するように作動可能な電流比較アンプと、ＰＭＯＳＦＥＴパワーデバイスのゲート端子と接続されたソース端子を備え、電流比較アンプ電圧出力信号に応答して、ＰＭＯＳＦＥＴパワーデバイスのゲート端子の電圧を制限するように作動可能なＮＭＯＳＦＥＴクランプデバイスと、を備える。

様々な例では、方法は、電流信号をＮＭＯＳＦＥＴパワーデバイスから受信し、電流信号のレプリカ電流信号を生成し、レプリカ電流信号と基準電流信号の差を含む差分信号を増幅して、電流比較アンプ電圧出力信号を駆動し、電流比較アンプ電圧出力信号に応答して、ＰＭＯＳＦＥＴクランプデバイスによりＮＭＯＳＦＥＴパワーデバイスのゲート端子の電圧を制限する、ことを含む。

本開示の範囲は、参照してこのセクションに含まれている請求項により定義される。１以上の例についての後述する詳細な説明を考察することで、当業者は、本開示の内容をより完全に理解し得る。それにより得られる利点が同様に認識され得る。添付された複数枚の図が参照され得る。図は最初に簡単に説明される。

本開示の態様とその利点は、以下の図面と後述の詳細な説明とを参照することでより理解されるだろう。１以上の図で示されている同様の要素を示すために同様の参照番号が用いられるが、そこでは、本開示の例を図示することを目的としているのであり、同じものに限定することを目的とはしていないことが認識されなくてはならない。図の構成要素は必ずしも正寸ではなく、本開示の原理を明確に示すための強調がより優先される。

図１は、従来の過電流保護回路を備える駆動アンプの概略図である。

図２は、本開示の例に係る過電流保護回路を備える駆動アンプの例を示すブロック図である。

図３は、本開示の例に係る過電流保護回路を備える駆動アンプの例を示す概略図である。

図４は、本開示に係る過電流保護回路を備える駆動アンプの他の例を示す概略図である。

図５は、本開示の例に係る過電流保護回路を作動させる方法を示すフローチャートである。

本開示は、内蔵あるいは外付けのスピーカアンプ機能を備えるモダンデバイスの改善された安定性を提供する改善された過電流保護回路に対する本技術分野におけるニーズに対応したシステムと方法を説明する。以下の議論により、過電流保護回路の例を有するヘッドフォン駆動アンプが示される。しかし、ここで開示される過電流保護回路は、例えば、ロードロップアウトレギュレーター（ＬｏｗＤｒｏｐ−ｏｕｔ、ＬＤＯ）のような他の駆動アンプ回路に実行されてもよいことが理解されよう。

図１は、従来の過電流保護回路を含む駆動アンプ１００の概略図を示す。図１に示すように、駆動アンプ１００は、第１ステージアンプ１０１と、メインアンプ回路１０２と、過電流保護回路１０４と、相補過電流保護回路１３４と、を備える。この点について、第１ステージアンプ１０１は、増幅出力電流駆動信号を供給して負荷を駆動するメインアンプ回路１０２に差動増幅信号を供給する。過電流保護回路１０４と相補過電流保護回路１３４は、メインアンプ回路１０２における増幅出力電流駆動信号の過電流保護を提供する。

第１ステージアンプ１０１は、非反転（＋）端子で受信される正の入力電圧１１１と、第１ステージアンプ１０１の反転（−）端子で受信される負の入力電圧１２１と、を含む入力電圧の差動対を受信する。第１ステージアンプ１０１は、メインアンプ回路１０２のうちｎ−チャンネル金属−半導体酸化物電界効果トランジスタ（ｎ−ｃｈａｎｎｅｌｍｅｔａｌ−ｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒｆｉｅｌｄ−ｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒ，ＮＭＯＳＦＥＴ）１１４のゲート端子に負の増幅信号１２２を供給し、メインアンプ回路１０２のうちｐ−チャンネル金属−半導体酸化物電界効果トランジスタ（ｐ−ｃｈａｎｎｅｌｍｅｔａｌ−ｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒｆｉｅｌｄ−ｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒ，ＰＭＯＳＦＥＴ）１２４のゲート端子に正の増幅信号１２３を供給する。（例えば、非図示の）負荷を駆動するために、ＮＭＯＳＦＥＴ１１４のドレイン端子は増幅出力電流駆動信号１２８を供給し、ＰＭＯＳＦＥＴ１２４のドレイン端子は増幅出力電流駆動信号１２９を供給する。ＮＭＯＳＦＥＴ１１４のソース端子はアナログ接地１０６に接続され、ＰＭＯＳＦＥＴ１２４のソース端子はＤＣ電圧源１０５に接続される。過電流保護回路１０４と相補過電流保護回路１３４とは、増幅出力電流駆動信号１２８と増幅出力電流駆動信号１２９とを、それぞれ受信する。

過電流保護回路１０４は、レプリカ電流センサー１０３と、カレントミラー回路１１２と、基準電流源１０７と、クランプデバイス１１０と、を含む。レプリカ電流センサー１０３は、ＮＭＯＳＦＥＴ１１４の増幅出力電流駆動信号１２８を検知し、増幅出力電流駆動信号１２８と比例してスケールされた電流信号１４８を供給する。カレントミラー回路１１２は、直列の対として実装されたカレントミラーＰＭＯＳＦＥＴ１１５及びカレントミラーＰＭＯＳＦＥＴ１１６を備え、スケールされた電流信号１４８をカレントミラーＰＭＯＳＦＥＴ１１５のドレイン端子において受信し、カレントミラー出力信号１５８をカレントミラーＰＭＯＳＦＥＴ１１６のドレイン端子において供給する。基準電流源１０７は基準電流信号１５７を供給するように実装されている。カレントミラー出力信号１５８と基準電流信号１５７との差を含む差分信号１６８が、クランプデバイス１１０のクランプＮＭＯＳＦＥＴ１０９のゲート端子に供給される。クランプＮＭＯＳＦＥＴ１０９のドレイン端子は、ＮＭＯＳＦＥＴ１１４のゲート端子に接続される。そして、クランプＮＭＯＳＦＥＴ１０９は、増幅出力電流駆動信号１２８を監視して、予め定められた最大電流駆動レベルまでに継続的に制限するために、ＮＭＯＳＦＥＴ１１４のゲート電圧を制御する。

相補過電流保護回路１３４は、相補レプリカ電流センサー１３３と、相補カレントミラー回路１３２と、相補基準電流源１３７と、相補クランプデバイス１３０と、を備える。相補レプリカ電流センサー１３３は、ＰＭＯＳＦＥＴ１２４の増幅出力電流駆動信号１２９を検出し、増幅出力電流駆動信号１２９に比例してスケールされた電流信号１４９を供給する。相補カレントミラー回路１３２は、直列の対として実装されたカレントミラーＮＭＯＳＦＥＴ１３５及びカレントミラーＮＭＯＳＦＥＴ１３６を備え、スケールされた電流信号１４９をカレントミラーＮＭＯＳＦＥＴ１３５のドレイン端子で受信し、カレントミラー出力信号１５９をカレントミラーＮＭＯＳＦＥＴ１３６のドレイン端子において供給する。相補基準電流源１３７は相補基準電流信号１６７を供給するように実装されている。カレントミラー出力信号１５９と相補基準電流信号１６７の差を含む差分信号１６９は、相補クランプデバイス１３０のクランプＰＭＯＳＦＥＴ１３９のゲート端子に供給される。クランプＰＭＯＳＦＥＴ１３９のドレイン端子はＰＭＯＳＦＥＴ１２４のゲート端子と接続される。そして、クランプＰＭＯＳＦＥＴ１３９は、増幅出力電流駆動信号１２９を監視して、予め定められた最小電流レベルにまで継続的に制限するために、ＰＭＯＳＦＥＴ１２４のゲート電圧を制御する。

図１の過電流保護回路１０４は、過電流状態で過電流保護回路１０４を原理的に不安定にし、駆動アンプ１００内での振動の原因となり得る二つの高インピータンスノードを備える。第１高インピータンスノードは、カレントミラー回路１１２の出力（例えば、カレントミラーＰＭＯＳＦＥＴ１１６のドレイン端子など）に位置し、第２高インピータンスノードはクランプデバイス１１０の出力（例えば、クランプＮＭＯＳＦＥＴ１０９のドレイン端子など）に位置する。相補過電流保護回路１３４は同様の場所に同様の高インピータンスノードを備える。不安定性を低減するために、図１の駆動アンプ１００は、クランプＮＭＯＳＦＥＴ１０９のゲート端子をＮＭＯＳＦＥＴ１１４のゲート端子に接続するミラーキャパシター１０８と、クランプＰＭＯＳＦＥＴ１３９のゲート端子をＰＭＯＳＦＥＴ１２４のゲート端子に接続するミラーキャパシター１３８と、を備える。ミラーキャパシター１０８とミラーキャパシター１３８とは、共に駆動アンプ１００のバンド幅を低減させる。バンド幅の低減は、アンプの性能を降下させ、信号のひずみやノイズの原因となる。さらに、ミラーキャパシター１０８とミラーキャパシター１３８は、駆動アンプ１００内にダイ領域を必要とし、駆動アンプ１００のダイサイズ増大の原因となる。

このように、本技術領域には、改善された過電流保護の安定性及び駆動アンプの性能を提供する改善された過電流保護回路に対するニーズが存在する。

図２は、本開示の例に係る過電流保護回路２０４を備える駆動アンプ２００のブロック図の例を示す。図２に示すように、駆動アンプ２００は、プレアンプ２０１と、メインアンプ２０２と、過電流保護回路２０４と、を備える。プレアンプ２０１は、増幅された信号をメインアンプ２０２の入力に供給する。メインアンプ２０２は、信号をさらに増幅して、増幅出力電流信号を（例えば、図示しない）負荷に供給する。過電流保護回路２０４は、メインアンプと接続され、継続的に増幅出力電流信号を検知し、増幅出力電流信号を制限して、負荷を損傷させる可能性がある電流や、望まれない性能低下を引き起こし得る電流を、メインアンプが負荷に供給することを妨げるために設けられる。

いくつかの例では、過電流保護回路２０４は、電流比較アンプ２１３と、（例えば、図３のＰＭＯＳＦＥＴクランプデバイス２１０のような）ＰＭＯＳＦＥＴクランプデバイス２１０と、を備える。様々な例では、電流比較アンプ２１３は、レプリカ負荷電流センサー２０３と、基準電流源２０７と、を備える。レプリカ負荷電流センサー２０３は、増幅出力電流信号を検知し、レプリカ電流信号を供給する。レプリカ電流信号は、差分信号を生成するために、基準電流源２０７によって生成される基準電流信号と比較される。差分信号は、増幅され、電流比較アンプ電圧出力信号に印加される。ＰＭＯＳＦＥＴクランプデバイス２１０は、電流比較アンプ電圧出力信号を受信し、電流比較アンプ電圧出力信号に応答してメインアンプ２０２における電圧を制限する。

過電流保護回路部を備える駆動アンプ２００の動作が、図３を参照してさらに説明される。図３は、過電流保護回路を備える駆動アンプ２００の概略図の例を示す。図３は、過電流保護回路部を有するヘッドフォン駆動アンプとして実装された駆動アンプ２００を示す。この点について、過電流保護回路部は、過電流保護回路２０４と、過電流保護回路２３４と、を備える。過電流保護回路２０４と過電流保護回路２３４の動作は実質的に同様であり、２つの回路の違いはここで説明される。

プレアンプ２０１は入力電圧の差動対を受信する。ここで、正の入力電圧１１１は非反転（＋）端子で受信され、負の入力電圧１２１は反転（−）端子で受信される。プレアンプ２０１は、負の増幅信号１２２（例えば、入力駆動信号）をＮＭＯＳＦＥＴ１１４のゲート端子に供給し、正の増幅信号１２３（例えば、第２入力駆動信号）をメインアンプ２０２のＰＭＯＳＦＥＴ１２４のゲート端子に供給する。ＮＭＯＳＦＥＴ１１４のドレイン端子は増幅出力電流駆動信号１２８（例えば、電流信号）を供給し、ＰＭＯＳＦＥＴ１２４のドレイン端子は増幅出力電流駆動信号１２９（例えば、第２電流信号）を供給し、（例えば、図示しない）負荷を駆動する。ＮＭＯＳＦＥＴ１１４のソース端子はアナログ接地１０６に接続され、ＰＭＯＳＦＥＴ１２４のソース端子はＤＣ電圧源１０５に接続される。いくつかの例では、ＤＣ電圧源は直流の３ボルトから５ボルトの間であればよい。他の例では他のＤＣ電圧でもよいことが理解される。過電流保護回路２０４と第２過電流保護回路２３４はそれぞれに、増幅出力電流駆動信号１２８と増幅出力電流駆動信号１２９と、を受信する。

過電流保護回路２０４は電流比較アンプ２１３と、ＰＭＯＳＦＥＴクランプデバイス２１０と、を備える。電流比較アンプ２１３は、レプリカ負荷電流センサー２０３と、基準電流源２０７と、を備える。いくつかの例では、レプリカ負荷電流センサー２０３は、ＮＭＯＳＦＥＴ１１４の増幅出力電流駆動信号１２８を検知し、レプリカ電流信号３４８を生成する。この点について、レプリカ負荷電流センサー２０３は、ＮＭＯＳＦＥＴ１１４と同様のＮＭＯＳＦＥＴデバイスであって因数Ｎにスケールされており、増幅出力電流駆動信号１２８を因数Ｎで減衰し、増幅出力電流駆動信号１２８に比例してスケールされた電流信号を含むレプリカ電流信号３４８を生成する。基準電流源２０７は基準電流信号３５８を生成するように実装されている。いくつかの例では、基準電流源２０７は、増幅出力電流駆動信号１２８を予め定められた最大値に制限するように選択可能に設けられた電流源として実装されている。

いくつかの例では、電流比較アンプ２１３は、レプリカ電流信号３４８と基準電流信号３５８の差を含む差分信号を増幅し、電流比較アンプ電圧出力信号３５９を駆動するように作動可能である。電流比較アンプ電圧出力信号３５９は、ＰＭＯＳＦＥＴクランプデバイス２１０のゲート端子に印加される。ＰＭＯＳＦＥＴクランプデバイス２１０のソース端子は、ＮＭＯＳＦＥＴ１１４のゲート電圧を制御するために、ＮＯＭＳＦＥＴ１１４のゲート端子に接続される。この点について、ＰＭＯＳＦＥＴクランプデバイス２１０は、ＮＭＯＳＦＥＴ１１４からの増幅出力電流駆動信号１２８を継続的に監視及び制限するように、予め定められた最大電流信号に対応してＮＭＯＳＦＥＴ１１４のゲート端子における電圧を制限する。

電流比較アンプ２１３が、ＮＭＯＳＦＥＴ１１４のゲート端子に接続されたＰＭＯＳＦＥＴクランプデバイス２１０のソース端子に低インピータンスノードを提供し、レプリカ負荷電流センサー２０３のドレイン端子に単一の高インピータンスノードを提供することが理解されよう。この点について、過電流保護回路２０４は、通常に作動している間及び過電流状態の間の両方で安定なＮＭＯＳＦＥＴ１１４からの増幅出力電流駆動信号１２８を、ミラーキャパシターなしで提供する。

過電流保護回路２３４は、第２電流比較アンプ２３３と、ＮＭＯＳＦＥＴクランプデバイス２３０と、を備える。第２電流比較アンプ２３３は、第２レプリカ負荷電流センサー２４３と、第２基準電流源２３７と、を備える。いくつかの例では、第２レプリカ負荷電流センサー２４３は、ＰＭＯＳＦＥＴ１２４の増幅出力電流駆動信号１２９を検知し、レプリカ第２電流信号３６９を生成する。この点について、第２レプリカ負荷電流センサー２４３は、ＰＭＯＳＦＥＴ１２４と同様のＰＭＯＳＦＥＴデバイスであって因数Ｎにスケールされており、増幅出力電流駆動信号１２９を因数Ｎで減衰させ、増幅出力電流駆動信号１２９に比例してスケールされた電流信号を含むレプリカ第２電流信号３６９を生成する。第２基準電流源２３７は、第２基準電流信号３７９を生成するように実装されている。いくつかの例では、第２基準電流源２３７は、増幅出力電流駆動信号１２９を予め定められた最小値に制限するように選択可能に設けられた電流源として実装されている。

いくつかの例では、第２電流比較アンプ２３３は、レプリカ第２電流信号３６９と第２基準電流信号３７９の差を含む第２差分信号を増幅して、第２電流比較アンプ電圧出力信号３７０を駆動するように作動可能である。第２電流比較アンプ電圧出力信号３７０は、ＮＭＯＳＦＥＴクランプデバイス２３０のゲート端子に印加される。ＮＭＯＳＦＥＴクランプデバイス２３０のソース端子は、ＰＭＯＳＦＥＴ１２４のゲート電圧を制御するために、ＰＭＯＳＦＥＴ１２４のゲート端子に接続される。この点について、ＮＭＯＳＦＥＴクランプデバイス２３０は、ＰＭＯＳＦＥＴ１２４からの増幅出力電流駆動信号１２９を継続的に監視及び制限するために、ＰＭＯＳＦＥＴ１２４のゲート端子の電圧を予め定められた最小電流信号に対応して制限する。

第２電流比較アンプ２３３が、ＰＭＯＳＦＥＴ１２４のゲート端子に接続されたＮＭＯＳＦＥＴクランプデバイス２３０のソース端子に低インピータンスのノードを提供し、第２レプリカ負荷電流センサー２４３のドレイン端子に単一の高インピータンスノードを提供することが理解されよう。この点について、過電流保護回路２３４は、正常に作動している間及び過電流状態の間の両方で安定な、ＰＭＯＳＦＥＴ１２４からの増幅出力電流駆動信号１２９を、ミラーキャパシター無しで提供する。

図４は、過電流保護回路を備える駆動アンプ４００の他の例の概略図の例を示す。例えば、図４は、過電流保護回路４０４又は過電流保護回路４３４で使用される二つのカレントミラー回路を含む。この点について、過電流保護回路４０４は電流比較アンプ４１３とＰＭＯＳＦＥＴクランプデバイス２１０とを備える。電流比較アンプ４１３は、レプリカ負荷電流センサー２０３と、第１カレントミラー回路４５２と、第２カレントミラー回路４５５と、基準電流源２０７と、を備える。

第１カレントミラー回路４５２は、直列の対として実装されたカレントミラーＰＭＯＳＦＥＴ４５３及びカレントミラーＰＭＯＳＦＥＴ４５４を備え、カレントミラーＰＭＯＳＦＥＴ４５３のドレイン端子でレプリカ電流信号３４８を受信し、カレントミラー出力信号４６４をカレントミラーＰＭＯＳＦＥＴ４５４のドレイン端子において供給する。第２カレントミラー回路４５５は、直列の対として実装されたカレントミラーＮＭＯＳＦＥＴ４５６及びカレントミラーＮＭＯＳＦＥＴ４５７を備え、カレントミラーＮＭＯＳＦＥＴ４５６のドレイン端子でカレントミラー出力信号４６４を受信し、カレントミラー出力信号４４８をカレントミラーＮＭＯＳＦＥＴ４５７のドレイン端子において供給する。電流比較アンプ４１３は、カレントミラー出力信号４４８と基準電流信号３５８の差を含む差分信号を増幅して、ＰＭＯＳＦＥＴクランプデバイス２１０を制御するための電流比較アンプ電圧出力信号３５９を駆動するように作動可能である。電流比較アンプ４１３は、ＮＭＯＳＦＥＴ１１４のゲート端子に接続されたＰＭＯＳＦＥＴクランプデバイス２１０のソース端子に低インピータンスノードを供給し、カレントミラーＮＭＯＳＦＥＴ４５７のドレイン端子に単一の高インピータンスノードを供給することが理解されよう。この点について、過電流保護回路４０４は、通常に作動している間及び過電流状態の間の両方で安定なＮＭＯＳＦＥＴ１１４からの増幅出力電流駆動信号１２８を提供する。

過電流保護回路４３４は、電流比較アンプ４３３と、ＮＭＯＳＦＥＴクランプデバイス２３０と、を備える。電流比較アンプ４３３は、第２レプリカ負荷電流センサー２４３と、第１カレントミラー回路４５８と、第２カレントミラー回路４６１と、第２基準電流源２３７と、を備える。第１カレントミラー回路４５８は、直列の対として実装されたカレントミラーＮＭＯＳＦＥＴ４５９とカレントミラーＮＭＯＳＦＥＴ４６０とを備え、レプリカ第２電流信号３６９をカレントミラーＮＭＯＳＦＥＴ４５９のドレイン端子で受信し、カレントミラーＮＭＯＳＦＥＴ４６０のドレイン端子においてカレントミラー出力信号４６８を供給する。第２カレントミラー回路４６１は、直列の対として実装されたカレントミラーＰＭＯＳＦＥＴ４６２とカレントミラーＰＭＯＳＦＥＴ４６３とを備え、カレントミラー出力信号４６８をカレントミラーＰＭＯＳＦＥＴ４６２のドレイン端子で受信し、カレントミラーＰＭＯＳＦＥＴ４６３のドレイン端子においてカレントミラー出力信号４６９を供給する。

電流比較アンプ４３３は、カレントミラー出力信号４６９と第２基準電流信号３７９の差を含む差分信号を増幅して、ＮＭＯＳＦＥＴクランプデバイス２３０を制御するための第２電流比較アンプ電圧出力信号３７０を駆動するように作動可能である。電流比較アンプ４３３は、ＰＭＯＳＦＥＴ１２４のゲート端子に接続されたＮＭＯＳＦＥＴクランプデバイス２３０のソース端子に低インピータンスノードを提供し、カレントミラーＰＭＯＳＦＥＴ４６３のドレイン端子に単一の高インピータンスノードを提供する、ことが理解される。この点について、過電流保護回路４３４は、正常に作動している間及び過電流状態の間の両方で安定な、ＰＭＯＳＦＥＴ１２４からの増幅出力電流駆動信号１２９を提供する。

図５は、本開示の例に係る過電流保護回路の作動についての方法５００を示すフローチャートである。方法５００は、ステップ５０２を実行することから始まる。一例として、ステップ５０２は駆動アンプ２００のＮＭＯＳＦＥＴ１１４、及び／又は、ＰＭＯＳＦＥＴ１２４により実行される。他の例では、ステップ５０２は、駆動アンプ４００のＮＭＯＳＦＥＴ１１４、及び／又は、ＰＭＯＳＦＥＴ１２４により実行される。例えば、負荷を駆動するために、ＮＭＯＳＦＥＴ１１４は増幅出力電流駆動信号１２８を供給し、ＰＭＯＳＦＥＴ１２４は増幅出力電流駆動信号１２９を供給する。

方法５００は、レプリカ電流信号を生成すること（ステップ５０４）を更に含む場合がある。いくつかの例では、レプリカ負荷電流センサー２０３が、ＮＭＯＳＦＥＴ１１４の増幅出力電流駆動信号１２８を検知し、レプリカ電流信号３４８を生成する。いくつかの例では、第２レプリカ負荷電流センサー２４３が、ＰＭＯＳＦＥＴ１２４の増幅出力電流駆動信号１２９を検知し、レプリカ第２電流信号３６９を生成する。

方法５００は、レプリカ電流信号と基準電流信号の差を含む差分信号を増幅して、電流比較アンプ電圧出力信号を駆動すること（ステップ５０６）をさらに含む場合がある。いくつかの例では、基準電流源２０７は、基準電流信号３５８を生成するように実装されている。基準電流源２０７は、増幅出力電流駆動信号１２８を予め定められた最大値に制限するように選択可能に設けられた電流源として実装されている場合がある。いくつかの例では、電流比較アンプ２１３は、レプリカ電流信号３４８と基準電流信号３５８の差を含む差分信号を増幅して、電流比較アンプ電圧出力信号３５９を駆動するように作動可能である。

いくつかの例では、第２基準電流源２３７は、第２基準電流信号３７９を生成するように実装されている。第２基準電流源２３７は、増幅出力電流駆動信号１２９を予め定められた最小値に制限するように選択可能に設けられた電流源として実装されている。いくつかの例では、第２電流比較アンプ２３３は、レプリカ第２電流信号３６９と第２基準電流信号３７９の差を含む第２差分信号を増幅して、第２電流比較アンプ電圧出力信号３７０を駆動するように作動可能である。

方法５００は、電流比較アンプ電圧出力信号に応答して、パワーデバイスのゲート端子電圧を制限すること（ステップ５０８）をさらに含む場合がある。いくつかの例では、電流比較アンプ電圧出力信号３５９が、ＰＭＯＳＦＥＴクランプデバイス２１０のゲート端子を駆動する。ＰＭＯＳＦＥＴクランプデバイス２１０のソース端子は、ＮＭＯＳＦＥＴ１１４のゲート電圧を制御するために、ＮＭＯＳＦＥＴ１１４のゲート端子に接続されている。この点について、ＰＭＯＳＦＥＴクランプデバイス２１０は、ＮＭＯＳＦＥＴ１１４からの増幅出力電流駆動信号１２８を継続的に監視及び制限するために、予め定められた最大電流信号に対応してＮＭＯＳＦＥＴ１１４のゲート端子の電圧を制限する。

いくつかの例では、第２電流比較アンプ電圧出力信号３７０が、ＮＭＯＳＦＥＴクランプデバイス２３０のゲート端子に印加される。ＮＭＯＳＦＥＴクランプデバイス２３０のソース端子は、ＰＭＯＳＦＥＴ１２４のゲート電圧を制御するために、ＰＭＯＳＦＥＴ１２４のゲート端子に接続される。この点について、ＮＭＯＳＦＥＴクランプデバイス２３０は、ＰＭＯＳＦＥＴ１２４からの増幅出力電流駆動信号１２９を継続的に監視及び制限するために、予め定められた最小電流信号に対応してＰＭＯＳＦＥＴ１２４のゲート端子の電圧を制限する。

本開示から、ここで示された様々な例において実装された駆動アンプ２００が、増幅出力電流駆動信号を継続的に監視及び制限する過電流保護回路を提供し得ること、及び、過電流保護の安定性と駆動アンプの性能を改善し得ることが理解される。駆動アンプ２００は、駆動アンプの複雑性及びダイサイズを増加させる安定化素子を追加する要無く過電流保護をすべて最適に安定化させるために、ＮＭＯＳＦＥＴ１１４のゲート電圧を制御するためにＮＭＯＳＦＥＴ１１４パワーデバイスのゲート端子と接続されたＰＭＯＳＦＥＴクランプデバイス２１０と、ＰＭＯＳＦＥＴ１２４のゲート電圧を制御するためにＰＭＯＳＦＥＴ１２４パワーデバイスのゲート端子と接続されたＮＭＯＳＦＥＴクランプデバイス２３０と、を備える。

該当する場合、本開示により提供された様々な例は、ハードウェア、ソフトウェア、又は、ハードウェアとソフトウェアの組み合わせを用いて実装され得る。さらに、該当する場合、ここで示された様々なハードウェア要素、及び／又は、ソフトウェア要素は、本開示の精神から逸脱することなく、ソフトウェア、ハードウェア、及び／又は、両方を含む複合要素に統合され得る。該当する場合、ここで示された様々なハードウェア要素、及び／又は、ソフトウェア要素は、本開示の範囲から逸脱することなく、ソフトウェア、ハードウェア、又は、その両方を含むサブ要素に分割され得る。さらに、該当する場合、ソフトウェア要素はハードウェア要素として、又はその逆として、実装され得ると理解される。

上述の開示は、開示されたそのままの形態や特定の用途分野に本開示を限定するように意図されたものではない。従って、ここに明示されたか暗示されたかにかかわらず、本開示に照らして、様々な代替例、及び／又は、修正が本開示に対して可能であることが理解される。ここまで本開示の例を説明してきたが、本開示の範囲を逸脱することなく形態や詳細を変更し得ることを当業者は認識し得る。よって、本開示は請求項のみによって限定される。

Claims

ドレイン端子に電流信号を生成するように作動可能なＮＭＯＳＦＥＴパワーデバイスと、
前記ＮＭＯＳＦＥＴパワーデバイスのレプリカ電流信号と基準電流信号の差を含む差分信号を増幅して、電流比較アンプ電圧出力信号を駆動するように作動可能な電流比較アンプと、
前記ＮＭＯＳＦＥＴパワーデバイスのゲート端子と接続されたソース端子を備え、前記電流比較アンプ電圧出力信号に応答して、前記ＮＭＯＳＦＥＴパワーデバイスのゲート端子の電圧を制限するように作動可能なＰＭＯＳＦＥＴクランプデバイスと、
を備えるシステム。
前記ＰＭＯＳＦＥＴクランプデバイスが、予め定められた最大電流信号に対応して、前記ＮＭＯＳＦＥＴパワーデバイスのゲート端子の電圧を制限するように作動可能である、
請求項１のシステム。
前記電流比較アンプは、前記レプリカ電流信号を生成するように作動可能なレプリカ負荷電流センサーを備え、前記レプリカ電流信号は、前記電流信号に比例してスケールされた電流信号を含む、
請求項１のシステム。
前記電流比較アンプは、前記基準電流信号を供給するように作動可能な基準電流源を備える、
請求項１のシステム。
ドレイン端子に第２電流信号を生成するように作動可能なＰＭＯＳＦＥＴパワーデバイスと、
前記ＰＭＯＳＦＥＴパワーデバイスのレプリカ第２電流信号と第２基準電流信号の差を含む第２差分信号を増幅して、第２電流比較アンプ電圧出力信号を駆動するように作動可能な第２電流比較アンプと、
前記ＰＭＯＳＦＥＴパワーデバイスのゲート端子と接続されたソース端子を備え、前記第２電流比較アンプ電圧出力信号に応答して、前記ＰＭＯＳＦＥＴパワーデバイスのゲート端子における第２電圧を制限するように作動可能なＮＭＯＳＦＥＴクランプデバイスと、
を更に備える請求項１のシステム。
前記ＮＭＯＳＦＥＴクランプデバイスが、予め定められた最小第２電流信号に対応して、ＰＭＯＳＦＥＴパワーデバイスの前記ゲート端子の電圧を制限するように作動可能な、
請求項５のシステム。
前記第２電流比較アンプは、前記レプリカ第２電流信号を生成するように作動可能な第２レプリカ負荷電流センサーを備え、前記レプリカ第２電流信号は、前記第２電流信号に比例してスケールされた電流信号を含む、
請求項５のシステム。
前記第２電流比較アンプは、前記第２基準電流信号を供給するように作動可能な第２基準電流源を備える、
請求項５のシステム。
前記ＮＭＯＳＦＥＴパワーデバイスの前記ゲート端子と、前記ＰＭＯＳＦＥＴパワーデバイスの前記ゲート端子と、に入力駆動信号を供給するように作動可能な第１ステージアンプを更に備える、
請求項５のシステム。
ドレイン端子に電流信号を生成するように作動可能なＰＭＯＳＦＥＴパワーデバイスと、
前記ＰＭＯＳＦＥＴパワーデバイスのレプリカ電流信号と基準電流信号の差を含む差分信号を増幅し、電流比較アンプ電圧出力信号を駆動するように作動可能な電流比較アンプと、
前記ＰＭＯＳＦＥＴパワーデバイスのゲート端子と接続されたソース端子を備え、前記電流比較アンプ電圧出力信号に応答して、前記ＰＭＯＳＦＥＴパワーデバイスの前記ゲート端子の電圧を制限するように作動可能なＮＭＯＳＦＥＴクランプデバイスと、
を備えるシステム。
前記ＮＭＯＳＦＥＴクランプデバイスは、予め定められた最小電流信号に対応して、前記ＰＭＯＳＦＥＴパワーデバイスの前記ゲート端子の電圧を制限するように作動可能な、
請求項１０のシステム。
前記電流比較アンプは、前記レプリカ電流信号を生成するように作動可能なレプリカ負荷電流センサーを備え、前記レプリカ電流信号は、前記電流信号に比例するようにスケールされた電流信号を含む、
請求項１０のシステム。
前記電流比較アンプは、前記基準電流信号を供給するように作動可能な基準電流源を備える、
請求項１０のシステム。
電流信号をＮＭＯＳＦＥＴパワーデバイスから受信し、
前記電流信号のレプリカ電流信号を生成し、
前記レプリカ電流信号と基準電流信号の差を含む差分信号を増幅して、電流比較アンプ電圧出力信号を駆動し、
前記電流比較アンプ電圧出力信号に応答して、ＰＭＯＳＦＥＴクランプデバイスにより前記ＮＭＯＳＦＥＴパワーデバイスのゲート端子の電圧を制限する、
方法。
前記制限することは、予め定められた最大電流信号に対応して、前記ＮＭＯＳＦＥＴパワーデバイスの前記ゲート端子の電圧を制限することを含む、
請求項１４の方法。
レプリカ負荷電流センサーにより前記レプリカ電流信号を生成することを更に含み、
前記レプリカ電流信号は、前記電流信号と比例してスケールされた電流信号を含む、
請求項１４の方法。
基準電流源により前記基準電流信号を生成することを更に含む、
請求項１４の方法。
第２電流信号をＰＭＯＳＦＥＴパワーデバイスから受信し、
前記第２電流信号のレプリカ第２電流信号を生成し、
前記レプリカ第２電流信号と第２基準電流信号の差を含む第２差分信号を増幅して、第２比較アンプ電圧出力信号を駆動し、
前記第２比較アンプ電圧出力信号に応答して、ＮＭＯＳＦＥＴクランプデバイスにより、前記ＰＭＯＳＦＥＴパワーデバイスのゲート端子の電圧を制限する、
ことを更に含む、請求項１４の方法。
前記制限することは、予め定められた最小第２電流信号に対応して、前記ＰＭＯＳＦＥＴパワーデバイスの前記ゲート端子の電圧を制限することを含む、
請求項１８の方法。
第１ステージアンプにより、入力駆動信号を、前記ＮＭＯＳＦＥＴパワーデバイスの前記ゲート端子と、前記ＰＭＯＳＦＥＴパワーデバイスの前記ゲート端子と、に供給することを更に備える、
請求項１８の方法。