JP2002368563A - 振幅制限回路 - Google Patents
振幅制限回路Info
- Publication number
- JP2002368563A JP2002368563A JP2001175692A JP2001175692A JP2002368563A JP 2002368563 A JP2002368563 A JP 2002368563A JP 2001175692 A JP2001175692 A JP 2001175692A JP 2001175692 A JP2001175692 A JP 2001175692A JP 2002368563 A JP2002368563 A JP 2002368563A
- Authority
- JP
- Japan
- Prior art keywords
- amplitude
- signal
- diode
- current
- limiting circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【目的】 大振幅の交流信号に適用できるコスト面、汎
用性に優れるオーディオ機器における交流信号の振幅制
限回路を提供する。 【構成】 振幅制限回路20は振幅制限を行う際に、交
流信号1の制限を越えるプラス電流+iが実線矢印のよ
うに電流源から順方向接続のダイオードD1と、ツェナ
ーダイオードDZ1と、前記制御用トランジスタQ1の
コレクタからエミッタへの順方向と、順方向接続のダイ
オードD2と、を通してグランドに至る第1の電流経路
を取り、前記交流信号1の制限を越えるマイナス電流−
iが破線矢印が示すようにグランドから順方向接続のダ
イオードD3と、前記ツェナーダイオードDZ1と、前
記制御用トランジスタQ1のコレクタ・エミッタ間の順
方向と、順方向接続のダイオードD4と、を流れて電流
源に至る第2の電流経路を取るので、制御用トランジス
タQ1は常に順方向で動作し、逆耐圧が懸からない構成
であって、一般的なトランジスタが使用可能である。
用性に優れるオーディオ機器における交流信号の振幅制
限回路を提供する。 【構成】 振幅制限回路20は振幅制限を行う際に、交
流信号1の制限を越えるプラス電流+iが実線矢印のよ
うに電流源から順方向接続のダイオードD1と、ツェナ
ーダイオードDZ1と、前記制御用トランジスタQ1の
コレクタからエミッタへの順方向と、順方向接続のダイ
オードD2と、を通してグランドに至る第1の電流経路
を取り、前記交流信号1の制限を越えるマイナス電流−
iが破線矢印が示すようにグランドから順方向接続のダ
イオードD3と、前記ツェナーダイオードDZ1と、前
記制御用トランジスタQ1のコレクタ・エミッタ間の順
方向と、順方向接続のダイオードD4と、を流れて電流
源に至る第2の電流経路を取るので、制御用トランジス
タQ1は常に順方向で動作し、逆耐圧が懸からない構成
であって、一般的なトランジスタが使用可能である。
Description
【0001】
【発明の属する技術分野】本発明は、オーディオ機器に
おける交流信号の振幅を制限する振幅制限回路に関し、
特に増幅された音声信号の振幅制限回路に関するもので
ある。
おける交流信号の振幅を制限する振幅制限回路に関し、
特に増幅された音声信号の振幅制限回路に関するもので
ある。
【0002】
【従来の技術】従来のオーディオ機器における振幅制限
回路(リミッタとも称する。)には、単純にツェナーダ
イオードを互いに逆方向に直列接続した回路や、図5に
示されるような入力INに入る交流信号1の正負両波形
の振幅を直列接続されたツェナーダイオードDZ1、D
Z2と制御用トランジスタQMを構成要素として、この
制御用トランジスタQMをベース側のスイッチ回路SW
1にてオン/オフすることにより任意の条件下で出力O
UTのクリップされた出力信号2のように正負両波形を
振幅制限する振幅制限回路30がある。なお、抵抗R1
は入力側の電流源のインピーダンス、抵抗R2はソフト
クリップの場合に挿入されるものである(ハードクリッ
プの場合は不要)。
回路(リミッタとも称する。)には、単純にツェナーダ
イオードを互いに逆方向に直列接続した回路や、図5に
示されるような入力INに入る交流信号1の正負両波形
の振幅を直列接続されたツェナーダイオードDZ1、D
Z2と制御用トランジスタQMを構成要素として、この
制御用トランジスタQMをベース側のスイッチ回路SW
1にてオン/オフすることにより任意の条件下で出力O
UTのクリップされた出力信号2のように正負両波形を
振幅制限する振幅制限回路30がある。なお、抵抗R1
は入力側の電流源のインピーダンス、抵抗R2はソフト
クリップの場合に挿入されるものである(ハードクリッ
プの場合は不要)。
【0003】前者は単に交流信号の正負両波形の振幅を
所定の振幅以下に常時制限するものであるが(手動の作
動スイッチを挿入させる場合も有り得る。)、後者は制
御用トランジスタQMのオン/オフをマイクロコンピュ
ータやその他の回路で生成される制御信号によって制御
することにより、所定条件下でのみ振幅制限することが
できるため、きめ細かな振幅制限の高速自動制御が可能
である。
所定の振幅以下に常時制限するものであるが(手動の作
動スイッチを挿入させる場合も有り得る。)、後者は制
御用トランジスタQMのオン/オフをマイクロコンピュ
ータやその他の回路で生成される制御信号によって制御
することにより、所定条件下でのみ振幅制限することが
できるため、きめ細かな振幅制限の高速自動制御が可能
である。
【0004】例えばAVアンプにおける電圧増幅段とパ
ワー段の間に挿入して7チャンネルの音声信号の全チャ
ンネルが20V以上の振幅で同時入力された場合にのみ
振幅制限を行うといった使い方ができる。また、パワー
トランジスタの温度上昇を検知して振幅制限を懸けた
り、大出力のサブウーファシステムにおいて所定条件下
でソフトクリップを懸けてスピーカを保護するとともに
平均レベルを上げて音量を上げられるようにするといっ
た利用方法もある。その意味で図5のようなツェナーダ
イオードDZ1、DZ2と制御用トランジスタQMを構
成要素とする振幅制限回路は汎用性が高い振幅制限回路
といえる。
ワー段の間に挿入して7チャンネルの音声信号の全チャ
ンネルが20V以上の振幅で同時入力された場合にのみ
振幅制限を行うといった使い方ができる。また、パワー
トランジスタの温度上昇を検知して振幅制限を懸けた
り、大出力のサブウーファシステムにおいて所定条件下
でソフトクリップを懸けてスピーカを保護するとともに
平均レベルを上げて音量を上げられるようにするといっ
た利用方法もある。その意味で図5のようなツェナーダ
イオードDZ1、DZ2と制御用トランジスタQMを構
成要素とする振幅制限回路は汎用性が高い振幅制限回路
といえる。
【0005】
【発明が解決しようとする課題】上記従来の振幅制限回
路30で使用される制御用トランジスタQMには図5に
示されるように交流信号の制限を越える正極波形のプラ
ス電流は実線矢印のようにツェナーダイオードDZ1か
らDZ2、QMと流れてグランドに至る流れとなり、制
御用トランジスタQMは順方向に動作する。一方、交流
信号の制限を越える負極波形のマイナス電流は破線矢印
のようにグランドから制御用トランジスタQMのエミッ
タからコレクタ、ツェナーダイオードDZ2からDZ1
と流れて電流源に至り、制御用トランジスタQMは逆方
向に動作することになる。而して上記制御用トランジス
タQMにはリバースhFEの高いミュート用トランジス
タを使用することが必要条件となるが、このミュート用
トランジスタの耐圧VCEO(25V程度)は一般のト
ランジスタの約半分と低く、耐圧を越える大振幅の振幅
制限回路では使用できない。また、価格も一般のトラン
ジスタに比して高価である。
路30で使用される制御用トランジスタQMには図5に
示されるように交流信号の制限を越える正極波形のプラ
ス電流は実線矢印のようにツェナーダイオードDZ1か
らDZ2、QMと流れてグランドに至る流れとなり、制
御用トランジスタQMは順方向に動作する。一方、交流
信号の制限を越える負極波形のマイナス電流は破線矢印
のようにグランドから制御用トランジスタQMのエミッ
タからコレクタ、ツェナーダイオードDZ2からDZ1
と流れて電流源に至り、制御用トランジスタQMは逆方
向に動作することになる。而して上記制御用トランジス
タQMにはリバースhFEの高いミュート用トランジス
タを使用することが必要条件となるが、このミュート用
トランジスタの耐圧VCEO(25V程度)は一般のト
ランジスタの約半分と低く、耐圧を越える大振幅の振幅
制限回路では使用できない。また、価格も一般のトラン
ジスタに比して高価である。
【0006】本発明は上記従来の振幅制限回路30のコ
スト面、特性面に鑑みてなされたものであり、高価なミ
ュート用トランジスタに代替するコストの低い一般のト
ランジスタを振幅制限回路に適用可能とするとともに、
大振幅の交流信号を制御できるようにした振幅制限回路
を提供することを目的とする。
スト面、特性面に鑑みてなされたものであり、高価なミ
ュート用トランジスタに代替するコストの低い一般のト
ランジスタを振幅制限回路に適用可能とするとともに、
大振幅の交流信号を制御できるようにした振幅制限回路
を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は、上記課題を解
決するために、交流信号1の正負両波形の振幅をツェナ
ーダイオードDZ1及びDZ2(またはDZ1のみ)と
制御用トランジスタQ 1を用いて制限する振幅制限回路
であって、前記制御用トランジスタQ1をオンして交流
信号1の振幅制限を行う際に、前記交流信号1の制限を
越えるプラス電流が電流源からツェナーダイオードD
Z1と、順方向接続のダイオードD1と、前記制御用ト
ランジスタQ1のコレクタ・エミッタ間の順方向と、順
方向接続のダイオードD2と、を通してグランドに至る
第1の電流経路と、前記交流信号1の制限を越えるマイ
ナス電流がグランドから順方向接続のダイオードD
3と、前記制御用トランジスタQ1のコレクタ・エミッ
タ間の順方向と、順方向接続のダイオードD4と、ツェ
ナーダイオードDZ2(またはDZ1)と、を流れて電
流源に至る第2の電流経路と、を備えることを特徴とす
る振幅制限回路10(または20または25)を提供す
る。
決するために、交流信号1の正負両波形の振幅をツェナ
ーダイオードDZ1及びDZ2(またはDZ1のみ)と
制御用トランジスタQ 1を用いて制限する振幅制限回路
であって、前記制御用トランジスタQ1をオンして交流
信号1の振幅制限を行う際に、前記交流信号1の制限を
越えるプラス電流が電流源からツェナーダイオードD
Z1と、順方向接続のダイオードD1と、前記制御用ト
ランジスタQ1のコレクタ・エミッタ間の順方向と、順
方向接続のダイオードD2と、を通してグランドに至る
第1の電流経路と、前記交流信号1の制限を越えるマイ
ナス電流がグランドから順方向接続のダイオードD
3と、前記制御用トランジスタQ1のコレクタ・エミッ
タ間の順方向と、順方向接続のダイオードD4と、ツェ
ナーダイオードDZ2(またはDZ1)と、を流れて電
流源に至る第2の電流経路と、を備えることを特徴とす
る振幅制限回路10(または20または25)を提供す
る。
【0008】
【発明の実施の形態】本発明に係る振幅制限回路につい
て図面を基に詳述する。
て図面を基に詳述する。
【0009】図1は本発明に係る第1の振幅制限回路1
0の正極波形の電流の流れを示す回路図であり、図2は
同振幅制限回路10の負極波形の電流の流れを示す回路
図である。図3は本発明に係る第2の振幅制限回路20
とその正負両極波形入力の電流の流れを示す回路図であ
る。図4は本発明に係る第3の振幅制限回路25とその
正負両極波形入力の電流の流れを示す回路図である。
0の正極波形の電流の流れを示す回路図であり、図2は
同振幅制限回路10の負極波形の電流の流れを示す回路
図である。図3は本発明に係る第2の振幅制限回路20
とその正負両極波形入力の電流の流れを示す回路図であ
る。図4は本発明に係る第3の振幅制限回路25とその
正負両極波形入力の電流の流れを示す回路図である。
【0010】図1及び図2において、振幅制限回路10
は交流信号1の正負両波形の振幅をツェナーダイオード
DZ1、DZ2と一般的なNPNトランジスタを制御用
トランジスタQ1として用いて振幅制限するものであ
り、交流信号1の正負両波形の制限を越える電流±iに
対して実線矢印のように異なる電流経路を形成して前記
制御用トランジスタQ1に逆耐圧が懸からず順方向での
み動作する回路構成となっている。即ち、電流±iが異
なる電流経路を取るように80V程度の耐圧を有する一
般的な小さなシリコンダイオードD1〜D4を制御用ト
ランジスタQ1のコレクタ側とエミッタ側に挿入して分
岐させている。
は交流信号1の正負両波形の振幅をツェナーダイオード
DZ1、DZ2と一般的なNPNトランジスタを制御用
トランジスタQ1として用いて振幅制限するものであ
り、交流信号1の正負両波形の制限を越える電流±iに
対して実線矢印のように異なる電流経路を形成して前記
制御用トランジスタQ1に逆耐圧が懸からず順方向での
み動作する回路構成となっている。即ち、電流±iが異
なる電流経路を取るように80V程度の耐圧を有する一
般的な小さなシリコンダイオードD1〜D4を制御用ト
ランジスタQ1のコレクタ側とエミッタ側に挿入して分
岐させている。
【0011】より詳細には、前記制御用トランジスタQ
1をオンして交流信号1の振幅制限を行う際に、前記交
流信号1の制限を越えるプラス電流+iが図1の実線矢
印のように電流源からツェナーダイオードDZ1と、順
方向接続のダイオードD1と、前記制御用トランジスタ
Q1のコレクタからエミッタへの順方向と、順方向接続
のダイオードD2と、を通してグランドに至る第1の電
流経路を取り、前記交流信号1の制限を越えるマイナス
電流−iが図2の実線矢印のようにグランドから順方向
接続のダイオードD3と、前記制御用トランジスタQ1
のコレクタからエミッタへの順方向と、順方向接続のダ
イオードD4と、ツェナーダイオードD Z2と、を流れ
て電流源に至る第2の電流経路を取るのである。
1をオンして交流信号1の振幅制限を行う際に、前記交
流信号1の制限を越えるプラス電流+iが図1の実線矢
印のように電流源からツェナーダイオードDZ1と、順
方向接続のダイオードD1と、前記制御用トランジスタ
Q1のコレクタからエミッタへの順方向と、順方向接続
のダイオードD2と、を通してグランドに至る第1の電
流経路を取り、前記交流信号1の制限を越えるマイナス
電流−iが図2の実線矢印のようにグランドから順方向
接続のダイオードD3と、前記制御用トランジスタQ1
のコレクタからエミッタへの順方向と、順方向接続のダ
イオードD4と、ツェナーダイオードD Z2と、を流れ
て電流源に至る第2の電流経路を取るのである。
【0012】以上から明らかなように本振幅制限回路1
0では、従来の振幅制限回路30と比較してダイオード
D1〜D4が付加されるものの、制御用トランジスタQ
1は常に順方向で動作し、且つダイオードD1〜D4が
逆耐圧を担っているので大振幅の場合であっても逆耐圧
がコレクタ−エミッタ間に懸からない。したがって、従
来のミュート用トランジスタに換えて一般的なトランジ
スタが制御用トランジスタQ1として使用出来ることに
なる。
0では、従来の振幅制限回路30と比較してダイオード
D1〜D4が付加されるものの、制御用トランジスタQ
1は常に順方向で動作し、且つダイオードD1〜D4が
逆耐圧を担っているので大振幅の場合であっても逆耐圧
がコレクタ−エミッタ間に懸からない。したがって、従
来のミュート用トランジスタに換えて一般的なトランジ
スタが制御用トランジスタQ1として使用出来ることに
なる。
【0013】なお、ツェナーダイオードDZ1とDZ2
のツェナー電圧を異なるようにすれば正極波形と負極波
形で振幅制限の波高を個別に設定することができる。ま
た、ソフトクリップを行う場合は抵抗R2で調整し、ハ
ードクリップでは抵抗R2は削除される(この意味で抵
抗R2は本回路の構成要素ではない。)。さらに、大振
幅の場合に制御用トランジスタQ1のVCEsatは問
題にならない(VCE satが0.3V程度の一般的な
トランジスタで充分である。)。
のツェナー電圧を異なるようにすれば正極波形と負極波
形で振幅制限の波高を個別に設定することができる。ま
た、ソフトクリップを行う場合は抵抗R2で調整し、ハ
ードクリップでは抵抗R2は削除される(この意味で抵
抗R2は本回路の構成要素ではない。)。さらに、大振
幅の場合に制御用トランジスタQ1のVCEsatは問
題にならない(VCE satが0.3V程度の一般的な
トランジスタで充分である。)。
【0014】次に、図3に示される振幅制限回路20は
本発明の簡略な振幅制限回路の形態である。振幅制限を
行う際に、交流信号1の制限を越えるプラス電流+iが
実線矢印のように電流源から順方向接続のダイオードD
1と、ツェナーダイオードD Z1と、前記制御用トラン
ジスタQ1のコレクタからエミッタへの順方向と、順方
向接続のダイオードD2と、を通してグランドに至る第
1の電流経路を取り、前記交流信号1の制限を越えるマ
イナス電流−iが破線矢印が示すようにグランドから順
方向接続のダイオードD3と、逆方向接続となる前記ツ
ェナーダイオードDZ1と、前記制御用トランジスタQ
1のコレクタからエミッタへの順方向と、順方向接続の
ダイオードD4と、を流れて電流源に至る第2の電流経
路を取る。
本発明の簡略な振幅制限回路の形態である。振幅制限を
行う際に、交流信号1の制限を越えるプラス電流+iが
実線矢印のように電流源から順方向接続のダイオードD
1と、ツェナーダイオードD Z1と、前記制御用トラン
ジスタQ1のコレクタからエミッタへの順方向と、順方
向接続のダイオードD2と、を通してグランドに至る第
1の電流経路を取り、前記交流信号1の制限を越えるマ
イナス電流−iが破線矢印が示すようにグランドから順
方向接続のダイオードD3と、逆方向接続となる前記ツ
ェナーダイオードDZ1と、前記制御用トランジスタQ
1のコレクタからエミッタへの順方向と、順方向接続の
ダイオードD4と、を流れて電流源に至る第2の電流経
路を取る。
【0015】唯、上記振幅制限回路20では、ベース電
流が正極波形と負極波形で異なり、負極側になったとき
にツェナーダイオードDZ1分だけ電位が下がってしま
うためベース電流が増える。しかし、この点に注意して
制御用トランジスタQ1の駆動回路が設計されていれば
問題はない。但し、振幅制限値(波高)は正負両極で同
一となる。
流が正極波形と負極波形で異なり、負極側になったとき
にツェナーダイオードDZ1分だけ電位が下がってしま
うためベース電流が増える。しかし、この点に注意して
制御用トランジスタQ1の駆動回路が設計されていれば
問題はない。但し、振幅制限値(波高)は正負両極で同
一となる。
【0016】なお、本発明における制御用トランジスタ
Q1としては、図1、図2の振幅制限回路10や図3の
振幅制限回路20のようにNPNトランジスタを用いる
場合の他、図4に示される振幅制限回路25のようにP
NPトランジスタを用いることもできる。この振幅制限
回路25の例では、ダイオードD1〜D4、ツェナーダ
イオードDZ1、DZ2の向きが図1の振幅制限回路1
0の場合と全て逆になり、交流信号1の制限を越えるプ
ラス電流+iが実線矢印の第1の電流経路を取り、交流
信号1の制限を越えるマイナス電流−iが破線矢印の第
2の電流経路を取る。即ち、±iの電流経路が入れ替わ
り、且つその向きが逆になっている。
Q1としては、図1、図2の振幅制限回路10や図3の
振幅制限回路20のようにNPNトランジスタを用いる
場合の他、図4に示される振幅制限回路25のようにP
NPトランジスタを用いることもできる。この振幅制限
回路25の例では、ダイオードD1〜D4、ツェナーダ
イオードDZ1、DZ2の向きが図1の振幅制限回路1
0の場合と全て逆になり、交流信号1の制限を越えるプ
ラス電流+iが実線矢印の第1の電流経路を取り、交流
信号1の制限を越えるマイナス電流−iが破線矢印の第
2の電流経路を取る。即ち、±iの電流経路が入れ替わ
り、且つその向きが逆になっている。
【0017】
【発明の効果】本発明に係る振幅制限回路は上記のよう
に構成されているため、以下に記載するような効果を有
する。
に構成されているため、以下に記載するような効果を有
する。
【0018】(1)交流信号の正負両極波形に対して制
御用トランジスタを常に順方向にのみ動作させ且つ逆耐
圧が懸からないので、一般的なトランジスタを定格以内
で使用可能である。
御用トランジスタを常に順方向にのみ動作させ且つ逆耐
圧が懸からないので、一般的なトランジスタを定格以内
で使用可能である。
【0019】(2)耐圧が充分に取れるので大振幅の交
流信号の振幅制限が可能である。
流信号の振幅制限が可能である。
【0020】(3)ミュート用トランジスタを使用しな
いのでコストが低減される。
いのでコストが低減される。
【0021】
【図1】本発明に係る第1の振幅制限回路の正極波形の
電流経路を示す回路図である。
電流経路を示す回路図である。
【図2】本発明に係る第1の振幅制限回路の負極波形の
電流経路を示す回路図である。
電流経路を示す回路図である。
【図3】本発明に係る第2の振幅制限回路とその正負両
極波形の電流経路を示す回路図である。
極波形の電流経路を示す回路図である。
【図4】本発明に係る第3の振幅制限回路とその正負両
極波形の電流経路を示す回路図である。
極波形の電流経路を示す回路図である。
【図5】従来の振幅制限回路の回路図例である。
1 交流信号 2 クリップされた出力信号 10、20、25、30 振幅制限回路 D1〜D4 ダイオード DZ1、DZ2 ツェナーダイオード QM 制御用トランジスタ(ミュート用トランジスタ) Q1 制御用トランジスタ(一般的なトランジスタ) R1〜R3 抵抗 SW1 スイッチ回路
Claims (1)
- 【請求項1】 交流信号の正負両波形の振幅をツェナー
ダイオードと制御用トランジスタを用いて制限する振幅
制限回路であって、前記制御用トランジスタをオンして
交流信号の振幅制限を行う際に、前記交流信号の制限を
越えるプラス電流が電流源からツェナーダイオードと、
順方向接続のダイオードと、前記制御用トランジスタの
コレクタ・エミッタ間の順方向と、順方向接続のダイオ
ードと、を通してグランドに至る第1の電流経路と、前
記交流信号の制限を越えるマイナス電流がグランドから
順方向接続のダイオードと、前記制御用トランジスタの
コレクタ・エミッタ間の順方向と、順方向接続のダイオ
ードと、ツェナーダイオードと、を流れて電流源に至る
第2の電流経路と、を備えることを特徴とする振幅制限
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001175692A JP2002368563A (ja) | 2001-06-11 | 2001-06-11 | 振幅制限回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001175692A JP2002368563A (ja) | 2001-06-11 | 2001-06-11 | 振幅制限回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002368563A true JP2002368563A (ja) | 2002-12-20 |
Family
ID=19016776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001175692A Pending JP2002368563A (ja) | 2001-06-11 | 2001-06-11 | 振幅制限回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002368563A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006520166A (ja) * | 2003-03-11 | 2006-08-31 | レイセオン・カンパニー | 無線周波数クランピング回路 |
JP2007080009A (ja) * | 2005-09-15 | 2007-03-29 | Hugle Electronics Inc | 交流安定化電源装置 |
US7961044B2 (en) | 2008-11-27 | 2011-06-14 | Yamaha Corporation | Amplifier |
-
2001
- 2001-06-11 JP JP2001175692A patent/JP2002368563A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006520166A (ja) * | 2003-03-11 | 2006-08-31 | レイセオン・カンパニー | 無線周波数クランピング回路 |
JP4728222B2 (ja) * | 2003-03-11 | 2011-07-20 | レイセオン カンパニー | 無線周波数クランピング回路 |
JP2007080009A (ja) * | 2005-09-15 | 2007-03-29 | Hugle Electronics Inc | 交流安定化電源装置 |
JP4638309B2 (ja) * | 2005-09-15 | 2011-02-23 | ヒューグルエレクトロニクス株式会社 | 交流安定化電源装置 |
US7961044B2 (en) | 2008-11-27 | 2011-06-14 | Yamaha Corporation | Amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4072765B2 (ja) | 電力増幅回路 | |
JP3459442B2 (ja) | 差動増幅回路及びそれを用いた電力増幅装置 | |
US6741099B1 (en) | Transistor driver circuit | |
JPS644375B2 (ja) | ||
JPH09205789A (ja) | モータの駆動回路 | |
JP2003069401A (ja) | 半導体電力変換装置 | |
JP2000223966A (ja) | 電力増幅器装置 | |
US4612452A (en) | Control circuit for the switching of inductive loads having a push-pull output stage | |
EP0921624B1 (en) | Device for driving self arc-extinguishing type power element | |
JP2002368563A (ja) | 振幅制限回路 | |
JPS6212751B2 (ja) | ||
WO2022129943A1 (en) | Three output dc voltage supply with short circuit protection | |
JP3620766B2 (ja) | 増幅器用電圧供給回路 | |
JP3053778B2 (ja) | 直列トランジスタ回路 | |
US5291105A (en) | Control circuit for a half-wave brushless motor with a surge limiter | |
EP1638205A1 (en) | Driver circuit | |
JP2815434B2 (ja) | 出力回路装置 | |
JP6965817B2 (ja) | 車載dc−acインバータ | |
JP4604396B2 (ja) | 音声出力制御回路 | |
JP2591411Y2 (ja) | 映像信号のクリップ回路 | |
JP3505325B2 (ja) | Btl増幅回路 | |
JP2785568B2 (ja) | 過電圧保護回路 | |
JP3423216B2 (ja) | クリップ回路 | |
JPS5868307A (ja) | プツシユプルアンプの過電流保護回路 | |
JPS62287706A (ja) | 直流電力増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050607 |