JP2000223966A - 電力増幅器装置 - Google Patents

電力増幅器装置

Info

Publication number
JP2000223966A
JP2000223966A JP2000006420A JP2000006420A JP2000223966A JP 2000223966 A JP2000223966 A JP 2000223966A JP 2000006420 A JP2000006420 A JP 2000006420A JP 2000006420 A JP2000006420 A JP 2000006420A JP 2000223966 A JP2000223966 A JP 2000223966A
Authority
JP
Japan
Prior art keywords
amplifier
class
pair
coupled
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000006420A
Other languages
English (en)
Inventor
Jan L J Servaes
ヤン・ルイ・ヨセフイナ・セルフアエス
Jean-Philippe Robert A Cornil
ヤン−フイリペ・ロベルト・アデイール・コルニル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Alcatel Lucent SAS
Original Assignee
Alcatel CIT SA
Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA, Alcatel SA filed Critical Alcatel CIT SA
Publication of JP2000223966A publication Critical patent/JP2000223966A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244Stepped control
    • H03F1/025Stepped control by using a signal derived from the input signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277Selecting one or more amplifiers from a plurality of amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/504Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/511Many discrete supply voltages or currents or voltage levels can be chosen by a control signal in an IC-block amplifier circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/516Some amplifier stages of an amplifier use supply voltages of different value

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 チップ面積が小さくなるG級増幅器を提供す
ること。 【解決手段】 増幅器装置は、第1および第2の対のバ
イアス電圧でバイアスされたG級増幅器、駆動制御回路
および第2の対の電源電圧でバイアスされた第2の増幅
器(C)を含む。駆動制御回路(DCD)は、G級増幅
器の電流が第1の対のバイアス電圧から第2の対のバイ
アス電圧に内部的に切り換わる入力信号振幅よりも大き
い入力信号の振幅で、前記第2の増幅器(C)をオンに
するように構成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、請求項1の非特徴
部分に記載されている増幅器装置に関する。
【0002】
【従来の技術】そのような増幅器装置は、例えば、米国
特許第 3,772,606号 「Multi−lev
el power amplifier」により、当技
術分野ではすでに知られている。そこには、4つのトラ
ンジスタの直列接続からなる増幅器装置が示されてい
る。実際に、この先行技術文献の図2および図3に、第
1のエミッタフォロワを構成する第1の対のトランジス
タ39と40が、一対のダイオードを介して、第1の対
のバイアス電圧を供給する第1の対の電源の間に結合さ
れている。第1の対と同じ極性でそれよりも大きい振幅
の第2の対のバイアス電圧を第2の対の電源端子に供給
する第2の対の電源が、この先行技術文献の図2および
図3の最も外側のトランジスタ44と49の間に結合さ
れている。
【0003】直列になったこの4つのトランジスタの構
成は、一般にG級増幅器のバイポーラ変形体またはプッ
シュプル変形体として知られている。
【0004】この先行技術のG級増幅器変形体の4つの
入力端子は、バイアス手段を介して入力信号源に結合さ
れているが、そのバイアス手段は請求項1の駆動制御回
路に対応する。
【0005】この先行技術文献の図2では、このバイア
ス手段は、47と48で示されている一対の抵抗に対応
する。図3では、トランジスタは、抵抗60、56、5
8、および62の直列接続および2つのダイオード64
と66によって違った方法で入力信号源に結合されてい
る。しかし、これらの変形体は全て、増幅器装置の入力
端子をG級増幅器の異なる入力端子に結合するためのそ
のような駆動制御回路の異なる実施形態と考えることが
できる。
【0006】
【発明が解決しようとする課題】このようなG級電力増
幅器は、電力消費の観点から効率が良いことが分かって
いる。しかし、1つの重大な欠点は、集積回路として実
現しなければならない場合に、大きいシリコン面積を必
要とすることである。実際に、例えば従来技術の実施形
態のバイポーラまたはプッシュプルの変形体では、可能
な最大の電力または電流を、負荷に供給することおよび
負荷から吸い込むことが可能であるように4つのトラン
ジスタ全てを寸法決定しなければならない。しかし、オ
ーディオ増幅器または非対称ディジタル加入者回線の増
幅器などの用途では、この最大電流は非常に例外的な状
況で供給できなければならないだけである。これは入力
信号が高い波高率を持っているためであるが、このこと
は、一般に入力信号の平均値はむしろ低いこと、およ
び、このような非常にまれに起きる状況でのみ、入力信
号はこの最大レベルに達することを意味している。この
状況でのみ、最大電流を負荷に供給しなければならな
い。しかし、この大きい電流は、最大電圧の電源に接続
されているトランジスタを介してだけでなく、低い電圧
の電源に結合されている最も内側のトランジスタを介し
ても流れるので、4つのトランジスタ全てを、このまれ
に起きる大きい電流を流すことができるように寸法決定
しなければならない。
【0007】したがって、本発明の目的は、従来技術の
G級増幅器と比較して必要なチップ面積が小さい、上記
の知られているタイプの増幅器装置を提供することであ
る。
【0008】
【課題を解決するための手段】本発明によれば、この目
的は、請求項1の特徴部分にさらに記載されているよう
に前記増幅器装置が第2の増幅器をさらに組み込むこと
で達成される。
【0009】第2の対のバイアス電圧でバイアスされ、
G級増幅器と並列に結合された第2の増幅器を追加する
ことで、まれに起きる電流ピークは今や第2の増幅器と
G級増幅器の間に分布するようになる。このようにし
て、構成トランジスタを元のG級増幅器よりもはるかに
小さくすることができる。そのような第2の増幅器の実
施形態は、トランジスタを2つしか含まないので、その
結果の構成のトランジスタの総面積は元のG級の構成よ
りもかなり小さくなる。このことは、さらに先の段落で
明確に示される。このようにして、駆動制御回路は通常
のG級動作も依然として保証しながら、内部的なG級遷
移点から第2の増幅器もまたオンにするようになる。一
般に、第1の対のバイアス電圧の電圧値に等しいかまた
はそれより大きい入力電圧に対して、この内部的なG級
遷移点に達する。
【0010】本発明の他の特徴は、前記第2の増幅器が
C級増幅器であることである。
【0011】また、このようにすると、構造全体の電力
消費は元のG級増幅器の電力消費となお同等である。
【0012】本発明のさらに他の特徴は、請求項3に記
載されている。
【0013】増幅器装置のいくつかの実施形態では、駆
動制御だけが第2の増幅器の作動開始を決定するのでは
なく、G級増幅器の抵抗もまた決定する。これについて
は、本明細書の説明の部分でより詳細に説明する。
【0014】本発明のさらに他の特徴は、請求項4に記
載されている。
【0015】請求項4に記載の特徴は、増幅器装置全体
の面積を従来技術と比較して小さくするだけでなく、同
時に、両方の増幅器を通る電流枝路に抵抗の差を実現す
るのにも役立つ。この差によって、G級増幅器を流れる
電流をむしろ制限することが可能になる。さらに、それ
によってG級の動作から、第2の増幅器と並列になった
G級の動作への滑らかな遷移が得られるように、全増幅
器装置の出力インピーダンスを調整することもできる。
【0016】添付の図面に関連して行う実施形態につい
ての以下の説明を読めば、本発明の上記およびその他の
目的と特徴がより明らかになり、本発明自体が最良に理
解できよう。
【0017】
【発明の実施の形態】本発明による増幅器装置Aの基本
的な図式を図1に示す。この増幅器装置は、第1の対の
バイアス電圧V1+とV1−を受け取るための第1の対
の電源端子GV1+とGV1−を含むG級増幅器Gを含
む。このG級増幅器は、第2の対のバイアス電圧V2+
とV2−を受け取るための第2の対の電源端子GV2+
とGV2−も同様に含む。いくつかの実施形態では、両
方の対の各々の電圧は極性が反対で、大きさが等しい。
例えば、第1の対については+5Vと−5Vであり、第
2の対については+10Vと−10Vである。しかし、
他の実施形態では、V1+とV1−がゼロのアース基準
に対して対称になっていない。例えば、V1+とV1−
が第1の対では+5Vと−2Vであり、第2の対では+
10Vと−4Vである。各対のバイアス電圧の1つが、
同様にアースまたは基準電位に一致してもよい。例え
ば、それぞれ、V1−とV1+に対して0と+5Vであ
り、V2−とV2+対して0と+10Vである。後者の
場合には、G級増幅器のユニポーラの変形体が使用さ
れ、前者の場合には、G級増幅器のバイポーラまたはプ
ッシュプルの変形体が使用される。
【0018】いずれの場合にも、第1の対のバイアス電
圧で定まる第1の範囲内にある電圧は、第2の対のバイ
アス電圧によって決まる第2の範囲内にもあり、この第
2の範囲は、さらに第1の範囲の少なくとも一方の側で
この第1の範囲と重なっている。このように第2の範囲
は、第1の範囲を全体的に含み、第1の範囲よりも大き
い。
【0019】増幅器装置Aは、入力端子INをさらに含
み、この入力端子INは駆動制御回路DCDの入力端子
DCDINに結合されている。図1の概略図では、DC
Dは、6つの出力端子DCDOUT1からDCDOUT
6を含む。この出力端子のうちの4つの端子DCDOU
T1からDCDOUT4は、G級増幅器のそれぞれの入
力端子ING1からING4に結合されいる。残りの2
つの出力端子DCDOUT5とDCDOUT6は、増幅
器装置の一部でもある第2の増幅器Cのそれぞれの入力
端子INC1とINC2に結合されている。しかし、G
級増幅器がたった2つの入力端子だけを含み、第2の増
幅器がたった1つの入力端子だけを含む他の増幅器装置
の図式がある。これは、例えば、G級増幅器のユニポー
ラの変形体の場合である。G級増幅器のこのユニポーラ
変形体には、たった1つの入力端子を含む第2の増幅器
のユニポーラの変形体が、増幅器装置で使用される。こ
の場合に、駆動制御回路は、増幅器装置の入力の信号の
関数として両方の増幅器の動作を制御するように構成さ
れ、したがって、その含む出力端子も少ない。
【0020】そのようなG級増幅器のユニポーラまたは
バイポーラの両変形体の実施形態が、引用した先行技術
の米国特許出願に記載されている。しかし、電力増幅器
に関する専門の文献に、その他の実施形態を見付けるこ
とができる。
【0021】G級増幅器の出力端子OUTGは、増幅器
構成Aの出力端子OUTに結合されている。
【0022】第2の増幅器Cは、それぞれCV2+とC
V2−で示される他の対の電源端子により第2の対のバ
イアス電圧V2+、V2−でバイアスされる。図1にお
いて、第2の増幅器は2つの入力端子INC1とINC
2を含む。しかし、本明細書の前の段落で既に簡単に述
べたように、第2の増幅器が単に1つの入力端子を有す
る他の実施形態がある。
【0023】同様に、第2の増幅器の出力端子OUTC
は、増幅器装置の出力端子OUTに結合される。増幅器
装置の出力端子OUTは、一般に、必ずではないが、負
荷抵抗RLOADを介してアースまたは基準端子に接続
される。
【0024】駆動制御回路DCDは、入力端子INの入
力信号の関数として両方の増幅器の動作を制御するよう
に構成されている。DCDは、G級増幅器そのものの動
作を制御する他に、さらに、G級増幅器内部で内部的な
遷移を実現する入力信号の値に等しいかまたはそれより
も大きい入力信号の値で、第2の増幅器が電流を伝導す
るように調節をするように構成されている。
【0025】G級増幅器に第2の増幅器を追加すること
で、負荷への、または負荷からの大きい出力電流は、今
や、G級増幅器と第2の増幅器の両方にわたって分布す
るようになる。このことには、この同じ電流を負荷にま
たは負荷から、流しまたは吸い込む場合、G級増幅器の
トランジスタを、単一のG級構成の場合よりも小さく設
計することができるという利点がある。図2に示す実施
形態によって詳細に説明するように、結果として得られ
る構成は元のG級増幅器よりもはるかに小さくなる。
【0026】さらに、電力効率のよい増幅器構成を得る
ために、第2の増幅器は通常C級増幅器装置であり、さ
らに、C級動作は適当な駆動制御回路で得られる。
【0027】さらに、第2の増幅器のトランジスタがG
級増幅器のトランジスタよりも所定の係数だけ大きくな
るように設計することで、この係数が、両増幅器の間の
遷移点にさらに影響を及ぼすようにすることができる。
このようにして、G級増幅器の動作の第2の増幅器への
遷移は、駆動制御回路DCDそのものの動作だけでは決
まらない。
【0028】次にこれについて図2によってさらに説明
する。図2は、本増幅器装置のプッシュプル変形体の1
つの可能な実施形態を示す。図面を複雑にしすぎないた
めに、図1の端子で示されていないものもあることに注
意する必要がある。しかし、それらの端子については次
の部分で述べる。
【0029】この図から分かるように、G級増幅器は、
4つのトランジスタT1、T2、T3およびT4の直列
接続のよく知られている構成からなる。T1は、n型ト
ランジスタであり、そのコレクタはGV2+に結合さ
れ、そのベースはG級増幅器の第1の入力端子ING1
を構成し、そのエミッタは第2のトランジスタT2のコ
レクタに結合される。第2トランジスタは、同様にn型
トランジスタであり、そのベースはG級増幅器の第2の
入力端子ING2を構成し、そのエミッタはこのG級増
幅器の出力端子OUTGを構成する。T2のコレクタ
は、ダイオードD1を介してGV1+と結合され、大入
力信号に対して、T1がT2を介して電流を負荷に供給
し、GV1+に供給することがないようにする。T2の
エミッタは、p型トランジスタである第3のトランジス
タT3のエミッタに結合される。T3のベースは、G級
増幅器の第3の端子ING3を構成し、T3のコレクタ
は第4のトランジスタT4のエミッタおよび第2のダイ
オードD2のアノードに結合される。この第2のダイオ
ードD2のカソードは、GV1−に結合される。T4
は、同様にp型トランジスタであり、そのコレクタはV
2−に結合され、そのベースはG級増幅器の第4の入力
端子ING4を構成する。
【0030】第2の増幅器Cは、たった2つのトランジ
スタT5およびT6で構成された非常に簡単なC級増幅
器からなる。T5は、n型トランジスタであり、そのコ
レクタはCV2+に結合され、そのエミッタはこの第2
の増幅器の出力端子OUTCを構成し、さらにT6のエ
ミッタ端子にも結合される。T6は、p型トランジスタ
であり、そのコレクタはCV2−に結合される。T5の
ベースは、第2の増幅器の第1の入力端子INC1を構
成する。T6のベースは、この第2の増幅器Cの第2の
入力端子INC2を構成する。第2の増幅器の出力端子
OUTCは、G級増幅器の出力端子OUTGに結合さ
れ、さらに、負荷抵抗RLOADを介してアース端子に
結合される。
【0031】図2の駆動制御回路DCDの実施形態で
は、入力端子DCDINは、駆動制御回路DCDの第1
の出力端子DCDOUT1および第4の出力端子DCD
OUT4に直接に結合される。また、入力端子DCDI
Nは、増幅器構成Aの入力端子も構成し、さらに、DC
DOUT1、DCDOUT4はそれぞれING1、IN
G4に直接結合されるので、入力信号はT1とT4のベ
ース端子に直接に加わる。さらに、駆動制御回路DCD
は、第3のダイオードD3を含み、そのアノードはDC
DINに結合され、そのカソードはDCDOUT5に結
合される。第4のダイオードD4が同様にDCDに含ま
れ、D4のカソードはDCDINに結合され、アノード
はDCDOUT6に結合される。DCDは、さらに、D
CDINとDCDOUT2の間に結合された第1の抵抗
R1、およびDCDINとDCDOUT3の間に結合さ
れた第2の抵抗R2を含む。
【0032】この実施形態の動作を次に説明する。V1
−とV1+の間の値の入力信号に対しては、G級増幅器
のトランジスタT2とT3だけが電流を伝導する。実際
に、V1+より低い正の値の入力信号に対しては、ダイ
オードD1によってトランジスタT1が電流を伝導する
のを妨げられる。一方で、出力の電圧はT2のベース−
エミッタ間の電圧差をもって入力電圧に追従するので、
ダイオードD3によって、第2の増幅器のトランジスタ
T5が電流を伝導するのを妨げられる。したがって、T
5のベース−エミッタ間の電圧はほぼゼロであり、T5
をオンにするのを妨げる。負の値ではあるがV1−より
も正である入力信号に対しては、ダイオードD2によっ
て、T4が電流を伝導するのを妨げられ、また、正の電
圧について前に説明したのと同じ理由で、ダイオードD
4によって、T6が電流を伝導するのを妨げられる。
【0033】次に、説明の残りの部分では、正の入力電
圧の場合について説明を行う。負の入力信号の場合につ
いて同様の推論を得ることは、当業者にとって明らかな
ことであろう。
【0034】入力電圧がV1+よりも大きくなると、必
ずトランジスタT2は飽和し、一方でトランジスタT1
はアクティブになる。入力電圧を増すと、T1のエミッ
タはダイオード電圧の差をもってこの入力電圧に追従す
るようになり、一方で、T2は、そのコレクタとエミッ
タの両端間にその飽和電圧が掛かっている抵抗として作
用するようになる。ダイオードD1は、オフになる。
【0035】今ではトランジスタT1とT2を通って負
荷に流れている電流のため、およびエミッタ抵抗やコレ
クタ抵抗などのトランジスタT1とT2の固有抵抗のた
めに、出力端子の電圧は、入力電圧からダイオードを正
バイアスするためのビルトイン電圧である0.7ボルト
の2倍だけを引いたものに等しいような点に達する。そ
の瞬間以降、T5のベース−エミッタダイオードは順方
向にバイアスされるようになるため、第2の増幅器のT
5も同様に電流を伝導することができるようになる。ト
ランジスタT1とT2の寸法および製造プロセスによっ
ては、エミッタ抵抗が、INの電圧とOUTの電圧の間
に1.4ボルトの必要な電圧降下を生じさせるためにそ
のクリティカルな値にならないこともある。そのような
場合には、T1およびT2と直列に余分な抵抗を追加す
る必要がある。
【0036】第2の増幅器をオンにすると、負荷RLO
ADに流れる全電流のG級増幅器と第2の増幅器Cとの
分配は、その瞬間以降、並列になった両方の電流経路に
存在する抵抗の比によって決まる。第1の電流経路はT
5を通る第2の増幅器にあり、第2の電流経路はT2と
直列になったT1を通るG級増幅器にある。チップ面積
の観点から、T1およびT2と比較してずっと大きい電
流がT5を流れることが望ましい。実際に、この場合に
は、T5は最も大きいトランジスタでなければならない
ので、それに対応して最も大きい電流を流す。その時
に、T1およびT2はより小さくすることができて、よ
り少ない電流がT1およびT2を流れるようになる。増
幅器装置全体のチップ全体の面積は、この場合の方が、
G級増幅器を含むだけの構成の場合よりもはるかに小さ
くなる。
【0037】これは、下記の例によって容易に理解する
ことができる。たった1つのG級増幅器だけを利用でき
る構成では、T1とT2の両方を、V2+をRLOAD
で割ったものにほぼ等しい最大電流を流すことができる
ように寸法決定しなければならない。この面積をAT1
とする。
【0038】第2の増幅器を追加することで、今度は、
この同じ最大電流をT5と、T2と直列のT1に分ける
ことができる。例えば、T5の面積がAT1の約80%
で、T1とT2の面積が両方ともAT1の20%である
場合を考えてみる。この比をどのようにして選んだか
は、後の段落で説明する。(80%+20%+20%)
×AT1は2×AT1よりも小さいことは明らかであ
る。負の入力電圧を処理するためにも、この全体の構成
が繰返されることになるので、効果はもっと顕著になっ
てくる。すなわち、元のG級構成の4×AT1と比較し
て2.4×AT1となる。したがって、このことは40
%の面積の節約になることを意味する。T5にもっと大
きいトランジスタを使用することで、この節約はより顕
著にさえなる。
【0039】両電流経路のトランジスタの寸法をこのよ
うに非対称にしたことの特有の結果として、T1とT2
のG級増幅器経路の固有抵抗が、T5を通るC級増幅器
経路と比較して大きくなる。実際に、バイポーラトラン
ジスタの場合には、エミッタおよびコレクタの抵抗は、
多かれ少なかれエミッタ面積に、したがってトランジス
タ面積に逆比例して拡大または縮小する。MOSトラン
ジスタの場合には、トランジスタの幅を長さで割ったも
のが、そのトランジスタを流れることができる電流を決
定する。一般に、長さを短くするので、トランジスタ幅
がトランジスタの面積を決定する。同時に、幅を長さで
割ったこの比で、固有抵抗も決まる。このようにして、
この抵抗はトランジスタ幅に逆比例する。
【0040】G級増幅器と並列な第2の増幅器を有する
構成では、このように大抵の場合に、G級増幅器のトラ
ンジスタは最も小さなトランジスタであるから、G級増
幅器のトランジスタの固有抵抗から当然の結果として自
動的に第2の増幅器をオンにするようになる。両方の経
路のどちらにも追加の抵抗が加えられていない場合で、
T5とT1の面積の間に4の係数が使用された上記の例
の場合には、上記のオンした時点から、第2の増幅器
が、追加される電流の少なくとも80%を引き受けるよ
うになり、一方でG級増幅器がこの追加される電流のせ
いぜい20%を引き受ける。実際には、T1の抵抗がT
2の抵抗と直列であり、それでさらにG級増幅器の経路
の全抵抗が増加するということから、当然の結果として
このようになる。図2の実施形態では、正の振れの入力
信号に対しては下記の式が当てはまる。
【0041】Vin−Vout−1.4V=IT5
(RT1/4) Vin−Vout−VsatT2−0.7V=IT1
2・RT1 T1+IT5=Vout/Rload ここで、Vinは入力電圧の値を示し、Voutは出力
電圧の値を示し、1.4VはダイオードD3と、T5の
ベース−エミッタダイオードの電圧降下に対応し、Vs
atT2はトランジスタT2のコレクタ−エミッタ間の
飽和電圧で、一般的な値は0.2Vであり、0.7Vは
T1のベース−エミッタダイオードの電圧降下に対応す
る。
【0042】一般に、トランジスタは、負荷を流れる最
大電流のうちのその割当て分を流すことができるように
設計される。最大電流は、V2+をRLOADで割った
ものとして完全に決定される。T5とT1の面積の間の
係数は、V2+とV1+とRLOADの値に基づいて選
ばれるが、この選ばれた係数に対して、次にT5とT1
の最大電流が決定され、その結果としてT5とT1の面
積が決定される。
【0043】駆動制御回路について、他の多くの実施形
態が存在することは明らかである。実際のところ、G級
増幅器の特定の実施形態のための各々の存在する駆動制
御回路は、G級増幅器の内部的なターンオンの前に、追
加された第2の増幅器がオンしないように構成されてい
ることが必要である。G級増幅器の内部的なターンオン
は、通常、正の振れの入力信号ではほぼV1+の電圧で
起き、負の振れの入力信号ではV1−の電圧で起きる。
【0044】図2では、バイポーラトランジスタを使用
する実施形態を示した。しかし、npn、pnpのバイ
ポーラトランジスタをそれぞれnMOS、pMOSのト
ランジスタで置き換えることができることは明らかであ
る。
【0045】以上、本発明の原理を特定の装置に関して
説明したが、この説明は例として行ったものにすぎず、
首記の特許請求の範囲に記載されている本発明の範囲を
限定するものではないことを明確に理解されたい。
【図面の簡単な説明】
【図1】本発明による増幅器装置Aのブロック図を示す
図である。
【図2】図1の増幅器装置Aの簡単な実施形態を示す図
である。
【符号の説明】
A 増幅器装置 DCD 駆動制御回路 G G級増幅器 IN 入力端子 DCDIN 駆動制御回路の入力端子 DCDOUT1、DCDOUT2、DCDOUT3、D
CDOUT4 駆動制御回路の出力端子 DCDOUT5、DCDOUT6 駆動制御回路の追加
の出力端子 INC1、INC2 第2の増幅器回路の入力端子 CV2+、CV2− 第2の増幅器回路の追加の対の電
源端子 OUTC 第2の増幅器の出力端子 ING1、ING2、ING3、ING4 G級増幅器
の入力端子 V1+、V1− 第1の対のバイアス電圧 V2+、V2− 第2の対のバイアス電圧 GV2+、GV2− G級増幅器の第2の対の電源端子 GV1+、GV1− G級増幅器の第1の対の電源端子 OUTG G級増幅器の出力端子 OUT 増幅器構成Aの出力端子 RLOAD 負荷 C 第2の増幅器 D1、D2、D3、D4 ダイオード R1、R2 抵抗 T1、T2、T5 n型トランジスタ T3、T4、T6 p型トランジスタ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 G級増幅器(G)を含む増幅器装置
    (A)であって、前記G級増幅器が、第1の対のバイア
    ス電圧(V1+、V1−)を受け取るように構成された
    第1の対の電源端子(GV1+、GV1−)と、第2の
    対のバイアス電圧(V2+、V2−)を受け取るように
    構成された第2の対の電源端子(GV2+、GV2−)
    とを含み、前記第2の対のバイアス電圧(V2+、V2
    −)の間の電圧範囲が、前記第1の対のバイアス電圧
    (V1+、V1−)の間の電圧範囲を完全に含みかつそ
    れよりも大きく、前記増幅器装置(A)が、駆動制御回
    路(DCD)の入力端子に結合された入力端子(IN)
    を含み、前記駆動制御回路(DCD)が、前記G級増幅
    器の少なくとも2つの入力端子(ING1、ING2、
    ING3、ING4)に結合された少なくとも2つの出
    力端子(DCDOUT1、DCDOUT2、DCDOU
    T3、DCDOUT4)を含み、前記増幅器装置が、前
    記G級増幅器の出力端子(OUTG)に結合された出力
    端子(OUT)を含み、 前記増幅器装置(A)が第2の増幅器(C)をさらに含
    み、第2の増幅器(C)の出力端子(OUTC)が前記
    出力端子(OUT)に結合されており、前記第2の増幅
    器(C)が、前記第2の対のバイアス電圧(V2+、V
    2−)を受け取るように構成された追加の対の電源端子
    (CV2+、CV2−)を含み、 前記駆動制御回路(DCD)が、前記第2の増幅器
    (C)の少なくとも1つの入力端子(INC1、INC
    2)に結合された少なくとも1つの追加の出力端子(D
    CDOUT5、DCDOUT6)をさらに含み、 前記駆動制御回路(DCD)が、前記G級増幅器の電流
    が前記第1の対の電源端子から前記第2の対の電源端子
    に内部的に切り換わる入力信号振幅に等しいかそれより
    も大きい入力信号振幅で、前記第2の増幅器(C)をオ
    ンにするように構成されていることを特徴とする増幅器
    装置。
  2. 【請求項2】 前記第2の増幅器がC級増幅器であるこ
    とを特徴とする請求項1に記載の増幅器装置。
  3. 【請求項3】 第2の増幅器の動作をオンにする点がさ
    らに前記G級増幅器の電流経路の抵抗値によって決まる
    ことを特徴とする請求項1に記載の増幅器装置。
  4. 【請求項4】 前記第2の増幅器の構成トランジスタ
    が、前記G級増幅器の構成トランジスタと比較してより
    大きい面積を有することを特徴とする請求項1に記載の
    増幅器装置。
JP2000006420A 1999-01-29 2000-01-14 電力増幅器装置 Pending JP2000223966A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP99400210.3 1999-01-29
EP99400210A EP1024592B1 (en) 1999-01-29 1999-01-29 Power amplifier arrangement

Publications (1)

Publication Number Publication Date
JP2000223966A true JP2000223966A (ja) 2000-08-11

Family

ID=8241863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000006420A Pending JP2000223966A (ja) 1999-01-29 2000-01-14 電力増幅器装置

Country Status (10)

Country Link
US (1) US6215356B1 (ja)
EP (1) EP1024592B1 (ja)
JP (1) JP2000223966A (ja)
KR (1) KR20000076566A (ja)
AU (1) AU1016800A (ja)
CA (1) CA2297349A1 (ja)
DE (1) DE69935198T2 (ja)
IL (1) IL133781A0 (ja)
SG (1) SG80090A1 (ja)
TW (1) TW448612B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786370B2 (en) 2011-06-08 2014-07-22 Yamaha Corporation Power supply control circuit

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1401095A1 (en) 2002-09-20 2004-03-24 Alcatel Operational amplifier arrangement
US6982600B2 (en) * 2004-03-02 2006-01-03 Elantec Semiconductor, Inc. Class G-amplifiers
US9300261B2 (en) * 2006-03-10 2016-03-29 Nvidia Corporation Method and apparatus for efficient load biasing
US7408414B2 (en) * 2006-03-21 2008-08-05 Leadis Technology, Inc. Distributed class G type amplifier switching method
US20070285176A1 (en) * 2006-03-21 2007-12-13 Leadis Technology, Inc. Phase-Slipping Phase-Locked Loop
US7522433B2 (en) * 2006-03-21 2009-04-21 Fairchild Semiconductor Corporation Efficient voltage rail generation
US8081785B2 (en) * 2006-03-21 2011-12-20 Fairchild Semiconductor Corporation High efficiency converter providing switching amplifier bias
US20070236295A1 (en) * 2006-03-21 2007-10-11 Leadis Technology, Inc. FM Power Amplifier With Antenna Power Control
US8081777B2 (en) 2006-03-21 2011-12-20 Fairchild Semiconductor Corporation Volume-based adaptive biasing
US7498880B2 (en) * 2006-03-21 2009-03-03 Leadis Technology, Inc. Class L amplifier
US8179372B1 (en) 2007-10-01 2012-05-15 Integrated Device Technology, Inc. Electronic display with array context-sensitive search (ACS) technology
US7733178B1 (en) 2007-10-24 2010-06-08 Fairchild Semiconductor Corporation High efficiency audio amplifier
US7750732B1 (en) 2007-12-04 2010-07-06 Fairchild Semiconductor Corporation Adaptive rail amplifier (ARA) technology
DE102008040291A1 (de) * 2008-07-09 2010-01-14 Robert Bosch Gmbh Audioverstärker sowie Verfahren zur Umkonfiguration eines Audioverstärkers
US7737784B2 (en) * 2008-10-09 2010-06-15 Maxim Integrated Products, Inc. Self configuring output stages of precision amplifiers
GB2481069B (en) * 2010-06-11 2017-06-07 Snaptrack Inc Improved crossover performance of power amplifier
US8330541B2 (en) * 2011-03-01 2012-12-11 Maxim Integrated Products, Inc. Multilevel class-D amplifier
WO2013085543A1 (en) 2011-12-09 2013-06-13 Hewlett Packard Development Company, L.P. Printhead waveform voltage amplifier

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772606A (en) * 1972-01-28 1973-11-13 United Aircraft Corp Multi-level power amplifier
US4160216A (en) * 1978-01-16 1979-07-03 Thornton Barry W Apparatus for eliminating on-off transitional gain variations in class ab, b and c active element amplifiers
JPS6052607B2 (ja) * 1979-05-10 1985-11-20 ヤマハ株式会社 増幅器
JPS55165006A (en) * 1979-06-11 1980-12-23 Matsushita Electric Ind Co Ltd Audio equipment
FR2460070A1 (fr) * 1979-06-27 1981-01-16 Thomson Csf Dispositif amplificateur pour audio-frequences
US4380738A (en) * 1981-02-10 1983-04-19 Harris Corporation RF Amplifier apparatus
US4454480A (en) * 1981-07-15 1984-06-12 Allfather Lars P Amplifying with cascaded class B amplifiers
JPS58182719A (ja) * 1982-04-20 1983-10-25 Toshiba Corp アクチエ−タの駆動回路
NL8500769A (nl) * 1985-03-18 1986-10-16 Philips Nv Versterkerschakeling.
IT1243920B (it) * 1990-11-20 1994-06-28 Sgs Thomson Microelectronics Amplificatore audio di potenza ad alta efficienza composto da due amplificatori con unica alimentazione.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786370B2 (en) 2011-06-08 2014-07-22 Yamaha Corporation Power supply control circuit

Also Published As

Publication number Publication date
EP1024592B1 (en) 2007-02-21
IL133781A0 (en) 2001-04-30
EP1024592A1 (en) 2000-08-02
SG80090A1 (en) 2001-04-17
TW448612B (en) 2001-08-01
AU1016800A (en) 2000-08-03
KR20000076566A (ko) 2000-12-26
DE69935198T2 (de) 2007-10-31
DE69935198D1 (de) 2007-04-05
US6215356B1 (en) 2001-04-10
CA2297349A1 (en) 2000-07-29

Similar Documents

Publication Publication Date Title
JP2000223966A (ja) 電力増幅器装置
JP2000183673A (ja) 電圧利得と低い電力消費を有する増幅器の構成
US4918398A (en) Differential amplifier using voltage level shifting to achieve rail-to-rail input capability at very low power supply voltage
US20080018174A1 (en) Power control apparatus and method thereof
KR20020067518A (ko) 고효율 전력증폭기
US4319199A (en) Efficient power amplifier with staggered power supply voltages
JPH0249051B2 (ja)
US4803442A (en) Low power buffer amplifier
JPH09321555A (ja) 半導体集積回路の差動増幅器
EP0628231B1 (en) Analogue bidirectional switch
US6037839A (en) BTL amplifying circuit
JP3713916B2 (ja) レベルシフト回路
JPS6222484B2 (ja)
USRE30587E (en) Differential amplifier circuit
JPH0526828Y2 (ja)
JP2797504B2 (ja) 電力増幅回路
JP2891386B2 (ja) ドライバ回路
JPH0528824Y2 (ja)
US7119618B2 (en) Method of forming a wide bandwidth differential amplifier and structure therefor
JPH0212049B2 (ja)
JPS631107A (ja) 演算増幅器
JPS6119547Y2 (ja)
JPH0524971Y2 (ja)
JPH0669734A (ja) カレントミラー回路
JPS62287706A (ja) 直流電力増幅回路