JP2000223966A - 電力増幅器装置 - Google Patents
電力増幅器装置Info
- Publication number
- JP2000223966A JP2000223966A JP2000006420A JP2000006420A JP2000223966A JP 2000223966 A JP2000223966 A JP 2000223966A JP 2000006420 A JP2000006420 A JP 2000006420A JP 2000006420 A JP2000006420 A JP 2000006420A JP 2000223966 A JP2000223966 A JP 2000223966A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- class
- pair
- coupled
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
- H03F1/025—Stepped control by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0277—Selecting one or more amplifiers from a plurality of amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/504—Indexing scheme relating to amplifiers the supply voltage or current being continuously controlled by a controlling signal, e.g. the controlling signal of a transistor implemented as variable resistor in a supply path for, an IC-block showed amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/511—Many discrete supply voltages or currents or voltage levels can be chosen by a control signal in an IC-block amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/516—Some amplifier stages of an amplifier use supply voltages of different value
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 チップ面積が小さくなるＧ級増幅器を提供す
ること。 【解決手段】 増幅器装置は、第１および第２の対のバ
イアス電圧でバイアスされたＧ級増幅器、駆動制御回路
および第２の対の電源電圧でバイアスされた第２の増幅
器（Ｃ）を含む。駆動制御回路（ＤＣＤ）は、Ｇ級増幅
器の電流が第１の対のバイアス電圧から第２の対のバイ
アス電圧に内部的に切り換わる入力信号振幅よりも大き
い入力信号の振幅で、前記第２の増幅器（Ｃ）をオンに
するように構成されている。
ること。 【解決手段】 増幅器装置は、第１および第２の対のバ
イアス電圧でバイアスされたＧ級増幅器、駆動制御回路
および第２の対の電源電圧でバイアスされた第２の増幅
器（Ｃ）を含む。駆動制御回路（ＤＣＤ）は、Ｇ級増幅
器の電流が第１の対のバイアス電圧から第２の対のバイ
アス電圧に内部的に切り換わる入力信号振幅よりも大き
い入力信号の振幅で、前記第２の増幅器（Ｃ）をオンに
するように構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、請求項１の非特徴
部分に記載されている増幅器装置に関する。
部分に記載されている増幅器装置に関する。
【０００２】
【従来の技術】そのような増幅器装置は、例えば、米国
特許第 ３，７７２，６０６号 「Ｍｕｌｔｉ−ｌｅｖ
ｅｌ ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ」により、当技
術分野ではすでに知られている。そこには、４つのトラ
ンジスタの直列接続からなる増幅器装置が示されてい
る。実際に、この先行技術文献の図２および図３に、第
１のエミッタフォロワを構成する第１の対のトランジス
タ３９と４０が、一対のダイオードを介して、第１の対
のバイアス電圧を供給する第１の対の電源の間に結合さ
れている。第１の対と同じ極性でそれよりも大きい振幅
の第２の対のバイアス電圧を第２の対の電源端子に供給
する第２の対の電源が、この先行技術文献の図２および
図３の最も外側のトランジスタ４４と４９の間に結合さ
れている。
特許第 ３，７７２，６０６号 「Ｍｕｌｔｉ−ｌｅｖ
ｅｌ ｐｏｗｅｒ ａｍｐｌｉｆｉｅｒ」により、当技
術分野ではすでに知られている。そこには、４つのトラ
ンジスタの直列接続からなる増幅器装置が示されてい
る。実際に、この先行技術文献の図２および図３に、第
１のエミッタフォロワを構成する第１の対のトランジス
タ３９と４０が、一対のダイオードを介して、第１の対
のバイアス電圧を供給する第１の対の電源の間に結合さ
れている。第１の対と同じ極性でそれよりも大きい振幅
の第２の対のバイアス電圧を第２の対の電源端子に供給
する第２の対の電源が、この先行技術文献の図２および
図３の最も外側のトランジスタ４４と４９の間に結合さ
れている。
【０００３】直列になったこの４つのトランジスタの構
成は、一般にＧ級増幅器のバイポーラ変形体またはプッ
シュプル変形体として知られている。
成は、一般にＧ級増幅器のバイポーラ変形体またはプッ
シュプル変形体として知られている。
【０００４】この先行技術のＧ級増幅器変形体の４つの
入力端子は、バイアス手段を介して入力信号源に結合さ
れているが、そのバイアス手段は請求項１の駆動制御回
路に対応する。
入力端子は、バイアス手段を介して入力信号源に結合さ
れているが、そのバイアス手段は請求項１の駆動制御回
路に対応する。
【０００５】この先行技術文献の図２では、このバイア
ス手段は、４７と４８で示されている一対の抵抗に対応
する。図３では、トランジスタは、抵抗６０、５６、５
８、および６２の直列接続および２つのダイオード６４
と６６によって違った方法で入力信号源に結合されてい
る。しかし、これらの変形体は全て、増幅器装置の入力
端子をＧ級増幅器の異なる入力端子に結合するためのそ
のような駆動制御回路の異なる実施形態と考えることが
できる。
ス手段は、４７と４８で示されている一対の抵抗に対応
する。図３では、トランジスタは、抵抗６０、５６、５
８、および６２の直列接続および２つのダイオード６４
と６６によって違った方法で入力信号源に結合されてい
る。しかし、これらの変形体は全て、増幅器装置の入力
端子をＧ級増幅器の異なる入力端子に結合するためのそ
のような駆動制御回路の異なる実施形態と考えることが
できる。
【０００６】
【発明が解決しようとする課題】このようなＧ級電力増
幅器は、電力消費の観点から効率が良いことが分かって
いる。しかし、１つの重大な欠点は、集積回路として実
現しなければならない場合に、大きいシリコン面積を必
要とすることである。実際に、例えば従来技術の実施形
態のバイポーラまたはプッシュプルの変形体では、可能
な最大の電力または電流を、負荷に供給することおよび
負荷から吸い込むことが可能であるように４つのトラン
ジスタ全てを寸法決定しなければならない。しかし、オ
ーディオ増幅器または非対称ディジタル加入者回線の増
幅器などの用途では、この最大電流は非常に例外的な状
況で供給できなければならないだけである。これは入力
信号が高い波高率を持っているためであるが、このこと
は、一般に入力信号の平均値はむしろ低いこと、およ
び、このような非常にまれに起きる状況でのみ、入力信
号はこの最大レベルに達することを意味している。この
状況でのみ、最大電流を負荷に供給しなければならな
い。しかし、この大きい電流は、最大電圧の電源に接続
されているトランジスタを介してだけでなく、低い電圧
の電源に結合されている最も内側のトランジスタを介し
ても流れるので、４つのトランジスタ全てを、このまれ
に起きる大きい電流を流すことができるように寸法決定
しなければならない。
幅器は、電力消費の観点から効率が良いことが分かって
いる。しかし、１つの重大な欠点は、集積回路として実
現しなければならない場合に、大きいシリコン面積を必
要とすることである。実際に、例えば従来技術の実施形
態のバイポーラまたはプッシュプルの変形体では、可能
な最大の電力または電流を、負荷に供給することおよび
負荷から吸い込むことが可能であるように４つのトラン
ジスタ全てを寸法決定しなければならない。しかし、オ
ーディオ増幅器または非対称ディジタル加入者回線の増
幅器などの用途では、この最大電流は非常に例外的な状
況で供給できなければならないだけである。これは入力
信号が高い波高率を持っているためであるが、このこと
は、一般に入力信号の平均値はむしろ低いこと、およ
び、このような非常にまれに起きる状況でのみ、入力信
号はこの最大レベルに達することを意味している。この
状況でのみ、最大電流を負荷に供給しなければならな
い。しかし、この大きい電流は、最大電圧の電源に接続
されているトランジスタを介してだけでなく、低い電圧
の電源に結合されている最も内側のトランジスタを介し
ても流れるので、４つのトランジスタ全てを、このまれ
に起きる大きい電流を流すことができるように寸法決定
しなければならない。
【０００７】したがって、本発明の目的は、従来技術の
Ｇ級増幅器と比較して必要なチップ面積が小さい、上記
の知られているタイプの増幅器装置を提供することであ
る。
Ｇ級増幅器と比較して必要なチップ面積が小さい、上記
の知られているタイプの増幅器装置を提供することであ
る。
【０００８】
【課題を解決するための手段】本発明によれば、この目
的は、請求項１の特徴部分にさらに記載されているよう
に前記増幅器装置が第２の増幅器をさらに組み込むこと
で達成される。
的は、請求項１の特徴部分にさらに記載されているよう
に前記増幅器装置が第２の増幅器をさらに組み込むこと
で達成される。
【０００９】第２の対のバイアス電圧でバイアスされ、
Ｇ級増幅器と並列に結合された第２の増幅器を追加する
ことで、まれに起きる電流ピークは今や第２の増幅器と
Ｇ級増幅器の間に分布するようになる。このようにし
て、構成トランジスタを元のＧ級増幅器よりもはるかに
小さくすることができる。そのような第２の増幅器の実
施形態は、トランジスタを２つしか含まないので、その
結果の構成のトランジスタの総面積は元のＧ級の構成よ
りもかなり小さくなる。このことは、さらに先の段落で
明確に示される。このようにして、駆動制御回路は通常
のＧ級動作も依然として保証しながら、内部的なＧ級遷
移点から第２の増幅器もまたオンにするようになる。一
般に、第１の対のバイアス電圧の電圧値に等しいかまた
はそれより大きい入力電圧に対して、この内部的なＧ級
遷移点に達する。
Ｇ級増幅器と並列に結合された第２の増幅器を追加する
ことで、まれに起きる電流ピークは今や第２の増幅器と
Ｇ級増幅器の間に分布するようになる。このようにし
て、構成トランジスタを元のＧ級増幅器よりもはるかに
小さくすることができる。そのような第２の増幅器の実
施形態は、トランジスタを２つしか含まないので、その
結果の構成のトランジスタの総面積は元のＧ級の構成よ
りもかなり小さくなる。このことは、さらに先の段落で
明確に示される。このようにして、駆動制御回路は通常
のＧ級動作も依然として保証しながら、内部的なＧ級遷
移点から第２の増幅器もまたオンにするようになる。一
般に、第１の対のバイアス電圧の電圧値に等しいかまた
はそれより大きい入力電圧に対して、この内部的なＧ級
遷移点に達する。
【００１０】本発明の他の特徴は、前記第２の増幅器が
Ｃ級増幅器であることである。
Ｃ級増幅器であることである。
【００１１】また、このようにすると、構造全体の電力
消費は元のＧ級増幅器の電力消費となお同等である。
消費は元のＧ級増幅器の電力消費となお同等である。
【００１２】本発明のさらに他の特徴は、請求項３に記
載されている。
載されている。
【００１３】増幅器装置のいくつかの実施形態では、駆
動制御だけが第２の増幅器の作動開始を決定するのでは
なく、Ｇ級増幅器の抵抗もまた決定する。これについて
は、本明細書の説明の部分でより詳細に説明する。
動制御だけが第２の増幅器の作動開始を決定するのでは
なく、Ｇ級増幅器の抵抗もまた決定する。これについて
は、本明細書の説明の部分でより詳細に説明する。
【００１４】本発明のさらに他の特徴は、請求項４に記
載されている。
載されている。
【００１５】請求項４に記載の特徴は、増幅器装置全体
の面積を従来技術と比較して小さくするだけでなく、同
時に、両方の増幅器を通る電流枝路に抵抗の差を実現す
るのにも役立つ。この差によって、Ｇ級増幅器を流れる
電流をむしろ制限することが可能になる。さらに、それ
によってＧ級の動作から、第２の増幅器と並列になった
Ｇ級の動作への滑らかな遷移が得られるように、全増幅
器装置の出力インピーダンスを調整することもできる。
の面積を従来技術と比較して小さくするだけでなく、同
時に、両方の増幅器を通る電流枝路に抵抗の差を実現す
るのにも役立つ。この差によって、Ｇ級増幅器を流れる
電流をむしろ制限することが可能になる。さらに、それ
によってＧ級の動作から、第２の増幅器と並列になった
Ｇ級の動作への滑らかな遷移が得られるように、全増幅
器装置の出力インピーダンスを調整することもできる。
【００１６】添付の図面に関連して行う実施形態につい
ての以下の説明を読めば、本発明の上記およびその他の
目的と特徴がより明らかになり、本発明自体が最良に理
解できよう。
ての以下の説明を読めば、本発明の上記およびその他の
目的と特徴がより明らかになり、本発明自体が最良に理
解できよう。
【００１７】
【発明の実施の形態】本発明による増幅器装置Ａの基本
的な図式を図１に示す。この増幅器装置は、第１の対の
バイアス電圧Ｖ１＋とＶ１−を受け取るための第１の対
の電源端子ＧＶ１＋とＧＶ１−を含むＧ級増幅器Ｇを含
む。このＧ級増幅器は、第２の対のバイアス電圧Ｖ２＋
とＶ２−を受け取るための第２の対の電源端子ＧＶ２＋
とＧＶ２−も同様に含む。いくつかの実施形態では、両
方の対の各々の電圧は極性が反対で、大きさが等しい。
例えば、第１の対については＋５Ｖと−５Ｖであり、第
２の対については＋１０Ｖと−１０Ｖである。しかし、
他の実施形態では、Ｖ１＋とＶ１−がゼロのアース基準
に対して対称になっていない。例えば、Ｖ１＋とＶ１−
が第１の対では＋５Ｖと−２Ｖであり、第２の対では＋
１０Ｖと−４Ｖである。各対のバイアス電圧の１つが、
同様にアースまたは基準電位に一致してもよい。例え
ば、それぞれ、Ｖ１−とＶ１＋に対して０と＋５Ｖであ
り、Ｖ２−とＶ２＋対して０と＋１０Ｖである。後者の
場合には、Ｇ級増幅器のユニポーラの変形体が使用さ
れ、前者の場合には、Ｇ級増幅器のバイポーラまたはプ
ッシュプルの変形体が使用される。
的な図式を図１に示す。この増幅器装置は、第１の対の
バイアス電圧Ｖ１＋とＶ１−を受け取るための第１の対
の電源端子ＧＶ１＋とＧＶ１−を含むＧ級増幅器Ｇを含
む。このＧ級増幅器は、第２の対のバイアス電圧Ｖ２＋
とＶ２−を受け取るための第２の対の電源端子ＧＶ２＋
とＧＶ２−も同様に含む。いくつかの実施形態では、両
方の対の各々の電圧は極性が反対で、大きさが等しい。
例えば、第１の対については＋５Ｖと−５Ｖであり、第
２の対については＋１０Ｖと−１０Ｖである。しかし、
他の実施形態では、Ｖ１＋とＶ１−がゼロのアース基準
に対して対称になっていない。例えば、Ｖ１＋とＶ１−
が第１の対では＋５Ｖと−２Ｖであり、第２の対では＋
１０Ｖと−４Ｖである。各対のバイアス電圧の１つが、
同様にアースまたは基準電位に一致してもよい。例え
ば、それぞれ、Ｖ１−とＶ１＋に対して０と＋５Ｖであ
り、Ｖ２−とＶ２＋対して０と＋１０Ｖである。後者の
場合には、Ｇ級増幅器のユニポーラの変形体が使用さ
れ、前者の場合には、Ｇ級増幅器のバイポーラまたはプ
ッシュプルの変形体が使用される。
【００１８】いずれの場合にも、第１の対のバイアス電
圧で定まる第１の範囲内にある電圧は、第２の対のバイ
アス電圧によって決まる第２の範囲内にもあり、この第
２の範囲は、さらに第１の範囲の少なくとも一方の側で
この第１の範囲と重なっている。このように第２の範囲
は、第１の範囲を全体的に含み、第１の範囲よりも大き
い。
圧で定まる第１の範囲内にある電圧は、第２の対のバイ
アス電圧によって決まる第２の範囲内にもあり、この第
２の範囲は、さらに第１の範囲の少なくとも一方の側で
この第１の範囲と重なっている。このように第２の範囲
は、第１の範囲を全体的に含み、第１の範囲よりも大き
い。
【００１９】増幅器装置Ａは、入力端子ＩＮをさらに含
み、この入力端子ＩＮは駆動制御回路ＤＣＤの入力端子
ＤＣＤＩＮに結合されている。図１の概略図では、ＤＣ
Ｄは、６つの出力端子ＤＣＤＯＵＴ１からＤＣＤＯＵＴ
６を含む。この出力端子のうちの４つの端子ＤＣＤＯＵ
Ｔ１からＤＣＤＯＵＴ４は、Ｇ級増幅器のそれぞれの入
力端子ＩＮＧ１からＩＮＧ４に結合されいる。残りの２
つの出力端子ＤＣＤＯＵＴ５とＤＣＤＯＵＴ６は、増幅
器装置の一部でもある第２の増幅器Ｃのそれぞれの入力
端子ＩＮＣ１とＩＮＣ２に結合されている。しかし、Ｇ
級増幅器がたった２つの入力端子だけを含み、第２の増
幅器がたった１つの入力端子だけを含む他の増幅器装置
の図式がある。これは、例えば、Ｇ級増幅器のユニポー
ラの変形体の場合である。Ｇ級増幅器のこのユニポーラ
変形体には、たった１つの入力端子を含む第２の増幅器
のユニポーラの変形体が、増幅器装置で使用される。こ
の場合に、駆動制御回路は、増幅器装置の入力の信号の
関数として両方の増幅器の動作を制御するように構成さ
れ、したがって、その含む出力端子も少ない。
み、この入力端子ＩＮは駆動制御回路ＤＣＤの入力端子
ＤＣＤＩＮに結合されている。図１の概略図では、ＤＣ
Ｄは、６つの出力端子ＤＣＤＯＵＴ１からＤＣＤＯＵＴ
６を含む。この出力端子のうちの４つの端子ＤＣＤＯＵ
Ｔ１からＤＣＤＯＵＴ４は、Ｇ級増幅器のそれぞれの入
力端子ＩＮＧ１からＩＮＧ４に結合されいる。残りの２
つの出力端子ＤＣＤＯＵＴ５とＤＣＤＯＵＴ６は、増幅
器装置の一部でもある第２の増幅器Ｃのそれぞれの入力
端子ＩＮＣ１とＩＮＣ２に結合されている。しかし、Ｇ
級増幅器がたった２つの入力端子だけを含み、第２の増
幅器がたった１つの入力端子だけを含む他の増幅器装置
の図式がある。これは、例えば、Ｇ級増幅器のユニポー
ラの変形体の場合である。Ｇ級増幅器のこのユニポーラ
変形体には、たった１つの入力端子を含む第２の増幅器
のユニポーラの変形体が、増幅器装置で使用される。こ
の場合に、駆動制御回路は、増幅器装置の入力の信号の
関数として両方の増幅器の動作を制御するように構成さ
れ、したがって、その含む出力端子も少ない。
【００２０】そのようなＧ級増幅器のユニポーラまたは
バイポーラの両変形体の実施形態が、引用した先行技術
の米国特許出願に記載されている。しかし、電力増幅器
に関する専門の文献に、その他の実施形態を見付けるこ
とができる。
バイポーラの両変形体の実施形態が、引用した先行技術
の米国特許出願に記載されている。しかし、電力増幅器
に関する専門の文献に、その他の実施形態を見付けるこ
とができる。
【００２１】Ｇ級増幅器の出力端子ＯＵＴＧは、増幅器
構成Ａの出力端子ＯＵＴに結合されている。
構成Ａの出力端子ＯＵＴに結合されている。
【００２２】第２の増幅器Ｃは、それぞれＣＶ２＋とＣ
Ｖ２−で示される他の対の電源端子により第２の対のバ
イアス電圧Ｖ２＋、Ｖ２−でバイアスされる。図１にお
いて、第２の増幅器は２つの入力端子ＩＮＣ１とＩＮＣ
２を含む。しかし、本明細書の前の段落で既に簡単に述
べたように、第２の増幅器が単に１つの入力端子を有す
る他の実施形態がある。
Ｖ２−で示される他の対の電源端子により第２の対のバ
イアス電圧Ｖ２＋、Ｖ２−でバイアスされる。図１にお
いて、第２の増幅器は２つの入力端子ＩＮＣ１とＩＮＣ
２を含む。しかし、本明細書の前の段落で既に簡単に述
べたように、第２の増幅器が単に１つの入力端子を有す
る他の実施形態がある。
【００２３】同様に、第２の増幅器の出力端子ＯＵＴＣ
は、増幅器装置の出力端子ＯＵＴに結合される。増幅器
装置の出力端子ＯＵＴは、一般に、必ずではないが、負
荷抵抗ＲＬＯＡＤを介してアースまたは基準端子に接続
される。
は、増幅器装置の出力端子ＯＵＴに結合される。増幅器
装置の出力端子ＯＵＴは、一般に、必ずではないが、負
荷抵抗ＲＬＯＡＤを介してアースまたは基準端子に接続
される。
【００２４】駆動制御回路ＤＣＤは、入力端子ＩＮの入
力信号の関数として両方の増幅器の動作を制御するよう
に構成されている。ＤＣＤは、Ｇ級増幅器そのものの動
作を制御する他に、さらに、Ｇ級増幅器内部で内部的な
遷移を実現する入力信号の値に等しいかまたはそれより
も大きい入力信号の値で、第２の増幅器が電流を伝導す
るように調節をするように構成されている。
力信号の関数として両方の増幅器の動作を制御するよう
に構成されている。ＤＣＤは、Ｇ級増幅器そのものの動
作を制御する他に、さらに、Ｇ級増幅器内部で内部的な
遷移を実現する入力信号の値に等しいかまたはそれより
も大きい入力信号の値で、第２の増幅器が電流を伝導す
るように調節をするように構成されている。
【００２５】Ｇ級増幅器に第２の増幅器を追加すること
で、負荷への、または負荷からの大きい出力電流は、今
や、Ｇ級増幅器と第２の増幅器の両方にわたって分布す
るようになる。このことには、この同じ電流を負荷にま
たは負荷から、流しまたは吸い込む場合、Ｇ級増幅器の
トランジスタを、単一のＧ級構成の場合よりも小さく設
計することができるという利点がある。図２に示す実施
形態によって詳細に説明するように、結果として得られ
る構成は元のＧ級増幅器よりもはるかに小さくなる。
で、負荷への、または負荷からの大きい出力電流は、今
や、Ｇ級増幅器と第２の増幅器の両方にわたって分布す
るようになる。このことには、この同じ電流を負荷にま
たは負荷から、流しまたは吸い込む場合、Ｇ級増幅器の
トランジスタを、単一のＧ級構成の場合よりも小さく設
計することができるという利点がある。図２に示す実施
形態によって詳細に説明するように、結果として得られ
る構成は元のＧ級増幅器よりもはるかに小さくなる。
【００２６】さらに、電力効率のよい増幅器構成を得る
ために、第２の増幅器は通常Ｃ級増幅器装置であり、さ
らに、Ｃ級動作は適当な駆動制御回路で得られる。
ために、第２の増幅器は通常Ｃ級増幅器装置であり、さ
らに、Ｃ級動作は適当な駆動制御回路で得られる。
【００２７】さらに、第２の増幅器のトランジスタがＧ
級増幅器のトランジスタよりも所定の係数だけ大きくな
るように設計することで、この係数が、両増幅器の間の
遷移点にさらに影響を及ぼすようにすることができる。
このようにして、Ｇ級増幅器の動作の第２の増幅器への
遷移は、駆動制御回路ＤＣＤそのものの動作だけでは決
まらない。
級増幅器のトランジスタよりも所定の係数だけ大きくな
るように設計することで、この係数が、両増幅器の間の
遷移点にさらに影響を及ぼすようにすることができる。
このようにして、Ｇ級増幅器の動作の第２の増幅器への
遷移は、駆動制御回路ＤＣＤそのものの動作だけでは決
まらない。
【００２８】次にこれについて図２によってさらに説明
する。図２は、本増幅器装置のプッシュプル変形体の１
つの可能な実施形態を示す。図面を複雑にしすぎないた
めに、図１の端子で示されていないものもあることに注
意する必要がある。しかし、それらの端子については次
の部分で述べる。
する。図２は、本増幅器装置のプッシュプル変形体の１
つの可能な実施形態を示す。図面を複雑にしすぎないた
めに、図１の端子で示されていないものもあることに注
意する必要がある。しかし、それらの端子については次
の部分で述べる。
【００２９】この図から分かるように、Ｇ級増幅器は、
４つのトランジスタＴ１、Ｔ２、Ｔ３およびＴ４の直列
接続のよく知られている構成からなる。Ｔ１は、ｎ型ト
ランジスタであり、そのコレクタはＧＶ２＋に結合さ
れ、そのベースはＧ級増幅器の第１の入力端子ＩＮＧ１
を構成し、そのエミッタは第２のトランジスタＴ２のコ
レクタに結合される。第２トランジスタは、同様にｎ型
トランジスタであり、そのベースはＧ級増幅器の第２の
入力端子ＩＮＧ２を構成し、そのエミッタはこのＧ級増
幅器の出力端子ＯＵＴＧを構成する。Ｔ２のコレクタ
は、ダイオードＤ１を介してＧＶ１＋と結合され、大入
力信号に対して、Ｔ１がＴ２を介して電流を負荷に供給
し、ＧＶ１＋に供給することがないようにする。Ｔ２の
エミッタは、ｐ型トランジスタである第３のトランジス
タＴ３のエミッタに結合される。Ｔ３のベースは、Ｇ級
増幅器の第３の端子ＩＮＧ３を構成し、Ｔ３のコレクタ
は第４のトランジスタＴ４のエミッタおよび第２のダイ
オードＤ２のアノードに結合される。この第２のダイオ
ードＤ２のカソードは、ＧＶ１−に結合される。Ｔ４
は、同様にｐ型トランジスタであり、そのコレクタはＶ
２−に結合され、そのベースはＧ級増幅器の第４の入力
端子ＩＮＧ４を構成する。
４つのトランジスタＴ１、Ｔ２、Ｔ３およびＴ４の直列
接続のよく知られている構成からなる。Ｔ１は、ｎ型ト
ランジスタであり、そのコレクタはＧＶ２＋に結合さ
れ、そのベースはＧ級増幅器の第１の入力端子ＩＮＧ１
を構成し、そのエミッタは第２のトランジスタＴ２のコ
レクタに結合される。第２トランジスタは、同様にｎ型
トランジスタであり、そのベースはＧ級増幅器の第２の
入力端子ＩＮＧ２を構成し、そのエミッタはこのＧ級増
幅器の出力端子ＯＵＴＧを構成する。Ｔ２のコレクタ
は、ダイオードＤ１を介してＧＶ１＋と結合され、大入
力信号に対して、Ｔ１がＴ２を介して電流を負荷に供給
し、ＧＶ１＋に供給することがないようにする。Ｔ２の
エミッタは、ｐ型トランジスタである第３のトランジス
タＴ３のエミッタに結合される。Ｔ３のベースは、Ｇ級
増幅器の第３の端子ＩＮＧ３を構成し、Ｔ３のコレクタ
は第４のトランジスタＴ４のエミッタおよび第２のダイ
オードＤ２のアノードに結合される。この第２のダイオ
ードＤ２のカソードは、ＧＶ１−に結合される。Ｔ４
は、同様にｐ型トランジスタであり、そのコレクタはＶ
２−に結合され、そのベースはＧ級増幅器の第４の入力
端子ＩＮＧ４を構成する。
【００３０】第２の増幅器Ｃは、たった２つのトランジ
スタＴ５およびＴ６で構成された非常に簡単なＣ級増幅
器からなる。Ｔ５は、ｎ型トランジスタであり、そのコ
レクタはＣＶ２＋に結合され、そのエミッタはこの第２
の増幅器の出力端子ＯＵＴＣを構成し、さらにＴ６のエ
ミッタ端子にも結合される。Ｔ６は、ｐ型トランジスタ
であり、そのコレクタはＣＶ２−に結合される。Ｔ５の
ベースは、第２の増幅器の第１の入力端子ＩＮＣ１を構
成する。Ｔ６のベースは、この第２の増幅器Ｃの第２の
入力端子ＩＮＣ２を構成する。第２の増幅器の出力端子
ＯＵＴＣは、Ｇ級増幅器の出力端子ＯＵＴＧに結合さ
れ、さらに、負荷抵抗ＲＬＯＡＤを介してアース端子に
結合される。
スタＴ５およびＴ６で構成された非常に簡単なＣ級増幅
器からなる。Ｔ５は、ｎ型トランジスタであり、そのコ
レクタはＣＶ２＋に結合され、そのエミッタはこの第２
の増幅器の出力端子ＯＵＴＣを構成し、さらにＴ６のエ
ミッタ端子にも結合される。Ｔ６は、ｐ型トランジスタ
であり、そのコレクタはＣＶ２−に結合される。Ｔ５の
ベースは、第２の増幅器の第１の入力端子ＩＮＣ１を構
成する。Ｔ６のベースは、この第２の増幅器Ｃの第２の
入力端子ＩＮＣ２を構成する。第２の増幅器の出力端子
ＯＵＴＣは、Ｇ級増幅器の出力端子ＯＵＴＧに結合さ
れ、さらに、負荷抵抗ＲＬＯＡＤを介してアース端子に
結合される。
【００３１】図２の駆動制御回路ＤＣＤの実施形態で
は、入力端子ＤＣＤＩＮは、駆動制御回路ＤＣＤの第１
の出力端子ＤＣＤＯＵＴ１および第４の出力端子ＤＣＤ
ＯＵＴ４に直接に結合される。また、入力端子ＤＣＤＩ
Ｎは、増幅器構成Ａの入力端子も構成し、さらに、ＤＣ
ＤＯＵＴ１、ＤＣＤＯＵＴ４はそれぞれＩＮＧ１、ＩＮ
Ｇ４に直接結合されるので、入力信号はＴ１とＴ４のベ
ース端子に直接に加わる。さらに、駆動制御回路ＤＣＤ
は、第３のダイオードＤ３を含み、そのアノードはＤＣ
ＤＩＮに結合され、そのカソードはＤＣＤＯＵＴ５に結
合される。第４のダイオードＤ４が同様にＤＣＤに含ま
れ、Ｄ４のカソードはＤＣＤＩＮに結合され、アノード
はＤＣＤＯＵＴ６に結合される。ＤＣＤは、さらに、Ｄ
ＣＤＩＮとＤＣＤＯＵＴ２の間に結合された第１の抵抗
Ｒ１、およびＤＣＤＩＮとＤＣＤＯＵＴ３の間に結合さ
れた第２の抵抗Ｒ２を含む。
は、入力端子ＤＣＤＩＮは、駆動制御回路ＤＣＤの第１
の出力端子ＤＣＤＯＵＴ１および第４の出力端子ＤＣＤ
ＯＵＴ４に直接に結合される。また、入力端子ＤＣＤＩ
Ｎは、増幅器構成Ａの入力端子も構成し、さらに、ＤＣ
ＤＯＵＴ１、ＤＣＤＯＵＴ４はそれぞれＩＮＧ１、ＩＮ
Ｇ４に直接結合されるので、入力信号はＴ１とＴ４のベ
ース端子に直接に加わる。さらに、駆動制御回路ＤＣＤ
は、第３のダイオードＤ３を含み、そのアノードはＤＣ
ＤＩＮに結合され、そのカソードはＤＣＤＯＵＴ５に結
合される。第４のダイオードＤ４が同様にＤＣＤに含ま
れ、Ｄ４のカソードはＤＣＤＩＮに結合され、アノード
はＤＣＤＯＵＴ６に結合される。ＤＣＤは、さらに、Ｄ
ＣＤＩＮとＤＣＤＯＵＴ２の間に結合された第１の抵抗
Ｒ１、およびＤＣＤＩＮとＤＣＤＯＵＴ３の間に結合さ
れた第２の抵抗Ｒ２を含む。
【００３２】この実施形態の動作を次に説明する。Ｖ１
−とＶ１＋の間の値の入力信号に対しては、Ｇ級増幅器
のトランジスタＴ２とＴ３だけが電流を伝導する。実際
に、Ｖ１＋より低い正の値の入力信号に対しては、ダイ
オードＤ１によってトランジスタＴ１が電流を伝導する
のを妨げられる。一方で、出力の電圧はＴ２のベース−
エミッタ間の電圧差をもって入力電圧に追従するので、
ダイオードＤ３によって、第２の増幅器のトランジスタ
Ｔ５が電流を伝導するのを妨げられる。したがって、Ｔ
５のベース−エミッタ間の電圧はほぼゼロであり、Ｔ５
をオンにするのを妨げる。負の値ではあるがＶ１−より
も正である入力信号に対しては、ダイオードＤ２によっ
て、Ｔ４が電流を伝導するのを妨げられ、また、正の電
圧について前に説明したのと同じ理由で、ダイオードＤ
４によって、Ｔ６が電流を伝導するのを妨げられる。
−とＶ１＋の間の値の入力信号に対しては、Ｇ級増幅器
のトランジスタＴ２とＴ３だけが電流を伝導する。実際
に、Ｖ１＋より低い正の値の入力信号に対しては、ダイ
オードＤ１によってトランジスタＴ１が電流を伝導する
のを妨げられる。一方で、出力の電圧はＴ２のベース−
エミッタ間の電圧差をもって入力電圧に追従するので、
ダイオードＤ３によって、第２の増幅器のトランジスタ
Ｔ５が電流を伝導するのを妨げられる。したがって、Ｔ
５のベース−エミッタ間の電圧はほぼゼロであり、Ｔ５
をオンにするのを妨げる。負の値ではあるがＶ１−より
も正である入力信号に対しては、ダイオードＤ２によっ
て、Ｔ４が電流を伝導するのを妨げられ、また、正の電
圧について前に説明したのと同じ理由で、ダイオードＤ
４によって、Ｔ６が電流を伝導するのを妨げられる。
【００３３】次に、説明の残りの部分では、正の入力電
圧の場合について説明を行う。負の入力信号の場合につ
いて同様の推論を得ることは、当業者にとって明らかな
ことであろう。
圧の場合について説明を行う。負の入力信号の場合につ
いて同様の推論を得ることは、当業者にとって明らかな
ことであろう。
【００３４】入力電圧がＶ１＋よりも大きくなると、必
ずトランジスタＴ２は飽和し、一方でトランジスタＴ１
はアクティブになる。入力電圧を増すと、Ｔ１のエミッ
タはダイオード電圧の差をもってこの入力電圧に追従す
るようになり、一方で、Ｔ２は、そのコレクタとエミッ
タの両端間にその飽和電圧が掛かっている抵抗として作
用するようになる。ダイオードＤ１は、オフになる。
ずトランジスタＴ２は飽和し、一方でトランジスタＴ１
はアクティブになる。入力電圧を増すと、Ｔ１のエミッ
タはダイオード電圧の差をもってこの入力電圧に追従す
るようになり、一方で、Ｔ２は、そのコレクタとエミッ
タの両端間にその飽和電圧が掛かっている抵抗として作
用するようになる。ダイオードＤ１は、オフになる。
【００３５】今ではトランジスタＴ１とＴ２を通って負
荷に流れている電流のため、およびエミッタ抵抗やコレ
クタ抵抗などのトランジスタＴ１とＴ２の固有抵抗のた
めに、出力端子の電圧は、入力電圧からダイオードを正
バイアスするためのビルトイン電圧である０．７ボルト
の２倍だけを引いたものに等しいような点に達する。そ
の瞬間以降、Ｔ５のベース−エミッタダイオードは順方
向にバイアスされるようになるため、第２の増幅器のＴ
５も同様に電流を伝導することができるようになる。ト
ランジスタＴ１とＴ２の寸法および製造プロセスによっ
ては、エミッタ抵抗が、ＩＮの電圧とＯＵＴの電圧の間
に１．４ボルトの必要な電圧降下を生じさせるためにそ
のクリティカルな値にならないこともある。そのような
場合には、Ｔ１およびＴ２と直列に余分な抵抗を追加す
る必要がある。
荷に流れている電流のため、およびエミッタ抵抗やコレ
クタ抵抗などのトランジスタＴ１とＴ２の固有抵抗のた
めに、出力端子の電圧は、入力電圧からダイオードを正
バイアスするためのビルトイン電圧である０．７ボルト
の２倍だけを引いたものに等しいような点に達する。そ
の瞬間以降、Ｔ５のベース−エミッタダイオードは順方
向にバイアスされるようになるため、第２の増幅器のＴ
５も同様に電流を伝導することができるようになる。ト
ランジスタＴ１とＴ２の寸法および製造プロセスによっ
ては、エミッタ抵抗が、ＩＮの電圧とＯＵＴの電圧の間
に１．４ボルトの必要な電圧降下を生じさせるためにそ
のクリティカルな値にならないこともある。そのような
場合には、Ｔ１およびＴ２と直列に余分な抵抗を追加す
る必要がある。
【００３６】第２の増幅器をオンにすると、負荷ＲＬＯ
ＡＤに流れる全電流のＧ級増幅器と第２の増幅器Ｃとの
分配は、その瞬間以降、並列になった両方の電流経路に
存在する抵抗の比によって決まる。第１の電流経路はＴ
５を通る第２の増幅器にあり、第２の電流経路はＴ２と
直列になったＴ１を通るＧ級増幅器にある。チップ面積
の観点から、Ｔ１およびＴ２と比較してずっと大きい電
流がＴ５を流れることが望ましい。実際に、この場合に
は、Ｔ５は最も大きいトランジスタでなければならない
ので、それに対応して最も大きい電流を流す。その時
に、Ｔ１およびＴ２はより小さくすることができて、よ
り少ない電流がＴ１およびＴ２を流れるようになる。増
幅器装置全体のチップ全体の面積は、この場合の方が、
Ｇ級増幅器を含むだけの構成の場合よりもはるかに小さ
くなる。
ＡＤに流れる全電流のＧ級増幅器と第２の増幅器Ｃとの
分配は、その瞬間以降、並列になった両方の電流経路に
存在する抵抗の比によって決まる。第１の電流経路はＴ
５を通る第２の増幅器にあり、第２の電流経路はＴ２と
直列になったＴ１を通るＧ級増幅器にある。チップ面積
の観点から、Ｔ１およびＴ２と比較してずっと大きい電
流がＴ５を流れることが望ましい。実際に、この場合に
は、Ｔ５は最も大きいトランジスタでなければならない
ので、それに対応して最も大きい電流を流す。その時
に、Ｔ１およびＴ２はより小さくすることができて、よ
り少ない電流がＴ１およびＴ２を流れるようになる。増
幅器装置全体のチップ全体の面積は、この場合の方が、
Ｇ級増幅器を含むだけの構成の場合よりもはるかに小さ
くなる。
【００３７】これは、下記の例によって容易に理解する
ことができる。たった１つのＧ級増幅器だけを利用でき
る構成では、Ｔ１とＴ２の両方を、Ｖ２＋をＲＬＯＡＤ
で割ったものにほぼ等しい最大電流を流すことができる
ように寸法決定しなければならない。この面積をＡＴ１
とする。
ことができる。たった１つのＧ級増幅器だけを利用でき
る構成では、Ｔ１とＴ２の両方を、Ｖ２＋をＲＬＯＡＤ
で割ったものにほぼ等しい最大電流を流すことができる
ように寸法決定しなければならない。この面積をＡＴ１
とする。
【００３８】第２の増幅器を追加することで、今度は、
この同じ最大電流をＴ５と、Ｔ２と直列のＴ１に分ける
ことができる。例えば、Ｔ５の面積がＡＴ１の約８０％
で、Ｔ１とＴ２の面積が両方ともＡＴ１の２０％である
場合を考えてみる。この比をどのようにして選んだか
は、後の段落で説明する。（８０％＋２０％＋２０％）
×ＡＴ１は２×ＡＴ１よりも小さいことは明らかであ
る。負の入力電圧を処理するためにも、この全体の構成
が繰返されることになるので、効果はもっと顕著になっ
てくる。すなわち、元のＧ級構成の４×ＡＴ１と比較し
て２．４×ＡＴ１となる。したがって、このことは４０
％の面積の節約になることを意味する。Ｔ５にもっと大
きいトランジスタを使用することで、この節約はより顕
著にさえなる。
この同じ最大電流をＴ５と、Ｔ２と直列のＴ１に分ける
ことができる。例えば、Ｔ５の面積がＡＴ１の約８０％
で、Ｔ１とＴ２の面積が両方ともＡＴ１の２０％である
場合を考えてみる。この比をどのようにして選んだか
は、後の段落で説明する。（８０％＋２０％＋２０％）
×ＡＴ１は２×ＡＴ１よりも小さいことは明らかであ
る。負の入力電圧を処理するためにも、この全体の構成
が繰返されることになるので、効果はもっと顕著になっ
てくる。すなわち、元のＧ級構成の４×ＡＴ１と比較し
て２．４×ＡＴ１となる。したがって、このことは４０
％の面積の節約になることを意味する。Ｔ５にもっと大
きいトランジスタを使用することで、この節約はより顕
著にさえなる。
【００３９】両電流経路のトランジスタの寸法をこのよ
うに非対称にしたことの特有の結果として、Ｔ１とＴ２
のＧ級増幅器経路の固有抵抗が、Ｔ５を通るＣ級増幅器
経路と比較して大きくなる。実際に、バイポーラトラン
ジスタの場合には、エミッタおよびコレクタの抵抗は、
多かれ少なかれエミッタ面積に、したがってトランジス
タ面積に逆比例して拡大または縮小する。ＭＯＳトラン
ジスタの場合には、トランジスタの幅を長さで割ったも
のが、そのトランジスタを流れることができる電流を決
定する。一般に、長さを短くするので、トランジスタ幅
がトランジスタの面積を決定する。同時に、幅を長さで
割ったこの比で、固有抵抗も決まる。このようにして、
この抵抗はトランジスタ幅に逆比例する。
うに非対称にしたことの特有の結果として、Ｔ１とＴ２
のＧ級増幅器経路の固有抵抗が、Ｔ５を通るＣ級増幅器
経路と比較して大きくなる。実際に、バイポーラトラン
ジスタの場合には、エミッタおよびコレクタの抵抗は、
多かれ少なかれエミッタ面積に、したがってトランジス
タ面積に逆比例して拡大または縮小する。ＭＯＳトラン
ジスタの場合には、トランジスタの幅を長さで割ったも
のが、そのトランジスタを流れることができる電流を決
定する。一般に、長さを短くするので、トランジスタ幅
がトランジスタの面積を決定する。同時に、幅を長さで
割ったこの比で、固有抵抗も決まる。このようにして、
この抵抗はトランジスタ幅に逆比例する。
【００４０】Ｇ級増幅器と並列な第２の増幅器を有する
構成では、このように大抵の場合に、Ｇ級増幅器のトラ
ンジスタは最も小さなトランジスタであるから、Ｇ級増
幅器のトランジスタの固有抵抗から当然の結果として自
動的に第２の増幅器をオンにするようになる。両方の経
路のどちらにも追加の抵抗が加えられていない場合で、
Ｔ５とＴ１の面積の間に４の係数が使用された上記の例
の場合には、上記のオンした時点から、第２の増幅器
が、追加される電流の少なくとも８０％を引き受けるよ
うになり、一方でＧ級増幅器がこの追加される電流のせ
いぜい２０％を引き受ける。実際には、Ｔ１の抵抗がＴ
２の抵抗と直列であり、それでさらにＧ級増幅器の経路
の全抵抗が増加するということから、当然の結果として
このようになる。図２の実施形態では、正の振れの入力
信号に対しては下記の式が当てはまる。
構成では、このように大抵の場合に、Ｇ級増幅器のトラ
ンジスタは最も小さなトランジスタであるから、Ｇ級増
幅器のトランジスタの固有抵抗から当然の結果として自
動的に第２の増幅器をオンにするようになる。両方の経
路のどちらにも追加の抵抗が加えられていない場合で、
Ｔ５とＴ１の面積の間に４の係数が使用された上記の例
の場合には、上記のオンした時点から、第２の増幅器
が、追加される電流の少なくとも８０％を引き受けるよ
うになり、一方でＧ級増幅器がこの追加される電流のせ
いぜい２０％を引き受ける。実際には、Ｔ１の抵抗がＴ
２の抵抗と直列であり、それでさらにＧ級増幅器の経路
の全抵抗が増加するということから、当然の結果として
このようになる。図２の実施形態では、正の振れの入力
信号に対しては下記の式が当てはまる。
【００４１】Ｖｉｎ−Ｖｏｕｔ−１．４Ｖ＝ＩＴ５・
（ＲＴ１／４） Ｖｉｎ−Ｖｏｕｔ−ＶｓａｔＴ２−０．７Ｖ＝ＩＴ１・
２・ＲＴ１ ＩＴ１＋ＩＴ５＝Ｖｏｕｔ／Ｒｌｏａｄ ここで、Ｖｉｎは入力電圧の値を示し、Ｖｏｕｔは出力
電圧の値を示し、１．４ＶはダイオードＤ３と、Ｔ５の
ベース−エミッタダイオードの電圧降下に対応し、Ｖｓ
ａｔＴ２はトランジスタＴ２のコレクタ−エミッタ間の
飽和電圧で、一般的な値は０．２Ｖであり、０．７Ｖは
Ｔ１のベース−エミッタダイオードの電圧降下に対応す
る。
（ＲＴ１／４） Ｖｉｎ−Ｖｏｕｔ−ＶｓａｔＴ２−０．７Ｖ＝ＩＴ１・
２・ＲＴ１ ＩＴ１＋ＩＴ５＝Ｖｏｕｔ／Ｒｌｏａｄ ここで、Ｖｉｎは入力電圧の値を示し、Ｖｏｕｔは出力
電圧の値を示し、１．４ＶはダイオードＤ３と、Ｔ５の
ベース−エミッタダイオードの電圧降下に対応し、Ｖｓ
ａｔＴ２はトランジスタＴ２のコレクタ−エミッタ間の
飽和電圧で、一般的な値は０．２Ｖであり、０．７Ｖは
Ｔ１のベース−エミッタダイオードの電圧降下に対応す
る。
【００４２】一般に、トランジスタは、負荷を流れる最
大電流のうちのその割当て分を流すことができるように
設計される。最大電流は、Ｖ２＋をＲＬＯＡＤで割った
ものとして完全に決定される。Ｔ５とＴ１の面積の間の
係数は、Ｖ２＋とＶ１＋とＲＬＯＡＤの値に基づいて選
ばれるが、この選ばれた係数に対して、次にＴ５とＴ１
の最大電流が決定され、その結果としてＴ５とＴ１の面
積が決定される。
大電流のうちのその割当て分を流すことができるように
設計される。最大電流は、Ｖ２＋をＲＬＯＡＤで割った
ものとして完全に決定される。Ｔ５とＴ１の面積の間の
係数は、Ｖ２＋とＶ１＋とＲＬＯＡＤの値に基づいて選
ばれるが、この選ばれた係数に対して、次にＴ５とＴ１
の最大電流が決定され、その結果としてＴ５とＴ１の面
積が決定される。
【００４３】駆動制御回路について、他の多くの実施形
態が存在することは明らかである。実際のところ、Ｇ級
増幅器の特定の実施形態のための各々の存在する駆動制
御回路は、Ｇ級増幅器の内部的なターンオンの前に、追
加された第２の増幅器がオンしないように構成されてい
ることが必要である。Ｇ級増幅器の内部的なターンオン
は、通常、正の振れの入力信号ではほぼＶ１＋の電圧で
起き、負の振れの入力信号ではＶ１−の電圧で起きる。
態が存在することは明らかである。実際のところ、Ｇ級
増幅器の特定の実施形態のための各々の存在する駆動制
御回路は、Ｇ級増幅器の内部的なターンオンの前に、追
加された第２の増幅器がオンしないように構成されてい
ることが必要である。Ｇ級増幅器の内部的なターンオン
は、通常、正の振れの入力信号ではほぼＶ１＋の電圧で
起き、負の振れの入力信号ではＶ１−の電圧で起きる。
【００４４】図２では、バイポーラトランジスタを使用
する実施形態を示した。しかし、ｎｐｎ、ｐｎｐのバイ
ポーラトランジスタをそれぞれｎＭＯＳ、ｐＭＯＳのト
ランジスタで置き換えることができることは明らかであ
る。
する実施形態を示した。しかし、ｎｐｎ、ｐｎｐのバイ
ポーラトランジスタをそれぞれｎＭＯＳ、ｐＭＯＳのト
ランジスタで置き換えることができることは明らかであ
る。
【００４５】以上、本発明の原理を特定の装置に関して
説明したが、この説明は例として行ったものにすぎず、
首記の特許請求の範囲に記載されている本発明の範囲を
限定するものではないことを明確に理解されたい。
説明したが、この説明は例として行ったものにすぎず、
首記の特許請求の範囲に記載されている本発明の範囲を
限定するものではないことを明確に理解されたい。
【図１】本発明による増幅器装置Ａのブロック図を示す
図である。
図である。
【図２】図１の増幅器装置Ａの簡単な実施形態を示す図
である。
である。
Ａ 増幅器装置 ＤＣＤ 駆動制御回路 Ｇ Ｇ級増幅器 ＩＮ 入力端子 ＤＣＤＩＮ 駆動制御回路の入力端子 ＤＣＤＯＵＴ１、ＤＣＤＯＵＴ２、ＤＣＤＯＵＴ３、Ｄ
ＣＤＯＵＴ４ 駆動制御回路の出力端子 ＤＣＤＯＵＴ５、ＤＣＤＯＵＴ６ 駆動制御回路の追加
の出力端子 ＩＮＣ１、ＩＮＣ２ 第２の増幅器回路の入力端子 ＣＶ２＋、ＣＶ２− 第２の増幅器回路の追加の対の電
源端子 ＯＵＴＣ 第２の増幅器の出力端子 ＩＮＧ１、ＩＮＧ２、ＩＮＧ３、ＩＮＧ４ Ｇ級増幅器
の入力端子 Ｖ１＋、Ｖ１− 第１の対のバイアス電圧 Ｖ２＋、Ｖ２− 第２の対のバイアス電圧 ＧＶ２＋、ＧＶ２− Ｇ級増幅器の第２の対の電源端子 ＧＶ１＋、ＧＶ１− Ｇ級増幅器の第１の対の電源端子 ＯＵＴＧ Ｇ級増幅器の出力端子 ＯＵＴ 増幅器構成Ａの出力端子 ＲＬＯＡＤ 負荷 Ｃ 第２の増幅器 Ｄ１、Ｄ２、Ｄ３、Ｄ４ ダイオード Ｒ１、Ｒ２ 抵抗 Ｔ１、Ｔ２、Ｔ５ ｎ型トランジスタ Ｔ３、Ｔ４、Ｔ６ ｐ型トランジスタ
ＣＤＯＵＴ４ 駆動制御回路の出力端子 ＤＣＤＯＵＴ５、ＤＣＤＯＵＴ６ 駆動制御回路の追加
の出力端子 ＩＮＣ１、ＩＮＣ２ 第２の増幅器回路の入力端子 ＣＶ２＋、ＣＶ２− 第２の増幅器回路の追加の対の電
源端子 ＯＵＴＣ 第２の増幅器の出力端子 ＩＮＧ１、ＩＮＧ２、ＩＮＧ３、ＩＮＧ４ Ｇ級増幅器
の入力端子 Ｖ１＋、Ｖ１− 第１の対のバイアス電圧 Ｖ２＋、Ｖ２− 第２の対のバイアス電圧 ＧＶ２＋、ＧＶ２− Ｇ級増幅器の第２の対の電源端子 ＧＶ１＋、ＧＶ１− Ｇ級増幅器の第１の対の電源端子 ＯＵＴＧ Ｇ級増幅器の出力端子 ＯＵＴ 増幅器構成Ａの出力端子 ＲＬＯＡＤ 負荷 Ｃ 第２の増幅器 Ｄ１、Ｄ２、Ｄ３、Ｄ４ ダイオード Ｒ１、Ｒ２ 抵抗 Ｔ１、Ｔ２、Ｔ５ ｎ型トランジスタ Ｔ３、Ｔ４、Ｔ６ ｐ型トランジスタ
Claims (4)
- 【請求項１】 Ｇ級増幅器（Ｇ）を含む増幅器装置
（Ａ）であって、前記Ｇ級増幅器が、第１の対のバイア
ス電圧（Ｖ１＋、Ｖ１−）を受け取るように構成された
第１の対の電源端子（ＧＶ１＋、ＧＶ１−）と、第２の
対のバイアス電圧（Ｖ２＋、Ｖ２−）を受け取るように
構成された第２の対の電源端子（ＧＶ２＋、ＧＶ２−）
とを含み、前記第２の対のバイアス電圧（Ｖ２＋、Ｖ２
−）の間の電圧範囲が、前記第１の対のバイアス電圧
（Ｖ１＋、Ｖ１−）の間の電圧範囲を完全に含みかつそ
れよりも大きく、前記増幅器装置（Ａ）が、駆動制御回
路（ＤＣＤ）の入力端子に結合された入力端子（ＩＮ）
を含み、前記駆動制御回路（ＤＣＤ）が、前記Ｇ級増幅
器の少なくとも２つの入力端子（ＩＮＧ１、ＩＮＧ２、
ＩＮＧ３、ＩＮＧ４）に結合された少なくとも２つの出
力端子（ＤＣＤＯＵＴ１、ＤＣＤＯＵＴ２、ＤＣＤＯＵ
Ｔ３、ＤＣＤＯＵＴ４）を含み、前記増幅器装置が、前
記Ｇ級増幅器の出力端子（ＯＵＴＧ）に結合された出力
端子（ＯＵＴ）を含み、 前記増幅器装置（Ａ）が第２の増幅器（Ｃ）をさらに含
み、第２の増幅器（Ｃ）の出力端子（ＯＵＴＣ）が前記
出力端子（ＯＵＴ）に結合されており、前記第２の増幅
器（Ｃ）が、前記第２の対のバイアス電圧（Ｖ２＋、Ｖ
２−）を受け取るように構成された追加の対の電源端子
（ＣＶ２＋、ＣＶ２−）を含み、 前記駆動制御回路（ＤＣＤ）が、前記第２の増幅器
（Ｃ）の少なくとも１つの入力端子（ＩＮＣ１、ＩＮＣ
２）に結合された少なくとも１つの追加の出力端子（Ｄ
ＣＤＯＵＴ５、ＤＣＤＯＵＴ６）をさらに含み、 前記駆動制御回路（ＤＣＤ）が、前記Ｇ級増幅器の電流
が前記第１の対の電源端子から前記第２の対の電源端子
に内部的に切り換わる入力信号振幅に等しいかそれより
も大きい入力信号振幅で、前記第２の増幅器（Ｃ）をオ
ンにするように構成されていることを特徴とする増幅器
装置。 - 【請求項２】 前記第２の増幅器がＣ級増幅器であるこ
とを特徴とする請求項１に記載の増幅器装置。 - 【請求項３】 第２の増幅器の動作をオンにする点がさ
らに前記Ｇ級増幅器の電流経路の抵抗値によって決まる
ことを特徴とする請求項１に記載の増幅器装置。 - 【請求項４】 前記第２の増幅器の構成トランジスタ
が、前記Ｇ級増幅器の構成トランジスタと比較してより
大きい面積を有することを特徴とする請求項１に記載の
増幅器装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP99400210.3 | 1999-01-29 | ||
| EP99400210A EP1024592B1 (en) | 1999-01-29 | 1999-01-29 | Power amplifier arrangement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000223966A true JP2000223966A (ja) | 2000-08-11 |
Family
ID=8241863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000006420A Pending JP2000223966A (ja) | 1999-01-29 | 2000-01-14 | 電力増幅器装置 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US6215356B1 (ja) |
| EP (1) | EP1024592B1 (ja) |
| JP (1) | JP2000223966A (ja) |
| KR (1) | KR20000076566A (ja) |
| AU (1) | AU1016800A (ja) |
| CA (1) | CA2297349A1 (ja) |
| DE (1) | DE69935198T2 (ja) |
| IL (1) | IL133781A0 (ja) |
| SG (1) | SG80090A1 (ja) |
| TW (1) | TW448612B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8786370B2 (en) | 2011-06-08 | 2014-07-22 | Yamaha Corporation | Power supply control circuit |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1401095A1 (en) | 2002-09-20 | 2004-03-24 | Alcatel | Operational amplifier arrangement |
| US6982600B2 (en) * | 2004-03-02 | 2006-01-03 | Elantec Semiconductor, Inc. | Class G-amplifiers |
| US9300261B2 (en) * | 2006-03-10 | 2016-03-29 | Nvidia Corporation | Method and apparatus for efficient load biasing |
| US7408414B2 (en) * | 2006-03-21 | 2008-08-05 | Leadis Technology, Inc. | Distributed class G type amplifier switching method |
| US7498880B2 (en) * | 2006-03-21 | 2009-03-03 | Leadis Technology, Inc. | Class L amplifier |
| US8081785B2 (en) * | 2006-03-21 | 2011-12-20 | Fairchild Semiconductor Corporation | High efficiency converter providing switching amplifier bias |
| US8081777B2 (en) | 2006-03-21 | 2011-12-20 | Fairchild Semiconductor Corporation | Volume-based adaptive biasing |
| US20070236295A1 (en) * | 2006-03-21 | 2007-10-11 | Leadis Technology, Inc. | FM Power Amplifier With Antenna Power Control |
| US20070285176A1 (en) * | 2006-03-21 | 2007-12-13 | Leadis Technology, Inc. | Phase-Slipping Phase-Locked Loop |
| US7522433B2 (en) * | 2006-03-21 | 2009-04-21 | Fairchild Semiconductor Corporation | Efficient voltage rail generation |
| US8179372B1 (en) | 2007-10-01 | 2012-05-15 | Integrated Device Technology, Inc. | Electronic display with array context-sensitive search (ACS) technology |
| US7733178B1 (en) | 2007-10-24 | 2010-06-08 | Fairchild Semiconductor Corporation | High efficiency audio amplifier |
| US7750732B1 (en) | 2007-12-04 | 2010-07-06 | Fairchild Semiconductor Corporation | Adaptive rail amplifier (ARA) technology |
| DE102008040291A1 (de) * | 2008-07-09 | 2010-01-14 | Robert Bosch Gmbh | Audioverstärker sowie Verfahren zur Umkonfiguration eines Audioverstärkers |
| US7737784B2 (en) | 2008-10-09 | 2010-06-15 | Maxim Integrated Products, Inc. | Self configuring output stages of precision amplifiers |
| GB2481069B (en) | 2010-06-11 | 2017-06-07 | Snaptrack Inc | Improved crossover performance of power amplifier |
| US8330541B2 (en) * | 2011-03-01 | 2012-12-11 | Maxim Integrated Products, Inc. | Multilevel class-D amplifier |
| WO2013085543A1 (en) * | 2011-12-09 | 2013-06-13 | Hewlett Packard Development Company, L.P. | Printhead waveform voltage amplifier |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3772606A (en) * | 1972-01-28 | 1973-11-13 | United Aircraft Corp | Multi-level power amplifier |
| US4160216A (en) * | 1978-01-16 | 1979-07-03 | Thornton Barry W | Apparatus for eliminating on-off transitional gain variations in class ab, b and c active element amplifiers |
| JPS6052607B2 (ja) * | 1979-05-10 | 1985-11-20 | ヤマハ株式会社 | 増幅器 |
| JPS55165006A (en) * | 1979-06-11 | 1980-12-23 | Matsushita Electric Ind Co Ltd | Audio equipment |
| FR2460070A1 (fr) * | 1979-06-27 | 1981-01-16 | Thomson Csf | Dispositif amplificateur pour audio-frequences |
| US4380738A (en) * | 1981-02-10 | 1983-04-19 | Harris Corporation | RF Amplifier apparatus |
| US4454480A (en) * | 1981-07-15 | 1984-06-12 | Allfather Lars P | Amplifying with cascaded class B amplifiers |
| JPS58182719A (ja) * | 1982-04-20 | 1983-10-25 | Toshiba Corp | アクチエ−タの駆動回路 |
| NL8500769A (nl) * | 1985-03-18 | 1986-10-16 | Philips Nv | Versterkerschakeling. |
| IT1243920B (it) * | 1990-11-20 | 1994-06-28 | Sgs Thomson Microelectronics | Amplificatore audio di potenza ad alta efficienza composto da due amplificatori con unica alimentazione. |
-
1999
- 1999-01-29 DE DE69935198T patent/DE69935198T2/de not_active Expired - Lifetime
- 1999-01-29 EP EP99400210A patent/EP1024592B1/en not_active Expired - Lifetime
- 1999-12-29 IL IL13378199A patent/IL133781A0/xx unknown
- 1999-12-31 TW TW088123436A patent/TW448612B/zh not_active IP Right Cessation
-
2000
- 2000-01-05 US US09/478,196 patent/US6215356B1/en not_active Expired - Lifetime
- 2000-01-07 AU AU10168/00A patent/AU1016800A/en not_active Abandoned
- 2000-01-13 SG SG200000210A patent/SG80090A1/en unknown
- 2000-01-14 JP JP2000006420A patent/JP2000223966A/ja active Pending
- 2000-01-27 CA CA002297349A patent/CA2297349A1/en not_active Abandoned
- 2000-01-29 KR KR1020000004489A patent/KR20000076566A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8786370B2 (en) | 2011-06-08 | 2014-07-22 | Yamaha Corporation | Power supply control circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1024592A1 (en) | 2000-08-02 |
| AU1016800A (en) | 2000-08-03 |
| IL133781A0 (en) | 2001-04-30 |
| TW448612B (en) | 2001-08-01 |
| EP1024592B1 (en) | 2007-02-21 |
| DE69935198T2 (de) | 2007-10-31 |
| DE69935198D1 (de) | 2007-04-05 |
| KR20000076566A (ko) | 2000-12-26 |
| US6215356B1 (en) | 2001-04-10 |
| CA2297349A1 (en) | 2000-07-29 |
| SG80090A1 (en) | 2001-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000223966A (ja) | 電力増幅器装置 | |
| KR100460721B1 (ko) | 전력 증폭기의 동작전류 제어 회로 | |
| JP2000183673A (ja) | 電圧利得と低い電力消費を有する増幅器の構成 | |
| US4918398A (en) | Differential amplifier using voltage level shifting to achieve rail-to-rail input capability at very low power supply voltage | |
| US20080018174A1 (en) | Power control apparatus and method thereof | |
| US6236273B1 (en) | High efficiency power amplifier | |
| US4319199A (en) | Efficient power amplifier with staggered power supply voltages | |
| JPH0249051B2 (ja) | ||
| US4803442A (en) | Low power buffer amplifier | |
| EP0528659A1 (en) | Impedance multiplier | |
| EP0628231B1 (en) | Analogue bidirectional switch | |
| US6037839A (en) | BTL amplifying circuit | |
| JP3713916B2 (ja) | レベルシフト回路 | |
| USRE30587E (en) | Differential amplifier circuit | |
| JPH0526828Y2 (ja) | ||
| JP2797504B2 (ja) | 電力増幅回路 | |
| JP2891386B2 (ja) | ドライバ回路 | |
| JPH0528824Y2 (ja) | ||
| US7119618B2 (en) | Method of forming a wide bandwidth differential amplifier and structure therefor | |
| JPH0212049B2 (ja) | ||
| JPS631107A (ja) | 演算増幅器 | |
| JPS6119547Y2 (ja) | ||
| JPH0669734A (ja) | カレントミラー回路 | |
| JPS62287706A (ja) | 直流電力増幅回路 | |
| JPH0697798A (ja) | 出力回路 |