JP3053778B2

JP3053778B2 - 直列トランジスタ回路

Info

Publication number: JP3053778B2
Application number: JP8334770A
Authority: JP
Inventors: 仁志佐藤
Original assignee: 株式会社ベルニクス
Priority date: 1996-11-29
Filing date: 1996-11-29
Publication date: 2000-06-19
Anticipated expiration: 2016-11-29
Also published as: JPH10163835A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トランジスタに、
その耐電圧の何倍もの高い電圧をかけるような高電圧の
スイッチ回路、シリーズ・レギュレータ、シャント・レ
ギュレータなどに利用される直列トランジスタ回路に関
するものである。

【０００２】

【従来の技術】一般に知られているこの種の直列トラン
ジスタ回路２８は、図９に示すように構成されている。
すなわち、端子１３、１６間の直列トランジスタ回路２
８をスイッチ回路として利用した場合、制御端子１７に
信号がなければ、直列トランジスタ群１０ａ、１０ｂ、
１０ｃ、１０ｄはオフ状態で、制御端子１７に信号が入
力されると、直列トランジスタ群１０ａ、１０ｂ、１０
ｃ、１０ｄはオン状態となる。

【０００３】シャント・レギュレータとして使用した場
合、端子１５と端子１６との間に入力電圧が印加され、
端子２９と端子１６との間から出力を取り出す。このと
き、端子２９の出力を基準電圧と比較し、誤差増幅した
後、この信号を制御端子１７にフィード・バックするこ
とでレギュレータとして動作する。

【０００４】シリーズ・レギュレータとして使用した場
合は、出力ラインに直列に、直列トランジスタ群１０
ａ、１０ｂ、１０ｃ、１０ｄが挿入される。ここで、端
子１５から入力された電圧は、端子１６から出力され
る。この出力電圧を基準電圧と比較し、誤差増幅した
後、この信号を制御端子１７にフィード・バックするこ
とでレギュレータとして動作する。

【０００５】以上のような種々の回路に使用されている
直列トランジスタ回路では、端子１３と端子１６との間
に各トランジスタの耐圧の何倍もの高い電圧をかけて使
用されるので、高電圧側の端子１３と低電圧側の端子１
６との間に、複数のトランジスタ１０ａ、１０ｂ、１０
ｃ、１０ｄ、…を直列に接続するとともに、各直列トラ
ンジスタ１０ａ、１０ｂ、１０ｃ、１０ｄ、…のベース
側に分圧抵抗１１ａ、１１ｂ、１１ｃ、１１ｄ、…を接
続することによって、印加されている電圧が直列トラン
ジスタ群１０ａ、１０ｂ、１０ｃ、１０ｄ、…に略均等
に分割されてかかるようになっている。

【０００６】

【発明が解決しようとする課題】ところが、このような
従来の直列トランジスタ回路では、シャント・レギュレ
ータとして使用した場合、出力端子２９と端子１６との
間に負荷が接続されるが、この負荷と並列の位置にある
直列トランジスタ群１０ａ、１０ｂ、１０ｃ、１０ｄに
漏れ電流が流れるため、出力電圧をどのような値に設定
しても［漏れ電流］×［出力電圧］で算出される電力損
失と、［抵抗１４の両端の電圧］×［漏れ電流］で算出
される電力損失が、余分に発生してしまうという問題が
あった。また、スイッチ回路やシリーズ・レギュレータ
として使用した場合、直列トランジスタ群１０ａ、１０
ｂ、１０ｃ、１０ｄをオフしても、分圧抵抗１１ｄ、１
１ｃ、１１ｂ、１１ａを介してながれる漏れ電流のため
出力電圧が０にならない。また、漏れ電流を小さく抑え
ようとして分圧抵抗１１ａ、１１ｂ、１１ｃ、１１ｄの
値を大きくすると、直列トランジスタ群をオンとしたと
き、各トランジスタ１０ａ、１０ｂ、１０ｃ、１０ｄの
飽和電圧が大きくなってしまうという問題があった。

【０００７】本発明は、印加電圧を複数個のトランジス
タでそれぞれ分担するようにした直列トランジスタ回路
において、従来のような分圧抵抗を使用することなく、
簡単な回路構成により、各トランジスタに定格以上の電
圧がかからないように制御することを目的とするもので
ある。

【０００８】

【課題を解決するための手段】本発明は、印加電圧を複
数個のトランジスタでそれぞれ分担するようにした直列
トランジスタ回路において、トランジスタのベース側
に、前記印加電圧を逆方向特性によりクリップする動作
と、順方向特性により前記トランジスタ群のコレクタ電
流を制御する動作の２つの働きを兼ねたダイオードを接
続し、前記直列トランジスタ群のうちの低電位側のベー
ス側に制御信号を入力する制御端子を接続してなること
を特徴とする直列トランジスタ回路である。

【０００９】このような構成において、制御信号を入力
すると、ダイオードの順方向に制御電流が流れる。スイ
ッチ回路として利用した場合、制御信号の有無により全
てのトランジスタが同時にオン、オフして、全てのトラ
ンジスタが一体に開閉する。また、レギュレータとして
利用した場合、制御端子１７の制御電流に応じたコレク
タ電流が直列トランジスタ群のコレクタ・エミッタを流
れる。ここで、入力電圧または出力負荷が変化した場
合、出力電圧を基準電圧と比較し、かつ誤差増幅した
後、その電圧を制御端子に加えて、負帰還制御をかける
ことによって、コレクタ電流を制御しレギュレータとし
て作用する。

【００１０】ここで、制御電流が減少し、直列トランジ
スタ群に高い電圧がかかると、まず最も高電位側のクリ
ップ用ダイオードにより設定された電圧で最も高電位側
のトランジスタがクリップし、ついで、つぎに高い電位
のクリップ用ダイオードにより設定された電圧でつぎに
高い電位のトランジスタがクリップする。以下同様にし
て順次クリップし、最終的に、制御電流が０になると、
最低電位側のトランジスタに残りの電圧がかかる。

【００１１】このように、クリップ用ダイオードは、ベ
ースに電流を供給するときには、順方向に流れ、各トラ
ンジスタをクリップするときには、逆方向に電流が流れ
るというように、１個で２役をこなしている。これがこ
の回路の特徴である。

【００１２】

【発明の実施の形態】本発明の第１実施例を図１により
説明する。本発明による直列トランジスタ回路は、２個
以上の複数個のトランジスタで構成される。ここでは、
４個のＮＰＮ型のトランジスタ１０ａ、１０ｂ、１０
ｃ、１０ｄのコレクタとエミッタが順次直列に接続され
ている場合を例として説明する。第４段目（最も高電圧
側）のトランジスタ１０ｄを除く各トランジスタ１０
ａ、１０ｂ、１０ｃのベースには、ベース抵抗２０ａ、
２０ｂ、２０ｃが接続されている。また、各トランジス
タ１０ａ、１０ｂ、１０ｃ、１０ｄのベース・エミッタ
間には、ベース・エミッタ間の電荷を放電してスイッチ
ング速度を上げるための抵抗１２が接続されている。こ
れらの抵抗１２は、なくともよい。前記最低電圧側のベ
ース抵抗２０ａの他端には、前記直列トランジスタ群を
制御するための制御端子１７が抵抗１８を介して接続さ
れている。

【００１３】前記直列トランジスタ群１０ａ、１０ｂ、
１０ｃ、１０ｄには、これらのトランジスタと同一数の
クリップ用ダイオード２１ａ、２１ｂ、２１ｃ、２１ｄ
がアノードを端子１６側、カソードを端子１３側へ向け
て互いに直列に接続され、このうち、第１段目のクリッ
プ用ダイオード２１ａのアノードは、前記制御抵抗１８
とベース抵抗２０ａとの接続点に接続され、第１段目の
クリップ用ダイオード２１ａのカソードと第２段目のク
リップ用ダイオード２１ｂのアノードとの接続点は、ベ
ース抵抗２０ｂの他端に接続され、第２段目のクリップ
用ダイオード２１ｂのカソードと第３段目のクリップ用
ダイオード２１ｃのアノードとの接続点は、ベース抵抗
２０ｃの他端に接続され、第３段目のクリップ用ダイオ
ード２１ｃのカソードと第４段目のクリップ用ダイオー
ド２１ｄのアノードとの接続点は、トランジスタ１０ｄ
のベースに直接接続され、第４段目のクリップ用ダイオ
ード２１ｄのカソードは、端子１３に接続されている。

【００１４】前記クリップ用ダイオード２１ａ、２１
ｂ、２１ｃ、２１ｄは、逆方向で定電圧特性を持ち、順
方向でも積極的に電流を流すことを目的とする素子であ
るアバランシェダイオードからなる。アバランシェダイ
オードに代えてツェナーダイオードとすることもできる
が、このツェナーダイオードは、逆方向で定電圧特性を
持つが、順方向には電流を流すことを目的としない素子
であり、順方向の電流は保証されていないため、アバラ
ンシェダイオードの方が好ましい。これらアバランシェ
ダイオード、ツェナーダイオード以外であってもこれら
と同等の特性を有する素子であればよい。なお、第４段
目（最も高電圧側）のトランジスタ１０ｄのベースに
は、図１に点線で示すベース抵抗２０ｄを接続してもよ
い。このベース抵抗２０ｄを接続したときは、コレクタ
側へベース電流が流れるのを阻止するために、前記クリ
ップ用ダイオード２１ｄと直列に点線で示すようなダイ
オード３６を挿入する必要がある。また、前記制御抵抗
１８は、トランジスタ１０ｄにベース抵抗２０ｄを接続
した場合にはなくてもよい。

【００１５】つぎに、以上のように構成された直列トラ
ンジスタ回路２８を、本発明の第１実施例としてスイッ
チ回路に使用する場合について説明する。図１におい
て、スイッチオン時は、制御端子１７に電圧を加えるこ
とによって、直列トランジスタ群１０ａ、１０ｂ、１０
ｃ、１０ｄを一体にオンさせる。これにより、出力端子
１６には、端子１３の電圧が現われる。

【００１６】スイッチオフ時は、制御端子１７に加えた
電圧を取り除くことによって、直列トランジスタ群１０
ａ、１０ｂ、１０ｃ、１０ｄが一体にオフする。

【００１７】つぎに、本発明の第２実施例として直列ト
ランジスタ回路２８を、図２に示すような高電圧のシリ
ーズ・レギュレータに使用する場合について説明する。
高電圧側の端子１３は、整流ダイオード３３と平滑コン
デンサ３４を介してトランス３５に接続され、低電圧側
端子１６は、出力端子２９に接続される。また、出力端
子２９と３０との間に接続された分圧抵抗３１と３２の
接続点は、比較回路２３の＋側に接続され、この比較回
路２３の−側には、基準電圧２２が接続される。そし
て、出力端子２９と３０との間に負荷が接続される。

【００１８】今、基準電圧の可変によって端子２９の出
力電圧を可変する場合を考える。出力電圧を最高電位に
設定した場合、制御端子１７からは、各トランジスタを
オンさせるに充分な制御電流が流れ、すべてのトランジ
スタ１０ａ、１０ｂ、１０ｃ、１０ｄは、飽和している
状態となる。第１段目のトランジスタ１０ａのベース電
流はもちろんのこと、第２段目以降の他のトランジスタ
１０ｂ、１０ｃ、１０ｄにもクリップ用ダイオード２１
ａ、２１ｂ、２１ｃおよびベース抵抗２０ｂ、２０ｃを
介して充分なベース電流が流れている。

【００１９】今、基準電圧を小さくすることによって出
力電圧を徐々に下げてゆくと、制御端子１７からの制御
電流は、減少する。それに応じて直列トランジスタ群１
０ａ、１０ｂ、１０ｃ、１０ｄのコレクタ電流が減少す
ると、端子１６と端子１３の間の電圧は上昇するが、こ
の電圧は、まず、最高電位のトランジスタ１０ｄにかか
る。なぜなら、低電位側の直列トランジスタ群１０ａ、
１０ｂ、１０ｃが不飽和状態になると、高電位側のトラ
ンジスタ１０ｄは、エミッタの電位が上がることによっ
て、ベース電流が減少し、より一層不飽和となるためで
ある。

【００２０】出力電圧の設定をさらに下げることによっ
て、制御電流がさらに減少すると、高電位側のトランジ
スタ１０ｄのコレクタ・エミッタ間の電圧は、クリップ
用ダイオード２１ｄのブレークダウン電圧まで上がり、
そこでクリップされる。これは、クリップ用ダイオード
２１ｄを通ってトランジスタ１０ｄのベースからエミッ
タに流れる電流によって負帰還がかかり、コレクタ・エ
ミッタ間の電圧がクリップ用ダイオード２１ｄのブレー
クダウン電圧と略等しくなるように制御されるためであ
る。

【００２１】出力電圧の設定をさらに下げることによっ
て、制御電流がさらに減少すると、つぎのトランジスタ
１０ｃもトランジスタ１０ｄと同様にコレクタ・エミッ
タ間の電圧が上昇する。そして、コレクタの電圧がクリ
ップ用ダイオード２１ｃのブレークダウン電圧まで上が
ったところでクリップされる。このとき、ベース抵抗２
０ｃには、ベース電流による電圧降下が生じるが、通
常、ベース電流は小さいため、クリップ用ダイオード２
１ｃのブレークダウン電圧に対して無視できる程度のも
のである。

【００２２】出力電圧の設定を下げることによって、制
御電流が減少すると、端子１６と端子１３の間の電圧は
上昇するが、この電圧は、より高い電位のトランジスタ
へとかかり、コレクタ・エミッタ間の定格電圧を越えな
いよう、クリップ用ダイオードによりクリップされる。
すなわち、端子１６と端子１３の間の電圧上昇に対して
高い電位のトランジスタ１０ｄから低い電位のトランジ
スタ１０ａの方へ順次クリップされる。

【００２３】逆に、出力電圧の設定を徐々に上げてゆく
と、制御端子１７からの制御電流は、徐々に増加し、そ
れに応じて低い電位のトランジスタ１０ａから高い電位
のトランジスタ１０ｄの方へ順番にオンしてゆく。

【００２４】このように、クリップ用ダイオード２１
ａ、２１ｂ、２１ｃ、２１ｄは、ベースに電流を供給す
るときには、順方向に流れ、直列トランジスタ群１０
ａ、１０ｂ、１０ｃ、１０ｄをクリップするときには、
逆方向に電流が流れるというように、１個で２役をこな
している。これがこの回路の特徴である。

【００２５】図３は、本発明の第３実施例を示すもの
で、高電圧のシャント・レギュレータに使用した場合の
回路図である。出力端子２９と３０との間に負荷が接続
される。この回路は、出力端子２９の電圧を分圧した電
圧と基準電圧とを比較し、誤差増幅した後、制御端子１
７に加えることで負帰還制御をかけている。この回路に
おいて、徐々に基準電圧を上げてゆくと、制御端子１７
の電圧は、下降してゆき、それに応じて端子２９の電圧
は、上昇する。この端子２９の電圧上昇の際、各トラン
ジスタは、高い電位のトランジスタ１０ｄから電位の低
いトランジスタ１０ａの方へ順次クリップされる。

【００２６】逆に、基準電圧を下げてゆくと、制御端子
１７の電圧は、上昇してゆき、それに応じて端子２９の
電圧は、下降する。この端子２９の電圧下降の際、各ト
ランジスタは、低い電位のトランジスタ１０ａから電位
の高いトランジスタ１０ｄの方へ順次オンしてゆく。

【００２７】本発明の第４実施例を図４により説明す
る。第１図の実施例では、直列トランジスタ群１０ａ、
１０ｂ、１０ｃ、１０ｄのすべての制御電流を、制御端
子１７から供給した。そのため、制御端子１７から各ト
ランジスタ１０ａ、１０ｂ、１０ｃ、１０ｄのエミッタ
へ電流を流す際、クリップ用ダイオード２１ａ、２１
ｂ、２１ｃ、２１ｄの順方向電圧降下と直列トランジス
タ群１０ａ、１０ｂ、１０ｃ、１０ｄのコレクタ・エミ
ッタ間の電圧降下の総和は、トランジスタの段数だけ倍
増されてしまい、制御電圧が低いと、高電位側の直列ト
ランジスタ群をドライブすることができない場合が生ず
る。

【００２８】そこで、図４に示す第４実施例では、制御
端子１７の電圧から供給される制御電流は、最低電位の
トランジスタ１０ａだけに流れ、その他の直列トランジ
スタ群１０ｂ、１０ｃ、１０ｄのベース電流は、バイア
ス端子２４に加えられる電圧から供給するようにしたも
のである。すなわち、高電位の直列トランジスタ群１０
ｂ、１０ｃ、１０ｄに流すベース電流を、制御端子１７
の制御電圧とは別の電圧から供給する場合の一例を示し
ている。

【００２９】ここで、図４おいて、すべてのトランジス
タ１０ａ、１０ｂ、１０ｃ、１０ｄが飽和状態にある時
の電流の経路を見ると、制御端子１７からベース抵抗１
８を介して流れる電流は、クリップ用ダイオード２１ａ
の方へは流れず、トランジスタ１０ａのベースに流れ
る。また、バイアス端子２４に加えられた電圧によって
電流は、抵抗２５、ダイオード２６を介して直列トラン
ジスタ群１０ｂ、１０ｃ、１０ｄのベースに分散して流
れる。ここで、制御端子１７に加える電圧を可変する
と、トランジスタ１０ｂのエミッタの電位が変化し、バ
イアス端子２４から直列トランジスタ群１０ｂ、１０
ｃ、１０ｄのベースに分散して流れている電流もそれに
伴って変化する。このように、制御端子１７の電圧を可
変することによって、すべてのトランジスタ１０ａ、１
０ｂ、１０ｃ、１０ｄを制御することができる。

【００３０】前記図１ないし図４では、４個の直列トラ
ンジスタ群１０ａ、１０ｂ、１０ｃ、１０ｄを直列接続
した場合を例示したが、これに限られるものではなく、
図５に示す第５実施例では、直列トランジスタ群１０
ａ、１０ｂを、最少数の２個とした。しかし、これらの
例に限られるものではなく、２個以上であれば何個であ
ってもよい。

【００３１】図６は、本発明の第６実施例を示すもの
で、この例では、３個の直列トランジスタ群１０ａ、１
０ｂ、１０ｃを主体とし、制御端子１７を有する前記図
１に示す回路を第１段目の直列トランジスタ回路とし、
２個の直列トランジスタ群１０ｄ、１０ｅを主体とし、
バイアス端子２４、２７を有する回路を第２段目の直列
トランジスタ回路として、これら第１段目の直列トラン
ジスタ回路と第２段目の直列トランジスタ回路とを直列
接続している。

【００３２】この回路において、バイアス端子２４から
の電流リターンは、トランジスタ１０ｄのエミッタでは
なく、トランジスタ１０ｃのエミッタの端子２７とな
る。なお、このリターンは、トランジスタ１０ｂのエミ
ッタまたは低電圧側端子１６であってもよい。

【００３３】この例では、トランジスタ３個の第１段目
の直列トランジスタ回路と、トランジスタ２個の第２段
目の直列トランジスタ回路とを２段直列に接続したもの
であるが、この例に限られるものではなく、同じ要領に
てトランジスタ複数個の回路を何段でも接続可能であ
る。ただし、何段接続した場合でも、制御端子１７は、
最低電位側の直列トランジスタ群（第１段目の回路）に
のみ存在し、第２段目以降の直列トランジスタ群にベー
ス電流を供給する端子は、あらかじめ電圧を加えておく
ためのバイアス端子となる。

【００３４】前記図６で示した回路では、トランジスタ
１０ａ、１０ｂ、１０ｃを主体とした第１段目の直列ト
ランジスタ回路が図１に示した基本形の回路であった
が、この第１段目の回路部分を、図４に示したような、
制御端子１７の他にバイアス端子２４を付加した回路に
置き換えることもできる。

【００３５】さらに具体的には、第１段目の回路は、図
１に示す制御端子１７のみの回路とするか、または、図
４に示す制御端子１７とバイアス端子２４を有する回路
とし、また、第２段目以降の回路は、バイアス端子２４
のみを有する回路とする。

【００３６】図７は、本発明の第７実施例を示すもの
で、この例では、直列トランジスタ群１０ａ、１０ｂ、
１０ｃとして、ＰＮＰ型トランジスタを用いたものであ
る。このように構成された回路においては、端子１３側
から端子１６側へ電流が流れ、その作用は、図１と略同
様である。また、この例でも、図４に示すように、制御
端子１７以外にバイアス端子２４を設けてもよいし、図
６に示すように、２段以上を直列に接続したものであっ
てもよい。

【００３７】図８は、本発明の第８実施例を示すもの
で、この例では、端子１３と端子１６の間により多くの
電流を流すために、各段のトランジスタに、それぞれト
ランジスタ１０ａ１、１０ｂ１、１０ｃ１、１０ｄ１を
並列に接続して、各段毎に並列なトランジスタ（１０
ａ、１０ａ１）、（１０ｂ、１０ｂ１）、（１０ｃ、１
０ｃ１）、（１０ｄ、１０ｄ１）を直列接続して１／２
ずつ電流を負担するようにしたものであり、本発明の直
列トランジスタ群には、このような直並列接続も含むも
のとする。また、その作用は、図１とほとんど変わると
ころはない。

【００３８】図１〜図８に示す前記実施例では、すべて
のトランジスタ１０ａ、１０ｂ、１０ｃ、１０ｄに、印
加電圧を逆方向特性によりクリップし、順方向特性によ
りトランジスタ群のコレクタ電流を制御するためのダイ
オード２１ａ、２１ｂ、２１ｃ、２１ｄを接続したが、
本発明はこれに限られるものではなく、低電位側のトラ
ンジスタ１０ａを除く直列トランジスタ群１０ｂ、１０
ｃ、…のベース側に逆方向電圧をクリップするためのダ
イオード２１ｂ、２１ｃ、…を接続し、低電位側のトラ
ンジスタ１０ａのベース側には、逆方向電圧によるクリ
ップを目的としない高圧のダイオードを接続するように
してもよい。

【００３９】

【発明の効果】本発明は、直列トランジスタ群１０ａ、
１０ｂ、…のベース側に、印加電圧を逆方向特性により
クリップする動作と、順方向特性によりトランジスタ群
のコレクタ電流を制御する動作の２つの働きを兼ねたダ
イオードを接続し、直列トランジスタ群のうちの低電位
側のベース側に制御信号を入力する制御端子を接続した
ので、１個のダイオードが２役をこなし、簡単な回路構
成により各トランジスタ１０ａ、１０ｂ、１０ｃ、…に
定格以上の電圧がかからないように確実に制御すること
ができるものである。このように、本発明は、抵抗によ
りクリップする問題点を解決し、しかも、構成部品を省
略でき、従って、トランジスタの段数が増えれば増える
ほど、回路の簡素化という効果が顕著になるものであ
る。

【００４０】また、直列トランジスタ群１０ａ、１０
ｂ、１０ｃ、…のオフ時には、従来のように、印加電圧
を分圧するための分圧抵抗１１ａ、１１ｂ、１１ｃ、…
によって電流が漏れてしまうという問題がない。したが
って、スイッチとして使用した場合、オフ時に出力電圧
を略完全な０にすることができる。

【００４１】さらに、シャント・レギュレータやシリー
ズ・レギュレータとして使用した場合には、従来のよう
に、各部の抵抗の電力損失が大きくなるという欠点を解
決することができる。

【図面の簡単な説明】

【図１】本発明による直列トランジスタ回路の第１実施
例を示す電気回路図である。

【図２】本発明による直列トランジスタ回路をシリーズ
・レギュレータとして使用した第２実施例を示す電気回
路図である。

【図３】本発明による直列トランジスタ回路をシャント
・レギュレータとして使用した第３実施例を示す電気回
路図である。

【図４】本発明による直列トランジスタ回路の第４実施
例を示す電気回路図である。

【図５】本発明による直列トランジスタ回路の第５実施
例を示す電気回路図である。

【図６】本発明による直列トランジスタ回路の第６実施
例を示す電気回路図である。

【図７】本発明による直列トランジスタ回路の第７実施
例を示す電気回路図である。

【図８】本発明による直列トランジスタ回路の第８実施
例を示す電気回路図である。

【図９】従来の直列トランジスタ回路を示す電気回路図
である。

【符号の説明】

１０ａ、１０ｂ、１０ｃ、１０ｄ…直列トランジスタ
群、１１ａ、１１ｂ、１１ｃ、１１ｄ…分圧抵抗、１２
…抵抗、１３…高電圧側端子、１４…抵抗、１５…入力
端子、１６…低電圧側端子、１７…制御端子、１８…制
御抵抗、２０ａ、２０ｂ、２０ｃ、２０ｄ…ベース抵
抗、２１ａ、２１ｂ、２１ｃ、２１ｄ…クリップ用ダイ
オード、２２…基準電圧、２３…比較回路、２４…バイ
アス端子、２５…抵抗、２６…ダイオード、２７…バイ
アス端子、２８…直列トランジスタ回路、２９…出力端
子、３０…出力端子、３１…分圧抵抗、３２…分圧抵
抗、３３…整流ダイオード、３４…平滑コンデンサ、３
５…トランス、３６…ダイオード。

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03K 17/00 - 17/70

Claims

(57)【特許請求の範囲】

【請求項１】印加電圧を複数個のトランジスタでそれ
ぞれ分担するようにした直列トランジスタ回路におい
て、トランジスタのベース側に、前記印加電圧を逆方向
特性によりクリップする動作と、順方向特性により前記
トランジスタ群のコレクタ電流を制御する動作の２つの
働きを兼ねたダイオードを接続し、前記直列トランジス
タ群のうちの低電位側のベース側に制御信号を入力する
制御端子を接続してなることを特徴とする直列トランジ
スタ回路。
【請求項２】直列トランジスタ群のうちの最高電位の
トランジスタのコレクタ・ベース間に、印加電圧を逆方
向特性によりクリップするためのダイオードを接続し、
全てのトランジスタのベース側に、印加電圧を逆方向特
性によりクリップする動作と、順方向特性により前記ト
ランジスタ群のコレクタ電流を制御する動作の２つの働
きを兼ねたダイオードを接続してなることを特徴とする
請求項１記載の直列トランジスタ回路。
【請求項３】印加電圧を逆方向特性によりクリップ
し、順方向特性により前記トランジスタ群のコレクタ電
流を制御するためのダイオードを、低電位側を除く各ト
ランジスタのベース側に接続し、低電位側のトランジス
タのベース側には、逆方向電圧のクリップを目的としな
いダイオードを接続してなることを特徴とする請求項１
記載の直列トランジスタ回路。
【請求項４】直列トランジスタ群の低電位側のベース
側に、一体に開閉するための制御信号を入力する制御端
子を接続してスイッチ回路として用いるようにしたこと
を特徴とする請求項１記載の直列トランジスタ回路。
【請求項５】直列トランジスタ群の低電位側のベース
側に、出力電圧を制御するための制御信号を入力する制
御端子を接続しなる回路を、負荷と電源との間に直列に
挿入してシリーズ・レギュレータとして用いるようにし
たことを特徴とする請求項１記載の直列トランジスタ回
路。
【請求項６】直列トランジスタ群の低電位側のベース
側に、出力電圧を制御するための制御信号を入力する制
御端子を接続してなる回路を、負荷と電源との間に並列
に接続してシャント・レギュレータとして用いるように
したことを特徴とする請求項１記載の直列トランジスタ
回路。
【請求項７】印加電圧を複数個のトランジスタでそれ
ぞれ分担するようにした直列トランジスタ回路におい
て、前記各トランジスタのベース側に、前記印加電圧を
逆方向特性によりクリップし、順方向特性により前記ト
ランジスタ群のコレクタ電流を制御するためのダイオー
ドを接続し、前記直列トランジスタ群のうちの低電位側
のベース側に制御信号を入力する制御端子を接続し、高
電位側のベース側にバイアス電流を流すためのバイアス
用端子を付加接続してなることを特徴とする直列トラン
ジスタ回路。
【請求項８】第１段目の回路は、印加電圧を複数個の
トランジスタで分担する直列トランジスタ群の各ベース
側に、前記印加電圧を逆方向特性によりクリップし、順
方向特性により前記トランジスタ群のコレクタ電流を制
御するためのダイオードを接続し、前記直列トランジス
タ群のうちの低電位側のベース側に制御信号を入力する
制御端子を接続した直列トランジスタ回路からなり、第
２段目の回路は、印加電圧を複数個のトランジスタで分
担する直列トランジスタ群の各ベース側に、前記印加電
圧を逆方向特性によりクリップし、順方向特性により前
記トランジスタ群のコレクタ電流を制御するためのダイ
オードを接続し、前記直列トランジスタ群のうちの低電
位側のベース側にバイアス用端子を接続した直列トラン
ジスタ回路からなり、前記第１段目の回路と第２段目の
回路を直列に接続してなることを特徴とする直列トラン
ジスタ回路。
【請求項９】第１段目の回路は、印加電圧を複数個の
トランジスタで分担する直列トランジスタ群の各ベース
側に、前記印加電圧を逆方向特性によりクリップし、順
方向特性により前記トランジスタ群のコレクタ電流を制
御するためのダイオードを接続し、前記直列トランジス
タ群のうちの低電位側のベース側に制御信号を入力する
制御端子を接続し、高電位側のベース側にバイアス電流
を流すためのバイアス用端子を付加接続した直列トラン
ジスタ回路からなり、第２段目の回路は、印加電圧を複
数個のトランジスタで分担する直列トランジスタ群の各
ベース側に、前記印加電圧を逆方向特性によりクリップ
し、順方向特性により前記トランジスタ群のコレクタ電
流を制御するためのダイオードを接続し、前記直列トラ
ンジスタ群のうちの低電位側のベース側にバイアス用端
子を接続した直列トランジスタ回路からなり、前記第１
段目の回路と第２段目の回路を直列に接続してなること
を特徴とする直列トランジスタ回路。
【請求項１０】第１段目の回路１個と、第２段目の回
路１個または複数個とを直列に多段接続してなることを
特徴とする請求項８または９記載の直列トランジスタ回
路。
【請求項１１】印加電圧を逆方向特性によりクリップ
し、順方向特性によりトランジスタ群のコレクタ電流を
制御するためのダイオードは、アバランシェダイオー
ド、ツェナーダイオードまたはこれらと同等の特性を有
する素子からなることを特徴とする請求項１、２、３、
４、５、６、７、８、９または１０記載の直列トランジ
スタ回路。
【請求項１２】直列トランジスタ群は、ＮＰＮ型トラ
ンジスタからなることを特徴とする請求項１、２、３、
４、５、６、７、８、９、または１０記載の直列トラン
ジスタ回路。
【請求項１３】直列トランジスタ群は、ＰＮＰ型トラ
ンジスタからなり、かつ、制御端子を高電位側に接続し
てなることを特徴とする請求項１、２、３、４、５、
６、７、８、９、または１０記載の直列トランジスタ回
路。
【請求項１４】直列トランジスタ群は、各段毎に複数
個を並列接続してなるものを直列に接続してなることを
特徴とする請求項１、２、３、４、５、６、７、８、
９、１０、１１、１２または１３記載の直列トランジス
タ回路。