JPH04330816A - 振幅制限回路 - Google Patents
振幅制限回路Info
- Publication number
- JPH04330816A JPH04330816A JP3018151A JP1815191A JPH04330816A JP H04330816 A JPH04330816 A JP H04330816A JP 3018151 A JP3018151 A JP 3018151A JP 1815191 A JP1815191 A JP 1815191A JP H04330816 A JPH04330816 A JP H04330816A
- Authority
- JP
- Japan
- Prior art keywords
- amplifiers
- amplifier
- amplitude
- amplitude limiting
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 102220012898 rs397516346 Human genes 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は回路の交番出力信号の振
幅を一定電圧以下に抑えるための振幅制限回路に関する
。なお以下各図において同一の符号は同一もしくは相当
部分を示す。
幅を一定電圧以下に抑えるための振幅制限回路に関する
。なお以下各図において同一の符号は同一もしくは相当
部分を示す。
【０００２】
【従来の技術】図３ないし図５は信号増巾回路における
演算増巾器を用いた振幅制限回路の構成例を示す。図３
（Ａ），（Ｂ）においてＶｉは交番の入力信号，Ｖｏは
出力信号，ＯＰ１は入力信号Ｖｉを増巾するための演算
増巾器、ＲＯ１，ＲＯ２は増巾率を定めるための抵抗、
ＺＤ１，ＺＤ２は出力信号Ｖｏの正，逆の振幅を夫々、
そのツエナ電圧でクランプ（制限）するツエナダイオー
ドである。
演算増巾器を用いた振幅制限回路の構成例を示す。図３
（Ａ），（Ｂ）においてＶｉは交番の入力信号，Ｖｏは
出力信号，ＯＰ１は入力信号Ｖｉを増巾するための演算
増巾器、ＲＯ１，ＲＯ２は増巾率を定めるための抵抗、
ＺＤ１，ＺＤ２は出力信号Ｖｏの正，逆の振幅を夫々、
そのツエナ電圧でクランプ（制限）するツエナダイオー
ドである。
【０００３】図４は出力信号Ｖｏの出力点ａと正電源Ｖ
＋との間に分圧抵抗Ｒ０６，Ｒ０７を直列に設け、同じ
く出力点ａと負電源Ｖ−との間に分圧抵抗Ｒ０８，Ｒ０
９を直列に設け、抵抗Ｒ０６とＲ０７との接続点と演算
増巾器ＯＰ１の反転入力端子間にダイオードＤ２を，同
じく抵抗Ｒ０８とＲ０９との接続点と演算増巾器ＯＰ１
の反転入力端子間にダイオードＤ１を夫々接続し、出力
信号Ｖｏの正，逆の振巾を夫々、ダイオードＤ１，Ｄ２
が導通するときのレベルに制限する回路である。
＋との間に分圧抵抗Ｒ０６，Ｒ０７を直列に設け、同じ
く出力点ａと負電源Ｖ−との間に分圧抵抗Ｒ０８，Ｒ０
９を直列に設け、抵抗Ｒ０６とＲ０７との接続点と演算
増巾器ＯＰ１の反転入力端子間にダイオードＤ２を，同
じく抵抗Ｒ０８とＲ０９との接続点と演算増巾器ＯＰ１
の反転入力端子間にダイオードＤ１を夫々接続し、出力
信号Ｖｏの正，逆の振巾を夫々、ダイオードＤ１，Ｄ２
が導通するときのレベルに制限する回路である。
【０００４】また図５の回路は、図４の回路の場合、出
力信号Ｖｏの振巾の制限電圧にダイオードＤ１，Ｄ２の
順方向電圧が介入するので、これを防ぐようにした回路
であり、出力信号Ｖｏの正の振巾は演算増巾器ＯＰ２，
ダイオードＤ１，抵抗Ｒ０４からなる回路によって、正
電源Ｖ＋とグランドＧＮＤの間に設けられた分圧抵抗Ｒ
１，Ｒ２の分圧点の電位に正しく制限され、同様に出力
信号Ｖｏの負の振巾は演算増巾器ＯＰ３，ダイオードＤ
２，抵抗Ｒ０５からなる回路によって、負電源Ｖ−とグ
ランドＧＮＤの間に設けられた分圧抵抗Ｒ３，Ｒ４の分
圧点の電位に正しく制限される。
力信号Ｖｏの振巾の制限電圧にダイオードＤ１，Ｄ２の
順方向電圧が介入するので、これを防ぐようにした回路
であり、出力信号Ｖｏの正の振巾は演算増巾器ＯＰ２，
ダイオードＤ１，抵抗Ｒ０４からなる回路によって、正
電源Ｖ＋とグランドＧＮＤの間に設けられた分圧抵抗Ｒ
１，Ｒ２の分圧点の電位に正しく制限され、同様に出力
信号Ｖｏの負の振巾は演算増巾器ＯＰ３，ダイオードＤ
２，抵抗Ｒ０５からなる回路によって、負電源Ｖ−とグ
ランドＧＮＤの間に設けられた分圧抵抗Ｒ３，Ｒ４の分
圧点の電位に正しく制限される。
【０００５】
【発明が解決しようとする課題】しかしながら前述の図
３，図４の回路では、ダイオードの順方向電位以下のレ
ベルでの信号の振幅制限を設定することは不可能であり
、またダイオードの特性上、導通時，非導通時に有限の
非線形抵抗を持つため理想的な振巾切断（制限）波形が
得られないという問題があった。これらの問題に対して
、図５で示す回路はダイオードと演算増巾器を使用し（
あたかも順方向電圧が０の）理想ダイオードとし、増巾
器の出力信号の振幅制限を行っている。しかし、図５の
回路は振幅制限を上下限同一レベルの範囲で制限する場
合、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値の許容誤差に
よる影響をどのように少なくするかという問題があり、
さらに信号の増幅を行う演算増巾器ＯＰ１の他に、理想
ダイオードを構成するための演算増巾器がＯＰ２，ＯＰ
３と２個余分に必要であり部品点数が多くなるといった
問題がある。そこで本発明はこれらの問題を解消できる
振幅制限回路を提供することを課題とする。
３，図４の回路では、ダイオードの順方向電位以下のレ
ベルでの信号の振幅制限を設定することは不可能であり
、またダイオードの特性上、導通時，非導通時に有限の
非線形抵抗を持つため理想的な振巾切断（制限）波形が
得られないという問題があった。これらの問題に対して
、図５で示す回路はダイオードと演算増巾器を使用し（
あたかも順方向電圧が０の）理想ダイオードとし、増巾
器の出力信号の振幅制限を行っている。しかし、図５の
回路は振幅制限を上下限同一レベルの範囲で制限する場
合、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値の許容誤差に
よる影響をどのように少なくするかという問題があり、
さらに信号の増幅を行う演算増巾器ＯＰ１の他に、理想
ダイオードを構成するための演算増巾器がＯＰ２，ＯＰ
３と２個余分に必要であり部品点数が多くなるといった
問題がある。そこで本発明はこれらの問題を解消できる
振幅制限回路を提供することを課題とする。
【０００６】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の振幅制限回路は、『第１の電位（グラ
ンドＧＮＤのレベルなど）に対し所定の基準電位差（リ
ファレンス電圧ＶＲなど）を持つ第２の電位を中心とし
て交番信号を出力する増巾器であって、その出力信号の
片側の振幅は前記第１の電位で制限されるような２つの
増巾器を縦続に接続し、この２つの増巾器の後段側を増
幅率１の反転増巾器とした』ものとし、
めに、請求項１の振幅制限回路は、『第１の電位（グラ
ンドＧＮＤのレベルなど）に対し所定の基準電位差（リ
ファレンス電圧ＶＲなど）を持つ第２の電位を中心とし
て交番信号を出力する増巾器であって、その出力信号の
片側の振幅は前記第１の電位で制限されるような２つの
増巾器を縦続に接続し、この２つの増巾器の後段側を増
幅率１の反転増巾器とした』ものとし、
【０００７】請
求項２の振幅制限回路では、請求項１の振幅制限回路に
おいて、『前記２つの増巾器は夫々、前記第１の電位に
一方の電極が接続された直流電源で動作し、かつ非反転
入力端子の電位を前記第２の電位とする演算増巾器（Ｏ
Ｐ１１，ＯＰ１２など）を備えた』ものとし、また
求項２の振幅制限回路では、請求項１の振幅制限回路に
おいて、『前記２つの増巾器は夫々、前記第１の電位に
一方の電極が接続された直流電源で動作し、かつ非反転
入力端子の電位を前記第２の電位とする演算増巾器（Ｏ
Ｐ１１，ＯＰ１２など）を備えた』ものとし、また
【０００８】請求項３の振幅制限回路では、請求項２の
振幅制限回路において、『前記直流電源は単電源（正電
源ＶＰなど）である』ようにするものとする。
振幅制限回路において、『前記直流電源は単電源（正電
源ＶＰなど）である』ようにするものとする。
【０００９】
【作用】２つの反転増巾器を２段に縦続接続し、この２
つの反転増巾器のリファレンス電圧を振幅制限電圧に固
定する。そして１段目の演算増巾器を入力信号の反転増
巾器とし、その出力信号の一方の半波を前記の振幅制限
電圧で切取る。次に２段目の演算増幅器を増幅率１倍の
反転増幅器として、この増巾器に前記の一方の半波が切
取られた１段目の出力信号を与えて１対１で反転増巾さ
せつつ、その出力信号としての他方の半波を同じ振幅制
限電圧で切取る。
つの反転増巾器のリファレンス電圧を振幅制限電圧に固
定する。そして１段目の演算増巾器を入力信号の反転増
巾器とし、その出力信号の一方の半波を前記の振幅制限
電圧で切取る。次に２段目の演算増幅器を増幅率１倍の
反転増幅器として、この増巾器に前記の一方の半波が切
取られた１段目の出力信号を与えて１対１で反転増巾さ
せつつ、その出力信号としての他方の半波を同じ振幅制
限電圧で切取る。
【００１０】
【実施例】以下図１および図２に基づいて本発明の実施
例を説明する。図１においてＯＰ１１，ＯＰ１２は縦続
に接続され、グランドＧＮＤと正電源ＶＰとの間の単電
源で動作する演算増巾器で、前段の演算増巾器ＯＰ１１
は抵抗Ｒ１３，Ｒ１４で反転増巾器を構成し、次段の演
算増巾器ＯＰ１２は同一の２つの抵抗Ｒ１５で１：１の
増巾率の反転増巾器を構成している。そしてこの２つの
反転増巾器のリファレンス電圧（比較基準電圧）、つま
り増巾器ＯＰ１，ＯＰ２の非反転入力端子とグランドＧ
ＮＤ間の電圧としては電源正電圧ＶＰを抵抗Ｒ１１，Ｒ
１２で分圧した電圧としてのリファレンス電圧ＶＲ＝Ｖ
Ｐ×Ｒ１２／（Ｒ１１＋Ｒ１２）が共通に与えられてい
る。なおＣは直流しゃ断用の結合コンデンサである。図
２は図１の動作説明用の波形図で、図２（Ａ）は入力信
号Ｖｉの波形を、図２（Ｂ）は１段目の反転増巾器の出
力信号（つまり２段目の反転増巾器の入力信号Ｖの波形
を、また図２（Ｃ）は２段目の反転増巾器の出力号Ｖｏ
の波形を夫々示す。
例を説明する。図１においてＯＰ１１，ＯＰ１２は縦続
に接続され、グランドＧＮＤと正電源ＶＰとの間の単電
源で動作する演算増巾器で、前段の演算増巾器ＯＰ１１
は抵抗Ｒ１３，Ｒ１４で反転増巾器を構成し、次段の演
算増巾器ＯＰ１２は同一の２つの抵抗Ｒ１５で１：１の
増巾率の反転増巾器を構成している。そしてこの２つの
反転増巾器のリファレンス電圧（比較基準電圧）、つま
り増巾器ＯＰ１，ＯＰ２の非反転入力端子とグランドＧ
ＮＤ間の電圧としては電源正電圧ＶＰを抵抗Ｒ１１，Ｒ
１２で分圧した電圧としてのリファレンス電圧ＶＲ＝Ｖ
Ｐ×Ｒ１２／（Ｒ１１＋Ｒ１２）が共通に与えられてい
る。なおＣは直流しゃ断用の結合コンデンサである。図
２は図１の動作説明用の波形図で、図２（Ａ）は入力信
号Ｖｉの波形を、図２（Ｂ）は１段目の反転増巾器の出
力信号（つまり２段目の反転増巾器の入力信号Ｖの波形
を、また図２（Ｃ）は２段目の反転増巾器の出力号Ｖｏ
の波形を夫々示す。
【００１１】即ち、いま仮に図１においてＲ１３＝Ｒ１
４とすることで１段目の反転増幅器の増幅率を１倍とし
、図２（Ａ）に示す波形の入力信号Ｖｉを１段目の反転
増巾器に加えたものとすると、１段目の反転増巾器の出
力信号Ｖは分圧抵抗Ｒ１１，Ｒ１２により電源電圧ＶＰ
が分圧された前記リファレンス電圧ＶＲのレベルを中心
とした振幅となり、図２（Ｂ）のように振幅の下側がリ
ファレンス電圧ＶＲのレベルとグランドＧＮＤのレベル
で制限された波形の信号Ｖとなる。そしてこの信号Ｖが
２段目の反転増幅器の入力となる。２段目の反転増幅器
も１段目と同様にリファレンス電圧ＶＲのレベルを中心
とした、振幅の下側をグランドレベルとの範囲に制限し
た信号Ｖｏを出力する。従ってこの出力信号Ｖｏの波形
は図２（Ｃ）のように、入力信号Ｖｉに対して振幅の中
心から上，下にリファレンス電圧ＶＲのレベルとグラン
ドレベル間の電位差であるＶＲ＝ＶＰ×Ｒ１２／（Ｒ１
１＋Ｒ１２）の振巾に制限された波形となる。また、抵
抗Ｒ１３とＲ１４とで１段目の反転増幅器の利得を上げ
た場合は、入力信号Ｖｉが増幅され、設定された同じ振
幅制限範囲内で出力信号Ｖｏが得られる。
４とすることで１段目の反転増幅器の増幅率を１倍とし
、図２（Ａ）に示す波形の入力信号Ｖｉを１段目の反転
増巾器に加えたものとすると、１段目の反転増巾器の出
力信号Ｖは分圧抵抗Ｒ１１，Ｒ１２により電源電圧ＶＰ
が分圧された前記リファレンス電圧ＶＲのレベルを中心
とした振幅となり、図２（Ｂ）のように振幅の下側がリ
ファレンス電圧ＶＲのレベルとグランドＧＮＤのレベル
で制限された波形の信号Ｖとなる。そしてこの信号Ｖが
２段目の反転増幅器の入力となる。２段目の反転増幅器
も１段目と同様にリファレンス電圧ＶＲのレベルを中心
とした、振幅の下側をグランドレベルとの範囲に制限し
た信号Ｖｏを出力する。従ってこの出力信号Ｖｏの波形
は図２（Ｃ）のように、入力信号Ｖｉに対して振幅の中
心から上，下にリファレンス電圧ＶＲのレベルとグラン
ドレベル間の電位差であるＶＲ＝ＶＰ×Ｒ１２／（Ｒ１
１＋Ｒ１２）の振巾に制限された波形となる。また、抵
抗Ｒ１３とＲ１４とで１段目の反転増幅器の利得を上げ
た場合は、入力信号Ｖｉが増幅され、設定された同じ振
幅制限範囲内で出力信号Ｖｏが得られる。
【００１２】
【発明の効果】本発明によれば、グランドＧＮＤのレベ
ルに対し所定の基準電位差としてのリファレンス電圧Ｖ
Ｒを持つ電位レベルを中心として交番信号を出力する増
巾器であって、その出力信号の片側の振幅は前記グラン
ドレベルで制限されるような２つの増巾器を縦続に接続
し、この２つの増巾器の後段側を増幅率１の反転増幅器
としたので、簡単な回路構成としながら、交番信号の振
巾を、ダイオードの順方向電圧以下の制限電圧であって
も、正しく制限することができる。
ルに対し所定の基準電位差としてのリファレンス電圧Ｖ
Ｒを持つ電位レベルを中心として交番信号を出力する増
巾器であって、その出力信号の片側の振幅は前記グラン
ドレベルで制限されるような２つの増巾器を縦続に接続
し、この２つの増巾器の後段側を増幅率１の反転増幅器
としたので、簡単な回路構成としながら、交番信号の振
巾を、ダイオードの順方向電圧以下の制限電圧であって
も、正しく制限することができる。
【図１】本発明の一実施例としての構成を示す回路図
【
図２】図１の動作説明用の波形図
図２】図１の動作説明用の波形図
【図３】図１に対応する従来回路の第１の例を示す図
【
図４】図１に対応する従来回路の第２の例を示す図
図４】図１に対応する従来回路の第２の例を示す図
【図
５】図１に対応する従来回路の第３の例を示す図
５】図１に対応する従来回路の第３の例を示す図
【符号
の説明】 ＯＰ１１，ＯＰ１２ 演算増巾器 Ｒ１１〜Ｒ１５ 抵抗 Ｃ 結合コンデンサ ＶＰ 正電源 ＧＮＤ グランド ＶＲ リファレンス電圧 Ｖｉ 入力信号 Ｖｏ 出力信号
の説明】 ＯＰ１１，ＯＰ１２ 演算増巾器 Ｒ１１〜Ｒ１５ 抵抗 Ｃ 結合コンデンサ ＶＰ 正電源 ＧＮＤ グランド ＶＲ リファレンス電圧 Ｖｉ 入力信号 Ｖｏ 出力信号
Claims (3)
- 【請求項１】第１の電位に対し所定の基準電位差を持つ
第２の電位を中心として交番信号を出力する増巾器であ
って、その出力信号の片側の振幅は前記第１の電位で制
限されるような２つの増巾器を縦続に接続し、この２つ
の増巾器の後段側を増幅率１の反転増巾器としたことを
特徴とする振幅制限回路。 - 【請求項２】請求項１に記載の振幅制限回路において、
前記２つの増巾器は夫々、前記第１の電位に一方の電極
が接続された直流電源で動作し、かつ非反転入力端子の
電位を前記第２の電位とする演算増巾器を備えたことを
特徴とする振幅制限回路。 - 【請求項３】請求項２に記載の振幅制限回路において、
前記直流電源は単電源であることを特徴とする振幅制限
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018151A JPH04330816A (ja) | 1991-02-12 | 1991-02-12 | 振幅制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018151A JPH04330816A (ja) | 1991-02-12 | 1991-02-12 | 振幅制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04330816A true JPH04330816A (ja) | 1992-11-18 |
Family
ID=11963616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3018151A Pending JPH04330816A (ja) | 1991-02-12 | 1991-02-12 | 振幅制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04330816A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010130288A (ja) * | 2008-11-27 | 2010-06-10 | Yamaha Corp | 増幅器 |
-
1991
- 1991-02-12 JP JP3018151A patent/JPH04330816A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010130288A (ja) * | 2008-11-27 | 2010-06-10 | Yamaha Corp | 増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5014016A (en) | Switching amplifier | |
| EP0427135B1 (en) | Circuit for sensing output distortion, in particular of final stages of audio devices | |
| JPS6041882B2 (ja) | 第１及び第２の増幅素子を具える増幅器 | |
| JPH04330816A (ja) | 振幅制限回路 | |
| EP0921635B1 (en) | Power amplifier device | |
| JPH0263309A (ja) | Ａｃ及びｄｃ信号をソフトクリップするための高精度装置 | |
| US4739280A (en) | Amplifier circuit having reduced crossover distortion | |
| US7135920B2 (en) | Method and circuit for facilitating control of AC coupling in an amplifier circuit | |
| KR0135461B1 (ko) | 높은 입력 임피던스를 갖는 증폭회로 | |
| JPS62284506A (ja) | 電力増巾器 | |
| JP2993532B2 (ja) | ホイートストンブリッジ型ロードセルの励振回路 | |
| JPH03154508A (ja) | 増幅器回路 | |
| JPH0567930A (ja) | 電圧増幅回路 | |
| SU1638714A1 (ru) | Управл емый источник тока | |
| JPH0629796A (ja) | 波形整形回路 | |
| JPS6336747Y2 (ja) | ||
| JPH01126566A (ja) | 電界検出回路 | |
| JPH06309046A (ja) | 電流式出力回路 | |
| JPH0398305A (ja) | 差動増幅器 | |
| JPS62183612A (ja) | 検波回路 | |
| JPH01129608A (ja) | 矩形化回路 | |
| JPH0792204A (ja) | コンパレータ回路 | |
| JPH04172804A (ja) | 増幅装置 | |
| JPH0310413A (ja) | 電圧振幅制限回路 | |
| JPS6352503B2 (ja) |