JPS6041882B2 - 第１及び第２の増幅素子を具える増幅器 - Google Patents

Description

【発明の詳細な説明】 本発明は出力端子を負荷に接続した第１および第２の増
幅素子と、減衰器を具える差動回路とを具え、第１の増
幅素子の出力信号を入力信号と比較し、その結果得られ
る補正信号第２の増幅素子に印加する増幅器に関するも
のである。

斯かる増幅器はクラインとザールベルグフアンゼルスト
著１プレシジヨン エレクトロニクスョ（セントレツク
ス社、アインドーフエン、１９６７年）第１６４〜１６
５頁に記載されている。

この増幅器では２個の増幅素子の利得を略々等しくし、
第２の増幅素子や第１の増幅素子の補正増幅器として機
能する。この目的て減衰率が各増幅素子のの利得の逆数
に等しい減衰器を経て比較器内の補助回路で出力信号と
入力信号とを互に比較する。すると比較器から補正信号
が与えられ、既知の１補償ョ原理に従つてこの補正信号
を第２の増幅器を経て第１の増幅素子の出力信号に加え
る。２個の増幅素子の出力信号同士を加算するので、増
幅器全体の相対誤差は２個の増幅素子の相対誤差同士の
積に等しくなる。

斯かる増幅器の利点はこのようにすると総合歪が小さく
、しかも安定な系が得られることである。

本発明は一方の増幅素子だけが他方の増幅素子に対する
補正素子として働らくだけでなく、２個の増幅素子の各
々を他方の増幅素子の補正素子として使うという考えに
基づいてなされたものである。

こうすると増幅回路全体の中に多数のフィードバックル
ープが含まれるが、それでも安定な増幅回路が得られる
ことを確めた。本発明は所望に応じて前段に前置増幅器
を設けることができる２個の増幅素子を電力増幅器の形
態とし、第２の増幅素子にも減衰器を具える略々同一の
差動回路を具備せしめ、これから第１の増幅素子に補正
信号を供給し、増幅すべき信号を両方の増幅素子に印加
するように構成したことを特徴とするものである。

ノ 本発明増幅器によれば既知の増幅器系と比較して次
のような利点が得られる。

（１）総合歪率が下がり、高級な差動増幅器を使用する
と実際的には零乃至は殆ど測定にかからない値迄下がる
（この点で各増幅素子が常時信号を伝達する必要がある
）。

（２）増幅素子として歪率が高い最終電力増幅器を使用
でる。

（３）全出力電力は２個の増幅器が分坦する。

この結果本発明増幅器は集積回路として実現させる）
上で極めて好適である。また増幅素子が対称的に配置さ
れるのであるから減衰器、更に楊合によつては比較器に
ついても同様である。（４）増幅器内には負帰還ループ
だけでなく正帰還ループも入つてくるにもかかわらず、
増幅器は安定であることが判明している。

各増幅素子には反転入力端子と非反転入力端子とを有す
る前置増幅器を設けると殊に好適である。

本発明増幅器では増幅素子を電圧出力形としてもよいし
、電流出力形としてもよい。

電圧出力形（増幅器の出力抵抗が低い）の場合は、２個
の増幅素子の出力端子同士を既知の態様で負荷にプッシ
ュプル接続し、増幅すべき入力信号を互に逆相にして２
個の前置増幅器の入力端子に印加する。

このように入力信号を互に逆相にして印加すると負荷の
両端間に２個の増幅素子の出力電力の和が得られる。本
発明の好適な実施例によると各差動回路に比較器を設け
、ここで前置増幅器の後段に位置する最終電力増幅段の
入力信号と出力信号とを比較し、この比較器から他方の
増幅素子へ補正信号を供給するようにしたことを特徴と
する。

比較器として反転入力端子と非反転入力端子とを具える
差動増幅器を使用すると好適である。

この、場合比較器の結線方法には２通りあり、それによ
つて２通りの実施例ができる。一方の実施例ては最終電
力増幅段の出力端子を比較器の同じ極性の入力端子、に
接続し、補正信号を前置増幅器の対応する極性の入力端
子に印加することを特徴とする。

他方の実施例では最終電力増幅段の出力端子を比較器の
逆極性の入力端子に接続し、比較器の対応する最終電力
増幅段の出力信号が印加される入力端子の極性と同一極
性の前置増幅器の入力端子．に補正信号を印加すること
を特徴とする。

本発明プッシュプル増幅器のもう一つの好適な実施例は
各増幅素子にあつては前置増幅器の後段に位置する最終
電力増幅段の利得を略々１にし且つ反転入力端子を設け
、他方各差動回路にあつて．はこの反転入力端子と最終
電力増幅段の出力端子とを適当な略々等しい抵抗を介し
て互に接続し、この接続点に得られた補正信号を減衰器
を通してから対応しない側の前置増幅器の反転入力端子
に印加することを特徴とする。

電流増幅形（増幅器の出力抵抗は高い）の実施例では、
２個の増幅素子の出力端子を互に並列にして既知の態様
で負荷を介して接地し、増幅すべき入力信号を互に同相
にして増幅素子の入力端子に印加する。

この実施例では各差動回路内の対応する増幅素子の出力
端子と負荷との間に減衰器用の測定抵抗を設け、測定抵
抗の前后の電圧を互に比較し、その結果得られる減衰さ
れた信号を比較器で対応する最終電力増幅段の入力信号
と比較し、その後でこの比較器から対応しない側の前置
増幅器に増幅すべき入力信号と逆相にして補正信号を供
給することを特徴とする。

各減衰器は簡単なポテンショメータとすることができる
。

最后に述べた実施例ではこのポテンショメータを各増幅
素子の電圧を担う出力端子と接地点との間に設ける。前
述したように、このポテンショメータの抵抗は負荷の抵
抗よりも相当に高くする。増幅回路内で使用する差動増
幅器は線形演算増幅器とするのが好適で、これを前置増
幅器にも使用することができる。

これらの増幅器では歪率が殆ど無視できる程小さいから
実質的に理想増幅器とみなすことができる。本発明増幅
器が正しく動作するためには演算増幅器の歪率を最終電
力増幅段の歪率よりも相当に小さくすることが重要であ
る。

前述したように本発明増幅器は増幅素子等が対称的に配
置されるため集積回路とし造るのに殊に好適である。

上述したように線形演算増幅器を使用すると一層そうで
ある。

補助回路内の減衰器の減衰率が略々同一であると、総合
歪率は実質的に無視できる程小さく、これは各最終電力
増幅段の歪率の値に依存しない。

更に増幅素子の利得を略々等しくすると好適である。こ
れは集積回路化する上で要請されるものである。回路の
安定化のために更に２個の減衰器の減衰率δを２／αよ
りも小さくするのが望ましい（但し、αは所要に応じて
前置増幅器をも含めた各増幅素子の利得である）。

図面につき本発明の詳細な説明する。

第１図は本発明増幅器の基本回路構成を示したものであ
る。

この増幅器は２個の増幅素子１及び２を具え、それらの
前段に夫々前置増幅器３及び４がある。増幅素子１及び
２は最終電力増幅段と考えることができ、Ａ級又はＢ級
で動作することができ、低域フィルタと組合わせてＤ級
で動作させることもできる。

負荷７は例えばスピーカとすることができるが、２個の
増幅素子１及び２の出力端子５と６との間に直接挿入し
てある。

前置増幅器３及び４は差動増幅器の形態をしており、非
反転入力端子（十符号で示す）と反転入力端子（一符号
で示す）とを有する。

前置増幅器３は反転入力端子で入力信号ｓを受け取り、
前置増幅器４は非反転入力端子でこの入力信号Ｓを受け
取る。

各増幅素子には差動回路を設けるが、これは本質的には
減衰器と比較器とより成る。

増幅素子１は関連差動回路Ａを有する。

この差動回路Ａでは出力電圧の一部を第１の増幅素子１
の出力端子５から取り出し、第１の減衰器（これはポテ
ンショメータ８の形態をとる。

）を経て第１の比較器９（これは差動増幅器の形をとる
。）の反転入力端子に印加する。比較器９の出力端子を
前置増幅器４の反転入力端子に接続する。同様にして第
２の増幅素子２に関連する差動回路Ｂでは第２の増幅素
子２の出力端子６をポテンショメータ１０の形態をとる
第２の減衰器を経て第２の、比較器１１の非反転入力端
子に接続し、この比較器１１の出力信号を補正信号とし
て前置増幅器３の非反転入力端子に印加する。ポテンシ
ョメータ８及び１０はいずれも接地する。更に第１の増
幅素子１の入力端子１２を第１の比較器９の非反転入力
端子に接続し、他方第２の増幅素子２の入力端子１３を
第２の比較器１１の反転入力端子に接続する。差動増幅
器３，４，９及び１１は電圧利得１の線形演算増幅器で
ある。

プッシュプル出力増幅器の動作は以下の通りである。

増幅すべき入力信号ｓと印加された補正信号とを組合わ
せ、前置増幅器で後者から前者を減算し、第１の増幅素
子１の入力端子１２に印加すィここで、Ｎ＝（１−（１
−αδ）（１−γβ））１る。この第１の増幅素子１で
は前記信号を利得αだけ増幅する。

この増幅素子１では上記信号に誤差信号Ｅを印加するも
のとする。誤差信号Ｅは増幅素子１の直線歪と非直線歪
とを表わす。点５の全出力信号の一部を減衰率δを有す
る第１の減衰器８を通した後比較器９で入力端子１２か
ら取り出した印加信号と比較する。

但し、ここでは１減衰率ョという言葉はポテンショメー
タ８のタップ上の電圧をこのポテンショメータ８両端間
の全電圧で除したものを意味するものと理解すべきであ
る。

比較器９から補正信号を逆相で前置増幅器４の入力信号
ｓに印加する。

前置増幅器４でこの減算操作を施した後点１３にできる
入力信号を増幅素子２で利得βだけ増幅する。この増幅
器は或るパーセンテージの歪をもたらす訳であるが、本
例ではこれを誤差信号Ｆとして増幅された出力信号に印
加する。この出力信号の一部を出力端子６から取り出し
、減衰器１０でγだけ減衰させる。

この減衰させられた信号は第２の比較器１１で増幅素子
２の印加信号と比較され、その後で補正信号が前置増幅
器３を経て増幅素子１に与えられる。今、第１図におい
て第１の増幅素子１の出力信号をＵ１、第２増幅素子の
出力信号をＵ２とすると次式が成立する。

（３）式に基く（１）式より （４）式に基く（２）式より （５）及び（６）式から次式が求まる （７）式を（１）式に代人すると次式が与えられる（８
）式を（２）式に代人すると次式が与えられる（９）式
及び（１ａ式を用いてＵ２−Ｕ１を計算すると次式が
導かれる従つて、最終的には負荷７の両端間に、即ち出
力端子５と６との間に下記の電圧が得られる。

即ち、である。

ここで第１項は無歪信号を表わし、第２項は歪信号を表
わす。

なお明らかなようにＥβ（γ−δ）＝Ｆα（δ−γ）で
あれば最后の項は零になる。

この条件はγ＝δの時、即ち第１の減衰器８での減衰と
第２の減衰器１０での減衰とが互に等しい時満足される
。その場合総合利得は（１１）式の第１項を入力信号ｓ
で除算した商で与えられるので、総合利得は２／γとな
る。しかし、この結果は以下の５つの条件が成立する時
だけ得られるものである。

（１）線形演算増幅器の歪率を各増幅素子、即ち各最終
電力増幅段の歪率よりも相当に小さく、例えば数十デシ
ベル低くする。

（２）負荷７の抵抗を減衰器の抵抗、即ちポテンショメ
ータ８及び１０の全抵抗よりも数倍小さくする。

（３）最終電力増幅段は常時信号を転送できること。

（４）所謂「スルーレート」即ち全ての増幅素子と線形
演算増幅器のパルス応答時間を入力信号の最大「スルー
レート」よりも小さく又は等しくする。

（５）減衰率δは２／αよりも小さくする。

これは回路が正しく安定するための制限条件である。第
１図の２個の比較器の内の一方の比較器、例えば比較器
９の結線の仕方を変えてもよいことに注意されたい。例
えば端子５から取り出され、減衰器８を経て送られてく
る出力信号を十人力端子、即ち非反転入力端子に接続し
、端子１２から取り出された入力信号を一人力端子即ち
反転入力端子に接続する場合は、比較器９から出力され
る補正信号を前置増幅器４の十人力端子に印加すべきで
ある。増幅素子１及び２を電圧を出力する増幅器とする
代りに電流を出力する増幅器とすることができる（第２
図参照）。

この目的で出力端子５及び６を抵抗２０及び２１を介し
て共通出力端子２２に接続し、この共通出力端子と接地
点との間に負荷７を挿入する。この場合夫々減衰器８及
び１０並びに比較器９及び１１を含む差動回路とそれら
のの増幅素子１及び２並びに前置増幅器３及び４への接
続の仕方は第１図の場合と同様である。

但し、入力端子の符号には注意する必要がある。この第
２図の増幅回路では抵抗２０及び２１が測定抵抗として
機能する。

これらの測定抵抗両端間の電圧を夫々減衰器８及び１０
で正しい値に迄減衰させ、夫々増幅器１及び２の入力信
号（これらは夫々入力端子１２及び１３から取り出され
る）に対して逆相になる形で夫々比較器９及び１１に印
加する。測定抵抗２０及び２１の抵抗値は負荷７の抵抗
値よりも数倍小さくする。

第３図は本発明増幅回路の具体的な構成を示す一実施例
の図であり、これは本質的には第１図のプッシュプル増
幅器の一変形例である。

減衰器８及び１０はポテンショメータから成り、その減
衰率を利得α及びβの逆数に略々等しくする。

即ちγ＝δ＝１／α＝１／β。ポテンショメータ８は固
定抵抗３０と可変抵抗３１とから構成され、他方ポテン
ショメータ９は固定抵抗３２と固定抵抗３３とから構成
される。

抵抗３０と３２及び抵抗３１と３３とを夫々略々等しく
する。可変抵抗３１で減衰率γとδとを等しくできる。

入力信号ｓは線形演算増幅器３４に印加されるが、この
線形演算増幅器３４はインピーダンス整合段として機能
する。

前置増幅器３及び４、比較器９及び１１並びに上記線形
演算増幅器３４はいずれも利得１の線形演算増幅器とす
る。

Ｒという符号を付した抵抗の抵抗値は２２００Ωとする
。

抵抗３０と３２との抵抗値は７５００Ωであり、抵抗３
１と３３の抵抗値は夫々１００Ωと９０Ωとする。この
増幅回路では入力電圧２００ｍＶの時増幅素子１及び２
から成る最終増幅段から２Ωの負荷に１００Ｗの電力が
供給される。

即ち利得は約７０である。これらの電力増幅器１及び２
はＢ級動作をさせるのであるが、フィリップス社のタイ
プＳＱ４で構成することができる。線形演算増幅器には
フィリップス社のタイプＴＤＡｌＯ３４を使用したが、
これは２０ｋＨｚ迄理想通り動作するものとみなすこと
ができる。

負荷７としてはインピーダンスが４Ωのスピーカを使用
した。

ブリッジ回路に入れる増幅素子としては消費電力２００
Ｗのものを使える。このプッシュプル増幅回路で高調波
歪と相互変調歪を実測したところ下表のような値を得た
。

これらの値は周波数分析器１１Ｐ３５８０Ａを使つて測
定したものである。相互変調歪を測定する際は振幅．が
同一で周波数が異る２個の信号を試験対象の増幅回路に
印加して測定した。なおこれらの測定値は電力増幅段を
一杯に駆動して測定したものである。ここで、補償時の
歪は第３図に示す回路構成によつて得た歪みを示し、無
補償時の時はフィードバック系の比較器９及び１１をオ
ープンしたときの歪みを示す。

これらの数値から補償により即ち減衰器と補償回路を具
える差動回路を用いることによりこれらノの歪が相当に
小さくなることが結論される。

第４図は第３図の増幅回路の変形例である。第４図の楊
合は増幅素子１及び２のＢ級電力増幅段であるが、これ
らはいずれも電力利得０．９のシリコンのＮｐｎパワー
トランジスとＰｎｐパワート；ランジスタとを使うダー
リントン回路を成す。前置増幅器３及び４並びに比較器
９及び１１としてはタイプＴＤＡｌＯ３４の集積回路化
線形演算増幅器を使用する。本例では前置増幅器３及び
４は利得１９．２の電圧・増幅器として機能すると共に
同時にダーリントン回路電力増幅段のドライバとして機
能する。

比較器９及び１１から取り出された補正信号は夫々ポテ
ンショメータ４０及び４１並びに４２及び４３で０．０
？減衰させる。電力増幅段１及び２内のダイオードを流
れる電流は約１０ＴＴ１Ａであり常に電力段を駆動する
に十分足る大きさを有する。

パワートランジスタを流れる零入力時の電流Ｌは約３．
３ｍ１Ａであり、これは零点通過時でもパワートランジ
スタが動作し続けることを意味する。即ち電力増幅段は
常時信号を伝達し得る。このことは下表の測定結果から
も結論される。ここで補償時の歪み及び無補償時の歪み
は共に第４図に示す回路構成で得た値であり、無補償時
の歪みは比較器９及び１１をオープンとしたものτオー
ス歪の数値は各欄毎に負荷Ｒ＝６Ω両端間の電圧Ｖｕの
実効値が低レベルと高レベルの時とにつき測定した。

低電圧■。

＝０．３Ｖの時ダーリント電力増幅段はターンオフ状態
に近く、補償効果が顕著であるものの歪率は非常に高い
。しかし、零入力時電流１、が或る特定の値をとる時は
ずつと小さくなる。この増幅回路内の主な抵抗はＲ又は
その倍数とするが、Ｒの値は２２００Ωとする。減衰器
の抵抗４１は１３５Ωとした。第５図は本発明増幅回路
の一実施例を示したものであるが、これは基本的には第
２図の増幅回路の一変形例である。

但し、電力増幅段は第４図の回路と同じくダーリントン
接続にしてある。測定抵抗２０及び２１の抵抗値は０．
１Ωとする。増幅回路内の主な抵抗はＲ又はその倍数と
するが、Ｒ＝２２００Ωとする。比較器９及び１１は利
得を１０とする。全体の減衰は夫々測定抵抗２０及び２
１と夫々関連比較器９及び１１の利得との数値により決
まる。

第６図は本発明増幅回路のシンプルな一変形例を示した
ものである。

増幅素子１及び２には反転入力端子を設ける。

最終電力段１ては入力端子１２の到達信号と出力端子５
から取出した出力信号とをそれぞれ等”しい抵抗２０Ｒ
を介して接続点５０において逆相で加算し、その差信号
を減衰率２紛の１に減衰して前置増幅器４の反転入力端
子に印加する。従つてこれら抵抗２０Ｒが前述した差動
回路を構成するのである。第２の補助回路では同様にし
て接続点５１で差信号を得、これを同じく２吟の１に減
衰して前置増幅器３の反転入力端子に印加する。

この変形例の増幅回路では線形演算増幅器と最終段の電
力増幅段に第４図の増幅回路と同じものを使用して実験
したが、その結果全ての歪測定に際し、有効出力電力を
どののようなレベルにしても出力信号に含まれる歪成分
は−７０ｃ１Ｂより小さいことが判明した。

【図面の簡単な説明】

第１図及び第２図は本発明増幅器の回路図であつて、第
１図は電圧出力形のもの、第２図は電流出力形のものの
回路図、第３図及び第４図は第１図の増幅器の変形例の
回路図、第５図は第２図の増幅器の変形例の回路図、第
６図は第１図の増幅器の簡単な変形例の回路図である。

Claims (1)

1. 【特許請求の範囲】 １ 出力を負荷に接続した第１及び第２の増幅素子を具
   え、これら各増幅素子が前置増幅器と電力増幅器との直
   列接続回路を有し、第１の増幅素子には第２の増幅素子
   のための第１の補正信号を得る第１の差動回路を設け、
   第２の増幅素子には第１の増幅素子のための第２の補正
   信号を得る差動回路を設け、第１及び第２の差動回路の
   第１入力をそれぞれの減衰器を介して第１及び第２の増
   幅素子の出力にそれぞれ結合した増幅器において、前記
   第１及び第２の差動回路の第２入力を第１及び第２の増
   幅素子の前置増幅器と電力増幅器との間の接続ライン中
   の回路点にそれぞれ結合したことを特徴とする増幅器。 ２ 前記各差動回路が２個の抵抗の直列接続回路を有し
   、この直列接続回路の２２個の端子を差動回路の第１及
   び第２の入力端子とし、２個の抵抗間の接続点を差動回
   路の出力端子とし、この出力端子から補正信号を取り出
   し、差動回路の２個の入力端子における信号を互いに逆
   相としたことを特徴とする特許請求の範囲第１項記載の
   増幅器。３ 増幅すべき信号を第１増幅素子の前置増幅
   器の反転入力及び第２増幅素子の前置増幅器の非反転入
   力にそれぞれ供給し、２個の増幅素子の出力をプッシュ
   プルにして負荷に結合し、補正信号を第１及び第２の増
   幅素子の前置増幅器の入力に互いに逆極性に供給するよ
   うに構成したことを特徴とする特許請求の範囲第１項記
   載の増幅器。 ４ ２個の増幅素子の出力を互いに並列にして負荷を介
   して基準電位に結合し、増幅すべき信号を両方の前置増
   幅器の等しい極性の入力に供給し、前記各減衰器がそれ
   ぞれの増幅素子の出力と負荷との間に設けた測定抵抗を
   有し、各測定抵抗の両端間の電圧を比較器で測定して対
   応する差動回路の第１入力に供給するように構成したこ
   とを特徴とする特許請求の範囲第１項記載の増幅器。 ５ ２個の増幅素子の出力を２個の差動回路の同相の入
   力にそれぞれ結合し、２個の差動回路の出力を両方の前
   置増幅器の同相の入力にそれぞれ結合したことを特特徴
   とする特許請求の範囲第４項記載の増幅器。 ６ ２個の増幅素子の出力を差動回路の反転及び非反転
   入力にそれぞれ結合し、２個の差動回路の出力を前置増
   幅器の反転及び非反転入力にそれぞれ結合したことを特
   徴とする特許請求の範囲第３項記載の増幅器。 ７ ２個の増幅素子の出力をプッシュプルにして負荷に
   結合し、増幅すべき信号を第１増幅素子の前置増幅器の
   反転入力及び第２増幅素子の前置増幅器の非反転入力に
   それぞれ供給し、各増幅素子の電力増幅器を反転状態と
   すると共にほぼ１のゲインを有し、各差動回路の複数の
   抵抗をほぼ等しくし、両方の差動回路の出力を他方の増
   幅素子の前置増幅器の反転入力に、それぞれ結合したこ
   とを特徴とする特許請求の範囲第２項記載の増幅器。 ８ 増幅器内の素子の歪み率を電力増幅器の歪み率より
   も一層小さくなるように構成したことを特徴とする特許
   請求の範囲第１項乃至第７項のいずれかに記載の増幅器
   。 ９ 両方の減衰器がほぼ理想的な減衰を行なうように構
   成したことを特徴とする特許請求の範囲第１項乃至第８
   項のいずれかに記載の増幅器。 １０ ２個の増幅素子が共にほぼ等しいゲイン特性を有
   するように構成したことを特徴とする特許請求の範囲第
   １項乃至第９項のいずれかに記載の増幅器。 １１ αを各増幅素子のゲインとした場合に２個の減衰
   器をその減衰が２／αよりも小さくなるように構成した
   ことを特徴とする特許請求の範囲第１０項記載の増幅器
   。