JP6891960B2 - 増幅装置およびその制御方法 - Google Patents

増幅装置およびその制御方法 Download PDF

Info

Publication number
JP6891960B2
JP6891960B2 JP2019528198A JP2019528198A JP6891960B2 JP 6891960 B2 JP6891960 B2 JP 6891960B2 JP 2019528198 A JP2019528198 A JP 2019528198A JP 2019528198 A JP2019528198 A JP 2019528198A JP 6891960 B2 JP6891960 B2 JP 6891960B2
Authority
JP
Japan
Prior art keywords
voltage
amplifier
signal
limiting circuit
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019528198A
Other languages
English (en)
Other versions
JPWO2019008630A1 (ja
Inventor
武史 外川
武史 外川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of JPWO2019008630A1 publication Critical patent/JPWO2019008630A1/ja
Application granted granted Critical
Publication of JP6891960B2 publication Critical patent/JP6891960B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181Low-frequency amplifiers, e.g. audio preamplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G11/00Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/04Limiting level dependent on strength of signal; Limiting level dependent on strength of carrier on which signal is modulated
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3005Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G7/00Volume compression or expansion in amplifiers
    • H03G7/002Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G7/00Volume compression or expansion in amplifiers
    • H03G7/06Volume compression or expansion in amplifiers having semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/03Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/211Indexing scheme relating to amplifiers the input of an amplifier can be attenuated by a continuously controlled transistor attenuator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/411Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/462Indexing scheme relating to amplifiers the current being sensed
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/471Indexing scheme relating to amplifiers the voltage being sensed

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本発明は、音響信号を増幅する技術に関する。
音響信号を増幅するための種々の構成が従来から提案されている。例えば特許文献1には、入力信号の電圧を制限する電圧制限回路と、電圧制限回路からの出力信号を増幅する増幅回路とを具備する構成が開示されている。増幅回路から負荷に供給される出力電流に応じて、電圧制限回路による電圧の制限範囲が制御される。以上の構成では、出力電流と制限電圧との対応を適切に調整することにより、負荷インピーダンスが変化した場合でも最大出力電力の変化を低減することが可能である。
特開2004−214793号公報
しかし、特許文献1の電圧制限回路が入力信号の電圧を制限している状態においても、入力信号の信号レベル(具体的には電圧振幅)が増加すると、出力信号の波形が変形することによって最大出力電力は変化し得る。例えば、正弦波を入力信号として電圧制限回路が電圧を制限する状態では、入力信号の信号レベルが増加するほど、1周期内で電圧がクリップされている期間が長くなるため、出力信号の波形は方形波に類似した波形となる。振幅が同じでも方形波のほうが正弦波よりも実効電力は大きいから、実際には最大出力電力は増加する。以上の事情を考慮して、本発明の好適な態様は、負荷インピーダンスに応じた最大出力電圧の変化を低減することを目的とする。
以上の課題を解決するために、本発明の好適な態様に係る増幅装置は、入力信号を増幅する第1増幅器と、前記第1増幅器からの出力信号の電圧を制限範囲内に制限する電圧制限回路と、前記電圧制限回路からの出力信号を増幅する第2増幅器と、前記第2増幅器から負荷に供給される電流に応じて前記制限範囲を制御する第1制御部と、前記第1増幅器からの出力信号の電圧を前記電圧制限回路が制限する状態において前記第1増幅器の増幅率を低下させる第2制御部とを具備する。
本発明の好適な態様に係る増幅装置の制御方法は、入力信号を増幅する第1増幅器と、前記第1増幅器からの出力信号の電圧を制限範囲内に制限する電圧制限回路と、前記電圧制限回路からの出力信号を増幅する第2増幅器とを具備する増幅装置の制御方法であって、前記第2増幅器から負荷に供給される電流に応じて前記制限範囲を制御し、前記第1増幅器からの出力信号の電圧を前記電圧制限回路が制限する状態において前記第1増幅器の増幅率を低下させる。
本発明の実施形態に係る音響システムの構成を示すブロック図である。 増幅装置の構成を示すブロック図である。 電圧制限回路の動作を説明するための波形図である。 制限動作状態において音響信号Y2の波形が変化する様子を説明するための波形図である。 第2制御の動作の説明図である。 負荷インピーダンスが高い場合における音響信号Y2の波形図である。 負荷インピーダンスが低い場合における音響信号Y2の波形図である。
図1は、本発明の好適な形態に係る音響システム100の構成を例示するブロック図である。本実施形態の音響システム100は、楽音または音声等の各種の音響を再生するオーディオシステムである。図1に例示される通り、音響システム100は、信号供給装置12と増幅装置14と放音装置16とを具備する。なお、音響システム100の任意の2以上の要素を一体に構成してもよい。
信号供給装置12は、音声または楽音等の各種の音響を表す音響信号X(入力信号の例示)を増幅装置14に供給する信号源である。例えば、可搬型または内蔵型の記録媒体から音響信号Xを読出す再生装置が信号供給装置12の好適例である。周囲の音響を収音して音響信号Xを生成する収音装置、または、他装置から通信網を介して音響信号Xを受信する通信装置を、信号供給装置12として利用してもよい。
増幅装置14は、信号供給装置12から供給される音響信号Xを増幅することで音響信号Zを生成する音響処理装置である。なお、音響信号Xに対してイコライザ処理等の各種の信号処理を実行する信号処理回路を増幅装置14に搭載してもよい。放音装置16は、例えばスピーカまたはヘッドホンであり、増幅装置14が生成した音響信号Zを再生する。放音装置16のインピーダンスを以下では「負荷インピーダンス」と表記する。
図2は、増幅装置14の構成を例示するブロック図である。図2に例示される通り、本実施形態の増幅装置14は、第1増幅器21と電圧制限回路22と第2増幅器23と第1制御部24と第2制御部25とを具備する。
第1増幅器21は、信号供給装置12から供給される音響信号Xの電圧を増幅することで音響信号Y1を生成する。第1増幅器21は、増幅率(電圧利得)Gを変更可能な電圧制御増幅回路(VCA:Voltage Controlled Amplifier)である。具体的には、第2制御部25から供給される制御信号C2に応じて第1増幅器21の増幅率Gが変更される。
電圧制限回路22は、第1増幅器21による増幅後の音響信号Y1の振幅を制限するリミッタである。図3は、音響信号Xを正弦波と仮定した場合における電圧制限回路22の動作の説明図である。図3には、電圧制限回路22による処理前の音響信号Y1(破線)と処理後の音響信号Y2(実線)とが併記されている。図3に例示される通り、電圧制限回路22は、音響信号Y1の電圧を正側の制限値Lpと負側の制限値Lmとの間の範囲(以下「制限範囲」という)R内に制限することで音響信号Y2を生成する。具体的には、音響信号Y1の電圧が制限値Lpを上回る場合、音響信号Y2の電圧は制限値Lpに制限される。また、音響信号Y1の電圧が制限値Lmを下回る場合、音響信号Y2の電圧は制限値Lmに制限される。すなわち、音響信号Y1の電圧が制限範囲Rの外側まで到達すると、電圧制限回路22が電圧を制限範囲R内に制限する状態(以下「制限動作状態」という)となる。他方、音響信号Y1の電圧が制限範囲Rの内側にある場合、音響信号Y1が音響信号Y2として第2増幅器23に出力される。すなわち、音響信号Y1は電圧が制限されることなく音響信号Y2として第2増幅器23に出力される。
図2の第2増幅器23は、電圧制限回路22が出力する音響信号Y2を増幅する。具体的には、D級増幅器が第2増幅器23として好適に利用される。D級増幅器は、音響信号Y2に対するパルス変調により2値の変調信号を生成する変調回路と、変調信号をスイッチ動作により増幅するスイッチ回路と、増幅後の信号の低域成分を抽出することで音響信号Zを生成する低域通過フィルタとを具備する。なお、第2増幅器23の構成は任意である。例えば、A級増幅器、B増幅器またはAB級増幅器を、第2増幅器23として利用してもよい。第2増幅器23による増幅後の音響信号Zが、放音装置16(すなわち負荷)に供給される。
図2の第1制御部24は、第2増幅器23から放音装置16に供給される電流(以下「出力電流」という)に応じて電圧制限回路22の制限範囲Rを制御する。具体的には、第2増幅器23からの出力電流が大きい(すなわち負荷インピーダンスが小さい)ほど制限範囲Rが狭くなるように、第1制御部24は電圧制限回路22を制御する。すなわち、制限範囲Rは出力電流に反比例する。
本実施形態の第1制御部24は、第2増幅器23から放音装置16に供給される出力電流に応じて制限値Lpおよび制限値Lmを設定する。図2に例示される通り、第1制御部24は、電流検出部241と電圧調整部242と信号生成部243と範囲設定部244とを具備する。
電流検出部241は、出力電流に応じた電圧(以下「検出電圧」という)D1を出力する。例えば、電流検出部241は、出力電流の経路上に介挿された抵抗素子(図示略)の両端間の電圧を検出する。電圧調整部242は、検出電圧D1を調整することで検出電圧D2を生成する。具体的には、検出電圧D1を増幅する増幅回路が、電圧調整部242として好適に利用される。電圧調整部242による増幅率は可変値である。例えば、利用者からの指示に応じて電圧調整部242の増幅率が設定される。
信号生成部243は、電圧調整部242による調整後の検出電圧D2から制御信号C1を生成する。具体的には、信号生成部243は、検出電圧D2を整流(具体的には全波整流)および平滑した直流電圧を制御信号C1として生成する。以上の説明から理解される通り、制御信号C1は、出力電流に対応した電圧に設定された電圧信号である。
範囲設定部244は、信号生成部243が生成した制御信号C1に応じて制限範囲R(制限値Lpおよび制限値Lm)を設定する。具体的には、範囲設定部244は、制御信号C1の電圧が高い(すなわち出力電流が大きい)ほど、制限値Lpを低い電圧に設定する。すなわち、制限範囲Rは縮小する。また、範囲設定部244は、制御信号C1の電圧が高い(すなわち出力電流が大きい)ほど、制限値Lmを高い電圧に設定する。すなわち、制限範囲Rは縮小する。以上の説明から理解される通り、本実施形態では、第2増幅器23からの出力電流の電流量が大きい(すなわち負荷インピーダンスが小さい)ほど、電圧制限回路22の制限範囲Rは狭い範囲に制御される。制限範囲R(電圧振幅)が出力電流に比例する関係にあれば、出力電流が変化しても出力電力は変化しにくく、例えば放音装置16の交換により負荷インピーダンスが変化した場合でも、増幅装置14の最大出力電力の変化は低減される。
しかし、電圧制限回路22による電圧制限(クリップ)が実際に作動している制限動作状態では、以下に例示する通り、音響信号Xの信号レベル(例えば電圧振幅)が増加した場合に音響信号Y2の波形が変形する。図4は、音響信号Xを正弦波と仮定した場合の音響信号Y2の波形図である。図4の波形W1は、電圧制限回路22により電圧が制限範囲Rに制限された音響信号Y2の波形である。波形W1の状態から音響信号Xの信号レベルを強制的に増加させた場合、図4に波形W2として例示される通り、電圧が制限(クリップ)されている時間の比率が長くなる。すなわち、音響信号Y2において波形が水平に維持される時間がより長くなるため、音響信号Y2は正弦波から方形波に類似した波形となる。したがって、第2増幅器23からの出力電流に応じて制限範囲Rを制御する前述の構成にも拘わらず、最大出力電力は実際には変化する。例えば、音響信号Y2が正弦波から方形波に類似した波形に変化すると、最大出力電力は、約1.5倍程度(理論的には2倍)に増加する。
以上の事情を考慮して、本実施形態の第2制御部25は、電圧制限回路22が制限動作状態にある場合(すなわち電圧制限回路22による電圧制限が実際に作動している場合)に、第1増幅器21の増幅率Gを低下させる。具体的には、第2制御部25は、図2に例示される通り、整流回路251と制限検出部252と信号生成部253とを具備する。なお、以下の説明では、制限値Lmの絶対値が制限値Lpに等しい場合を想定する。
図5は、第2制御部25の動作の説明図である。整流回路251は、例えば複数のダイオードで構成され、第1増幅器21による増幅後の音響信号Y1を全波整流することで音響信号Yaを生成する。制限検出部252は、電圧制限回路22が制限動作状態にあることを検出する。具体的には、制限検出部252は、整流回路251による整流後の音響信号Yaと範囲設定部244が設定した制限値Lpとを比較する比較回路である。音響信号Yaと制限値Lpとの比較結果に応じた制御信号Caが制限検出部252から信号生成部253に供給される。制御信号Caは、図5に例示される通り、音響信号Yaの電圧が制限値Lpを上回る場合(音響信号Y1の電圧が制限値Lpを上回る場合または制限値Lmを下回る場合)にハイレベルに設定され、音響信号Yaが制限値Lpを下回る場合にローレベルに設定される2値信号である。音響信号Yaが制限値Lpを上回る場合には、電圧制限回路22が制限動作状態にある。したがって、制御信号Caのハイレベルは、電圧制限回路22が制限動作状態にあることを意味する。すなわち、制限検出部252は、前述の通り、電圧制限回路22が制限動作状態にあることを検出する。
図2の信号生成部253は、制限検出部252が生成した制御信号Caに応じて第1増幅器21の増幅率Gを制御する。具体的には、信号生成部253は、制御信号Caが制限動作状態を示す場合(すなわち電圧制限回路22による電圧制限が実際に作動している場合)に、第1増幅器21の増幅率Gを低下させる。
図2に例示される通り、本実施形態の信号生成部253は、抵抗素子R1と抵抗素子R2とキャパシタCとで構成された平滑回路(ローパスフィルタ)である。すなわち、信号生成部253は、制限検出部252から供給される制御信号Caを平滑した制御信号C2を出力する。制御信号Caは2値信号であるのに対して、制御信号C2は電圧値が連続的に変化する電圧信号である。具体的には、図5に例示される通り、電圧制限回路22が制限動作状態にある時間の比率が高いほど、制御信号C2は高いレベルに設定される。信号生成部253が生成する制御信号C2のレベルが高いほど、第1増幅器21の増幅率Gは小さい数値に設定される。
以上の構成において、音響信号Y1の電圧が制限範囲Rの内側にある場合(すなわち電圧制限回路22が制限動作状態にない場合)、制御信号Caはローレベルに維持されるから、制御信号C2のレベルは最小値に維持される。したがって、第1増幅器21の増幅率Gは最大値1に設定される。他方、音響信号Yaの電圧が制限値Lpを上回る場合(すなわち電圧制限回路22が制限動作状態にある場合)、制御信号Caはハイレベルに維持されるから、制御信号C2のレベルは経時的に上昇する。したがって、第1増幅器21の増幅率Gは低下する。以上の説明から理解される通り、本実施形態の第2制御部25は、電圧制限回路22が電圧を制限する時間の比率に応じて第1増幅器21の増幅率Gを制御する。具体的には、第2制御部25は、電圧制限回路22が電圧を制限する時間の比率が高いほど、第1増幅器21の増幅率Gを小さい数値に設定する。なお、電圧制限回路22が制限動作状態にある場合に第1増幅器21の増幅率Gを低下させる処理を、記憶回路に記憶されたプログラムをコンピュータが実行することで実現してもよい。
図6および図7は、音響信号Xとして正弦波を第1増幅器21に供給した場合に電圧制限回路22が出力する音響信号Y2の波形図である。第1増幅器21の増幅率Gを固定した構成(以下「対比例」という)と、制限動作状態において増幅率Gを低下させる本実施形態との各々について、音響信号Y2の波形が図示されている。対比例は、例えば特許文献1の構成に相当する。また、図6では、負荷インピーダンスが8Ωである場合が想定され、図7では、負荷インピーダンスが2Ωである場合が想定されている。前述の通り、出力電流が大きいほど制限範囲Rが狭くなるから、負荷インピーダンスが小さいほど出力電流が大きくなり、電圧制限回路22の制限範囲Rは狭い範囲に制御されることが、図6および図7から確認できる。
図6と図7との間で破線の波形を比較すると、同一の音響信号Y1であっても図7の制限範囲Rが狭くなっている状態のほうが、電圧が制限されている時間が長い。つまり、波形が水平になっている時間が長い。つまり、対比例では、制限動作状態のもとで音響信号Xの信号レベルを増加させた場合に、負荷インピーダンスが小さいときのほうが、音響信号Y2が方形波に類似した波形になることが確認できる。このような波形の相違によって、負荷インピーダンスが大きい場合(8Ω)と小さい場合(2Ω)とで最大出力電力が相違することになる。他方、本実施形態では、図6および図7に実線で図示される通り、制限動作状態において第1増幅器21の増幅率Gを低下させることで、音響信号Y2において正弦波の波形が維持されるように制御される。したがって、負荷インピーダンスが大きい場合(8Ω)と小さい場合(2Ω)とにおける最大出力電力の相違が、対比例と比較して低減される。すなわち、最大出力電力が過大となる可能性が低減され、結果的に増幅装置14の過度の発熱等の負荷を軽減できるという利点がある。
本実施形態では特に、電圧制限回路22が電圧制限状態にある時間の比率に応じて第1増幅器21の増幅率Gが制御される。具体的には、電圧制限状態の時間比率が高いほど増幅率Gは低下する。これにより、最大出力電力の変化を低減できるという前述の効果は顕著である。また、第2増幅器23からの出力電流に応じた検出電圧D1が電圧調整部242により調整され、調整後の検出電圧D2を整流および平滑することで制御信号C1が生成される。したがって、電圧調整部242による調整の度合(具体的には増幅率)に応じて、検出電圧D1と制限範囲Rとの関係を変更することが可能である。例えば、最大出力電力の目標値に応じて電圧調整部242の増幅率が設定される。
以上に例示した形態から、例えば以下の構成が把握される。
<態様1>
本発明の好適な態様(態様1)に係る増幅装置は、入力信号を増幅する第1増幅器と、前記第1増幅器からの出力信号の電圧を制限範囲内に制限する電圧制限回路と、前記電圧制限回路からの出力信号を増幅する第2増幅器と、前記第2増幅器から負荷に供給される電流に応じて前記制限範囲を制御する第1制御部と、前記第1増幅器からの出力信号の電圧を前記電圧制限回路が制限する状態において前記第1増幅器の増幅率を低下させる第2制御部とを具備する。以上の態様では、第2増幅器から負荷に供給される電流に応じて制限範囲が制御されるから、負荷インピーダンスの変化による最大出力電力の変化が低減される。また、第1増幅器からの出力信号の電圧が制限される状態において第1増幅器の増幅率が低下する。したがって、第1増幅器からの出力信号の電圧が制限される状態において入力信号の信号レベルが増加した場合でも、最大出力電力の変化を低減することが可能である。
<態様2>
態様1の好適例(態様2)において、前記第2制御部は、前記電圧制限回路が電圧を制限する時間の比率に応じて前記第1増幅器の増幅率を制御する。以上の態様では、電圧制限回路が電圧を制限する時間の比率に応じて第1増幅器の増幅率が制御されるから、最大出力電力の変化を低減できるという前述の効果は顕著である。具体的には、電圧制限回路が電圧を制限する時間の比率が高いほど第1増幅器の増幅率が低下する。
<態様3>
態様1または態様2の好適例(態様3)において、前記第1制御部は、前記第2増幅器から負荷に供給される電流に応じた検出電圧を生成する電流検出部と、前記検出電圧を調整する電圧調整部と、前記電圧調整部による調整後の電圧を整流および平滑することで制御信号を生成する信号生成部と、前記制御信号に応じて前記制限範囲を制御する範囲設定部とを含む。以上の態様では、第2増幅器から負荷に供給される電流に応じた検出電圧が調整され、調整後の電圧を整流および平滑することで、制限範囲を規定する制御信号が生成される。したがって、電圧調整部による調整の度合に応じて、検出電圧と制限範囲との関係を変更することが可能である。
<態様4>
本発明の他の態様(態様4)に係る増幅装置の制御方法は、入力信号を増幅する第1増幅器と、前記第1増幅器からの出力信号の電圧を制限範囲内に制限する電圧制限回路と、前記電圧制限回路からの出力信号を増幅する第2増幅器とを具備する増幅装置の制御方法であって、前記第2増幅器から負荷に供給される電流に応じて前記制限範囲を制御し、前記第1増幅器からの出力信号の電圧を前記電圧制限回路が制限する状態において前記第1増幅器の増幅率を低下させる。以上の態様では、第2増幅器から負荷に供給される電流に応じて制限範囲が制御されるから、負荷インピーダンスの変化による最大出力電力の変化が低減される。また、第1増幅器からの出力信号の電圧が制限される状態において第1増幅器の増幅率が低下する。したがって、第1増幅器からの出力信号の電圧が制限される状態において入力信号の信号レベルが増加した場合でも、最大出力電力の変化を低減することが可能である。
100…音響システム、12…信号供給装置、14…増幅装置、16…放音装置、21…第1増幅器、22…電圧制限回路、23…第2増幅器、24…第1制御部、241…電流検出部、242…電圧調整部、243…信号生成部、244…範囲設定部、25…第2制御部、251…整流回路、252…制限検出部、253…信号生成部。

Claims (5)

  1. 入力信号を増幅する第1増幅器と、
    前記第1増幅器からの出力信号の電圧を制限範囲内に制限する電圧制限回路と、
    前記電圧制限回路からの出力信号を増幅する第2増幅器と、
    前記第2増幅器から負荷に供給される電流に応じて前記制限範囲を制御する第1制御部と、
    前記第1増幅器からの出力信号の電圧を前記電圧制限回路が制限しない状態において前記第1増幅器の増幅率を所定値に設定し、前記第1増幅器からの出力信号の電圧を前記電圧制限回路が制限する状態において前記第1増幅器の増幅率を、前記所定値を下回る数値に設定する第2制御部と
    を具備する増幅装置。
  2. 前記制限範囲は、正側の第1制限値と負側の第2制限値との間の範囲であり、
    前記第2制御部は、
    前記第1増幅器からの出力信号を整流することで第1信号を生成する整流回路と、
    前記第1信号の電圧と前記第1制限値とを比較することで、当該第1信号の電圧が前記第1制限値を上回るか否かを2値的に表す第2信号を生成する制限検出部と、
    前記第2信号を平滑することで、前記第1増幅器の増幅率を制御するための信号を生成する信号生成部とを含む
    請求項1の増幅装置。
  3. 前記第2制御部は、前記第1増幅器からの出力信号の電圧を前記電圧制限回路が制限する状態において、前記電圧制限回路が電圧を制限する時間の比率に応じて前記第1増幅器の増幅率を制御する
    請求項1または請求項2の増幅装置。
  4. 前記第1制御部は、
    前記第2増幅器から負荷に供給される電流に応じた検出電圧を生成する電流検出部と、
    前記検出電圧を調整する電圧調整部と、
    前記電圧調整部による調整後の電圧を整流および平滑することで制御信号を生成する信号生成部と、
    前記制御信号に応じて前記制限範囲を制御する範囲設定部とを含む
    請求項1から請求項3の何れかの増幅装置。
  5. 入力信号を増幅する第1増幅器と、
    前記第1増幅器からの出力信号の電圧を制限範囲内に制限する電圧制限回路と、
    前記電圧制限回路からの出力信号を増幅する第2増幅器と
    を具備する増幅装置の制御方法であって、
    前記第2増幅器から負荷に供給される電流に応じて前記制限範囲を制御し、
    前記第1増幅器からの出力信号の電圧を前記電圧制限回路が制限しない状態において前記第1増幅器の増幅率を所定値に設定し、前記第1増幅器からの出力信号の電圧を前記電圧制限回路が制限する状態において前記第1増幅器の増幅率を、前記所定値を下回る数値に設定する
    増幅装置の制御方法。
JP2019528198A 2017-07-03 2017-07-03 増幅装置およびその制御方法 Active JP6891960B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/024344 WO2019008630A1 (ja) 2017-07-03 2017-07-03 増幅装置およびその制御方法

Publications (2)

Publication Number Publication Date
JPWO2019008630A1 JPWO2019008630A1 (ja) 2020-04-16
JP6891960B2 true JP6891960B2 (ja) 2021-06-18

Family

ID=64950845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019528198A Active JP6891960B2 (ja) 2017-07-03 2017-07-03 増幅装置およびその制御方法

Country Status (3)

Country Link
US (1) US10978998B2 (ja)
JP (1) JP6891960B2 (ja)
WO (1) WO2019008630A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6305669B1 (en) 1998-11-25 2001-10-23 Harken, Inc. Bearing block tether using fine lines

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729611A (en) * 1996-02-02 1998-03-17 Bonneville; Marc Etienne Loudspeader overload protection
JP3922182B2 (ja) * 2002-12-27 2007-05-30 ヤマハ株式会社 増幅回路
JP2009077356A (ja) * 2007-09-25 2009-04-09 Toa Corp 電力増幅器
JP5228840B2 (ja) * 2008-11-27 2013-07-03 ヤマハ株式会社 増幅器
JP5440034B2 (ja) * 2009-08-31 2014-03-12 株式会社Jvcケンウッド オーディオ装置
US9154101B2 (en) * 2011-06-24 2015-10-06 Fairchild Semiconductor Corporation Active audio transducer protection

Also Published As

Publication number Publication date
WO2019008630A1 (ja) 2019-01-10
US10978998B2 (en) 2021-04-13
US20200127606A1 (en) 2020-04-23
JPWO2019008630A1 (ja) 2020-04-16

Similar Documents

Publication Publication Date Title
JP4249615B2 (ja) パラメトリックアレイ用動的搬送システム
TWI651971B (zh) 手持式電子裝置、聲音產生系統及其聲音產生的控制方法
US8538040B2 (en) Drivers and methods for driving a load
US20230353113A1 (en) Systems and methods of volume limiting
US20120207314A1 (en) Control of a loudspeaker output
KR102474658B1 (ko) 증폭기의 파워 제한을 위해 볼륨 이득을 조절하기 위한 방법, 및 그 증폭기
JP6891960B2 (ja) 増幅装置およびその制御方法
JP2009065427A (ja) 音響信号用電力増幅装置
JP3296311B2 (ja) 音響装置
JP4191077B2 (ja) スピーカ保護回路およびスピーカ保護方法
JP2005109665A (ja) 負荷駆動装置
KR101094179B1 (ko) 전자기기에서의 자동 온도 조절장치 및 방법
JP2008536434A (ja) D級増幅器
JP6817567B2 (ja) デジタルアンプ
CN113810827B (zh) 一种温度稳定保护电路、方法、保护装置及电子设备
JP6819776B2 (ja) 音響処理装置および音響処理装置の制御方法
CN113810833A (zh) 一种温度保护电路、方法、保护装置及电子设备
US10911869B2 (en) Variable-frequency sliding band equalization for controlling sealed loudspeaker excursion
JP2012147179A (ja) 低音増強装置、低音増強方法及びコンピュータプログラム
WO2019008627A1 (ja) 増幅装置、音響処理装置およびd級増幅回路の制御方法
JP5109956B2 (ja) 増幅器の保護回路
JPWO2019008628A1 (ja) 増幅装置
JP3811030B2 (ja) デジタルアンプ
JP6819775B2 (ja) 音響処理装置および音響処理装置の制御方法
JP2021158408A (ja) オーディオ機器及びオーディオ信号処理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210510

R151 Written notification of patent or utility model registration

Ref document number: 6891960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151