CN112088491A - 调制器 - Google Patents

调制器 Download PDF

Info

Publication number
CN112088491A
CN112088491A CN201980030869.1A CN201980030869A CN112088491A CN 112088491 A CN112088491 A CN 112088491A CN 201980030869 A CN201980030869 A CN 201980030869A CN 112088491 A CN112088491 A CN 112088491A
Authority
CN
China
Prior art keywords
signal
pwm
drive
comparator
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980030869.1A
Other languages
English (en)
Inventor
L·弗鲁
K·沙玛
D·辛格尔顿
A·豪利特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cirrus Logic International Semiconductor Ltd
Original Assignee
Cirrus Logic International Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cirrus Logic International Semiconductor Ltd filed Critical Cirrus Logic International Semiconductor Ltd
Publication of CN112088491A publication Critical patent/CN112088491A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/504—Analogue/digital converters with intermediate conversion to time interval using pulse width modulation
    • H03M1/508—Analogue/digital converters with intermediate conversion to time interval using pulse width modulation the pulse width modulator being of the self-oscillating type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Dc-Dc Converters (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请涉及模数转换器(ADC)电路(200)。时间编码调制器(TEM201)具有：比较器(104)；环路滤波器(105)，被配置为响应于输入信号(SIN)和反馈信号(SFB)生成脉冲宽度调制(PWM)信号(SPWM)。受控振荡器(如，VCO(202))接收PWM信号且生成频率基于驱动节点(109)(如，环形振荡器(107)的驱动节点)处的驱动信号而变化的输出振荡信号(SOSC)。受控振荡器(202)包括由从所接收的PWM信号生成的开关控制信号(S1)进行控制的至少一个控制开关(112)，从而控制施加至驱动节点(109)的驱动信号的驱动强度。用于TEM(201)的反馈信号(SFB)从受控振荡器(202)导出，从而包括PWM信号与被施加至控制开关的开关控制信号(S1)之间的任何时序误差。

Description

调制器
技术领域
本公开内容的代表性实施方案的领域涉及与用于信号调制的调制器有关或相关的方法、装置和/或实施方案，且尤其涉及时间编码调制器，诸如用于生成脉冲宽度调制信号的调制器。
背景技术
信号调制器在许多应用中被利用，例如作为从模拟信号至数字信号的转换(或者从数字信号至模拟信号)的一部分。时间编码调制器是将输入信号编码为时间编码数据流的调制器。
时间编码的一种具体形式是脉冲宽度调制(PWM)。在PWM信号中，通过将给定的输出信号电平(例如，第一信号电平的脉冲的持续时间或宽度)与在一个循环周期内任何其他信号电平的任何周期的持续时间相比较来对输入值进行编码。对于常规的二电平PWM信号，可以通过第一信号电平的脉冲在该循环周期内的占空比(即，该循环周期花费在第一输出信号电平处的比例)来对输入信号值进行编码。
时间编码调制器的一种具体应用是具有受控振荡器(例如，电压控制振荡器(VCO))的模数转换器(ADC)的一部分。
在基于VCO的ADC中，输入模拟信号可以被用于控制VCO，从而该VCO所输出的振荡信号的频率取决于输入信号值。振荡信号的频率可以例如通过对所限定的帧周期中的振荡信号的循环的数目进行计数来确定，以提供指示输入信号的值的数字输出。VCO可以通过一个相对简单的环形振荡器来实施，该振荡器的功率相对低，因此与替代ADC结构(诸如，连续时间或离散时间Σ-ΔADC)相比，基于VCO的ADC可能在功率需求和电路面积方面相对高效。
然而，VCO(尤其是基于环形振荡器的那些VCO)通常具有相对差的线性度。因此，如果通过模拟输入信号直接控制VCO，则所得到的数字输出信号可能具有差的线性度。尽管这对于一些应用是可接受的，但是差的线性度对于许多音频应用是不利的。
时间编码调制器(例如，PWM调制器)可以被用于通过将输入模拟信号调制为在两个电压状态之间变化的时间编码信号来改善基于VCO的ADC的线性度，其中由每一状态的相对持续时间来对输入信号的值进行编码。然后，时间编码信号被用于控制VCO。由于VCO仅以两个输入电压电平工作，因此输出本质上是线性的。振荡信号在帧周期中的平均频率取决于在每个电压电平处所花费的时间的比例，从而取决于输入信号的值。
然而，尤其是对于音频应用，对更好的静态音频性能的需求(例如，对于低水平的失真(诸如，THD))不断增加，且与VCO的操作相关联的其他非线性源可能影响失真性能。
发明内容
本公开内容的实施方案涉及改进的时间编码调制器，这些改进的时间编码调制器至少减轻这些问题中的至少一些问题。
根据一些实施方案，提供了一种模数转换器电路，包括：
时间编码调制器，所述时间编码调制器包括比较器和环路滤波器，且被配置为响应于输入信号和反馈信号来生成脉冲宽度调制(PWM)信号；
受控振荡器，所述受控振荡器被配置为接收脉冲宽度调制(PWM)信号，且生成输出振荡信号，所述输出振荡信号的频率基于驱动节点处的驱动信号而变化；
其中所述受控振荡器包括至少一个控制开关，所述至少一个控制开关被配置为通过开关控制信号而被控制，从而控制施加至所述驱动节点的所述驱动信号的驱动强度，所述开关控制信号由所接收的PWM信号生成；
其中用于所述时间编码调制器的所述反馈信号从所述受控振荡器导出，从而包括PWM信号与所述开关控制信号之间的任何时序误差，其中所述开关控制信号被施加至所述控制开关。
在一些实施方案中，用于时间编码调制器的所述反馈信号可以从施加至所述控制开关的所述开关控制信号分接出。缓冲器可以被配置为接收从施加至所述控制开关的所述开关控制信号分接出的信号且输出所述反馈信号。
在一些实施方案中，用于所述时间编码调制器的所述反馈信号可以从所述受控振荡器导出，从而包括对施加至所述驱动节点的所述驱动信号与所述PWM信号之间的任何时序误差的指示。在这样的实施方案中，所述反馈信号从而可以指示施加至所述驱动节点的所述驱动信号与所述PWM信号之间的任何时序误差，该时序误差是由于所述开关控制信号中的时序误差以及可能地与驱动所述驱动节点相关联的其他时序误差引起的。
所述电路可以包括监视器，用于对照一个限定的参考来监视受监视的节点处的信号电平，从而提供所述反馈信号，其中所述受监视的节点表现出占空比对应于所述驱动节点的占空比的信号电平的变化。在一些情况下，所述受监视的节点可能是所述驱动节点本身。然而，在一些实施方案中，受监视的节点可以是某一其他节点，例如用于与所述驱动节点同步地驱动负载的副本驱动节点。所述监视器可以包括比较器，所述比较器被配置为将所述第一信号与一个参考电压进行比较。
在一些实施方式中，所述受控振荡器可以包括环形振荡器，该环形振荡器被配置为由所述驱动节点处的驱动电流信号来驱动。第一电流源可以被配置为向所述驱动节点提供第一驱动电流，且通过所述开关控制信号来控制所述至少一个控制开关，以将第二电流源选择性地连接至所述驱动节点，从而提供第二驱动电流。
在一些实施方式中，所述时间编码调制器的所述环路滤波器可以被配置为对所述反馈信号进行滤波，以提供经滤波的反馈信号。在一些实施方式中，所述比较器可以被配置为将第一比较器输入处所接收的所述输入信号与第二比较器输入处所接收的所述经滤波的反馈信号进行比较。在其他实施方式中，所述经滤波的反馈信号可以与所述输入信号组合，且被施加至所述比较器的第一比较器输入。在这种情况下，所述比较器可以被配置为将所述第一比较器输入处的信号与一个参考电压进行比较。在一些实施方式中，所述输入信号可以被施加至所述时间编码调制器的第一信号路径，该第一信号路径被耦合至所述比较器的第一比较器输入。参考电压可以被施加至所述时间编码调制器的第二信号路径，该第二信号路径被耦合至所述比较器的第二比较器输入。所述经滤波的反馈信号可以作为差分信号被施加至所述第一信号路径与所述第二信号路径这二者。
在一些实施方式中，所述环路滤波器可以包括第一电流源和第二电流源，所述第一电流源和所述第二电流源被控制，以基于所述反馈信号来提供电流或吸收电流。
在一些实施方式中，所述比较器可以是迟滞比较器。
所述模数转换器电路可被实施为集成电路。
所述模数转换器电路可以被配置为接收模拟音频信号作为所述输入信号。在一些实施方式中，用于接收所述输入信号的输入节点被耦合至麦克风节点，该麦克风节点用于在使用中从麦克风接收模拟音频信号。
实施方案还涉及一种电子设备，所述电子设备包括如上面任何变体中所讨论的模数转换器电路。在一些情况下，所述电子设备可以包括麦克风换能器，其中所述模数转换器电路被配置为从所述麦克风换能器接收信号作为所述输入信号。一种包括如上面任何变体中所讨论的模数转换器电路的电子设备，所述设备可以是以下中的至少一个：便携式设备；电池供电设备；音频设备；通信设备；移动电话或蜂窝电话或智能电话；计算设备；笔记本计算设备、膝上型计算设备或平板计算设备；游戏设备；可穿戴设备；智能手表；语音激活设备或语音控制设备；电气器具。
在另一方面，提供了一种时间编码调制器电路，包括：
时间编码调制器，被配置为基于输入模拟信号和反馈信号来生成时间编码信号；
处理模块，被配置为接收所述时间编码信号且基于所述时间编码信号来生成至少一个控制信号，其中在所述处理模块的至少一些操作条件中，所述控制信号可能表现出相对于所述时间编码信号的时序误差；
其中用于所述时间编码调制器的所述反馈信号从下游的处理模块导出，以使得所述反馈信号包含任何这种时序误差的影响。
在另一方面，提供了一种脉冲宽度调制(PWM)调制器，包括：
比较器，被配置为响应于输入信号和经滤波的反馈信号来生成PWM信号；
输出节点，用于将所述PWM信号输出至下游处理模块；
反馈节点，用于接收来自所述下游处理模块的反馈信号；以及
环路滤波器，被配置为接收且滤波来自所述反馈节点的所述反馈信号，且生成所述经滤波的反馈信号。
在另一方面，提供了模数转换器电路，包括：
时间编码调制器，所述时间编码调制器包括比较器和环路滤波器，且被配置为响应于输入信号和反馈信号来生成脉冲宽度调制(PWM)信号；
受控振荡器，所述受控振荡器被配置为接收所述脉冲宽度调制(PWM)信号，且生成输出振荡信号，所述输出振荡信号的频率基于驱动节点处的驱动信号而变化；
其中所述受控振荡器包括至少一个控制开关，所述至少一个控制开关被配置为通过开关控制信号而被控制，从而控制施加至所述驱动节点的所述驱动信号的驱动强度，其中所述开关控制信号从所接收的PWM信号生成；
其中用于所述时间编码调制器的所述反馈信号从所述受控振荡器导出，从而包括在所述PWM信号的信号转变与施加至所述控制开关的所述开关控制信号的对应信号转变之间的任何延迟。
除非有相反的明确指示，否则本文所讨论的多种实施方式的多个特征中的任何一个可以与其他所描述的特征中的任何一个或多个一起以任何合适的组合来实施。
附图说明
为了更好地理解本公开内容的实施例，且为了更清楚地示出可以如何有效地执行这些实施例，现在将仅通过实施例的方式参考附图，在附
图中：
图1例示了具有TEM和VCO的ADC的一个实施例；
图2例示了根据一个实施方案的具有TEM和VCO的ADC；
图3例示了具有TEM和VCO的ADC的另一实施方案；
图4例示了合适的TEM的一个实施例；
图5例示了合适的TEM的另一实施例；
图6例示了具有自适应循环频率控制的TEM；以及
图7例示了具有伪差分输入的TEM。
具体实施方式
下文的描述阐述了根据本公开内容的示例实施方案。对于本领域普通技术人员而言，其他示例实施方案和实施方式将是明显的。此外，本领域普通技术人员将认识到，可以代替下文所讨论的实施方案或结合下文所讨论的实施方案来应用多种等效技术，且所有这样的等效物应被认为由本公开内容所涵盖。
本公开内容的实施方案涉及时间编码调制器(TEM)，且具体地涉及PWM(脉冲宽度调制)调制器。一些实施方案还涉及包括这样的时间编码调制器(TEM)的信号处理电路，例如基于受控振荡器的ADC(模数转换器)。在本发明的实施方案中，从TEM所输出的时间编码信号被用于生成至少一个控制信号以控制下游部件，且导出用于TEM的反馈信号，所述反馈信号代表控制信号的时序，例如从施加该控制信号的节点分接出或者以其他方式响应于该控制信号。
如上面所描述的，时间编码调制器(具体地，二电平PWM调制器)的一种应用是用于基于受控振荡器的ADC的输入级。
图1总体上例示了具有通过TEM所驱动的受控振荡器的ADC 100的一个实施例。图1例示了输入信号SIN被TEM 101接收，TEM 101在此情况下是用于产生二电平PWM信号SPWM的PWM调制器，该二电平PWM信号SPWM具有基于输入信号SIN的占空比。PWM信号SPWM被输入至受控振荡器102，受控振荡器102在此情况下是VCO 102，VCO102取决于PWM信号SPWM的电平而输出振荡信号SOSC，该振荡信号SOSC具有第一频率f1或第二频率f2。下游解码器(诸如，计数器103)可以被布置为对振荡信号SOSC中的脉冲数目或信号转变进行计数(例如，在一系列所限定的帧周期内)，以提供指示输入信号SIN的值的数字输出DOUT。
TEM 101被布置为具有比较器104和环路滤波器105的自振荡调制器。比较器104可以例如是迟滞比较器，诸如被配置为提供迟滞的运算放大器比较器，如本领域技术人员将理解的。在图1中所例示的实施例中，TEM 101被布置为使得输入信号SIN被施加至迟滞比较器104的第一比较器输入，且从迟滞比较器104的输出所分接出的反馈信号SFB通过环路滤波器105进行滤波，且经滤波的反馈信号SFB’被施加至迟滞比较器104的第二比较器输入。在这种情况下，环路滤波器105可以包括无源低通RC滤波器，尽管可以实施其他的滤波器布置，如稍后将更详细地描述的。然而，在一些情况下，可以将经滤波的反馈信号SFB’与输入信号SIN组合，经组合的信号被施加至迟滞比较器104的输入且与一个参考值(该参考值可以专门供应至迟滞比较器104的另一比较器输入或者由迟滞比较器104的结构限定)进行比较。这样的TEM 101可以被实施为小尺寸以及低功率的PWM调制器，从而在一些应用中是有利的。然而，可以使用其他形式的TEM 101。例如，在一些实施方式中，TEM 101可以包括更常规的异步Σ-Δ调制器(ASDM)。如本领域技术人员将理解的，在常规的ASDM中，输入信号SIN通常与反馈信号SFB组合，且经组合的输入/反馈信号被输入至包括至少一个积分器的环路滤波器105。
在任何情况下，反馈信号SFB通常从比较器104的输出(即，从接收迟滞比较器104所输出的PWM信号SPWM的TEM反馈节点106)分接出。迟滞比较器104响应于输入信号SIN和反馈信号SFB这二者，以生成占空比随着输入信号SIN的电平而变化的输出PWM信号SPWM。因此，在TEM101中，从TEM 101所输出的PWM信号SPWM内部地分接出反馈信号SFB。
从TEM 101所输出的PWM信号SPWM作为输入被供应至VCO 102，以用于控制VCO 102的切换，从而产生振荡信号SOSC作为输出。在一些实施方式中，VCO 102包括环形振荡器107，例如具有以环形配置串联连接的多个反相器108，且具有用于提供振荡信号SOSC的输出。反相器108的驱动强度从而与每一反相器相关联的传播延迟由驱动节点109处的驱动信号所控制。所接收的PWM信号SPWM被用于控制驱动节点109在两个不同的驱动强度之间的切换。
在一些实施方案中，环形振荡器107可以包括电流受控振荡器(ICO)，且PWM信号SPWM被用于控制供应至驱动节点109的驱动电流的切换，从而控制输出振荡信号SOSC。例如，驱动节点109可以被布置为由第一电流源110连续地驱动，且PWM信号SPWM可以被用于取决于PWM信号SPWM的状态而选择性地控制第二电流源111是否对驱动节点109处的电流做出贡献。因此，可以基于PWM信号SPWM来切换至少第一控制开关112，以选择性地将第二电流源111连接至驱动节点。在图1中所例示的实施例中，第二控制开关113也与第一控制开关112反相地切换，从而在第二电流源111不用于提供电流至驱动节点109时，提供来自第二电流源111的电流的替代路径，例如将电流转向至接地。如图1中所例示的，第一控制开关112和第二控制开关113可以由相应的开关驱动器来驱动，在此实施例中，所述相应的开关驱动器包括缓冲器/驱动器114和逆变器/驱动器115，所述缓冲器/驱动器114和逆变器/驱动器115被布置为生成具有合适极性的缓冲控制信号S1、S2，以用于驱动第一控制开关112和第二控制开关113。
因此，取决于所接收的PWM信号SPWM的状态(例如，高或低)，可以仅用来自第一电流源110的驱动电流来驱动ICO环形振荡器107，或者用来自第一电流源110和第二电流源111的组合驱动电流来驱动ICO环形振荡器107。在一些实施方式中，从第二电流源111所输出的电流可能明显高于从第一电流源110所输出的电流，从而为所接收的PWM信号SPWM的两种状态提供明显不同的输出频率。由ICO环形振荡器107所生成的输出振荡信号SOSC可以从VCO102输出至计数器103。计数器103在连续的计数周期中的每一计数周期中对振荡信号SOSC的振荡数目进行计数，且基于计数值来生成数字输出DOUT。
这样的布置可以提供具有良好音频性能的相对低功率且小尺寸的ADC电路。通过仅用两个驱动电流强度来驱动环形振荡器且控制在每一频率处所花费的平均时间，减轻了环形振荡器107在输出频率与驱动电流强度之间的关系方面的非线性。
然而，存在不断增长的对更好的失真性能的需求，尤其对于音频应用。
可能的误差从而失真的一个附加来源来自于与第一控制开关112和/或第二控制开关113的操作相关联的非线性。在图1中所例示的实施例中，基于PWM信号SPWM，通过相应的开关驱动器114和115驱动第一控制开关和第二控制开关。然而，控制开关具有相关联的电容，例如由图1中所示出的如与第一控制开关112一起例示的电容CP所代表的寄生电容(类似的电容也将与第二控制开关113相关联，但是为了清楚起见，在图1中省略)。
这样的电容的效应可能是在PWM信号SPWM与所产生的开关控制信号(例如，S1)之间引入时序误差，即，开关控制信号的占空比相比于PWM信号SPWM的占空比的误差。例如，在驱动这些开关电容高或低时遇到的非对称驱动强度可能导致控制开关的栅极电压的上升沿与下降沿之间的差异。也就是说，控制开关的栅极电压的压摆率在从低至高转变时与在从高至低转变时可能不同。实际上，这可能在从TEM 101所输出的PWM信号的转变与开关控制信号的对应转变之间引入延迟，其中用于从高到低的转变的延迟相比于用于从低至高的转变的延迟变化。此可以被看作在如与PWM信号SPWM相比较的开关控制信号的占空比中引入了误差，或者在开关控制信号的时序保真度中引入误差。
施加至控制开关的开关控制信号的这种时序误差可能导致将不同强度的驱动电流施加至驱动节点109的时序的误差。因此，此效应可能导致关于驱动节点109由高强度驱动电流驱动与低强度驱动电流相比的时间比例的时序误差，因此造成所产生的频率输出的误差，即失真。应理解，误差的程度将根据PWM信号的周期而变化，从而误差可被视为与信号有关的失真。
理想地，可以平衡驱动器电路，以在每一方向上提供完全相等的传播延迟，但实际上为此目的而保持制造公差、温度与供电电压的正常变化中的充分平衡是不可能的。
在本公开内容的实施方案中，用于TEM的反馈信号SFB指示这种不可避免的非线性效应中的至少一些，即，反馈信号可以代表从PWM信号SPWM所导出的下游控制信号的时序，该时序可能受这种非线性影响。因此，这种非线性的效应被包括在TEM的反馈回路中，且在生成PWM信号SPWM时被纳入考虑。因此，在TEM的控制回路响应于相关控制信号的实际时序(即，占空比)时减轻了非线性效应。
图2例示了根据本公开内容的一个实施方案的ADC 200，其中与关于图1所讨论的那些部件类似的部件由相同的附图标记标识。图2再次例示了TEM 201，TEM 201被布置为接收输入信号SIN，且生成用于受控振荡器202(在此情况下为VCO)的PWM信号SPWM。如上面所描述的，在此实施例中，PWM信号SPWM被VCO 202接收且被施加至相继的开关驱动器114和115，以生成开关控制信号S1和S2，用于控制相应的第一控制开关112和第二控制开关113，从而将电流源111选择性地耦合至环形振荡器107的驱动节点109。
然而，在此实施方案中，用于TEM 201的反馈信号SFB从开关控制信号的一个中被分接出，从而包括与驱动开关电容相关联的任何非线性的影响。在此实施例中，反馈信号SFB从施加至第一控制开关112的控制信号S1中被分接出。从控制信号S1中分接出反馈信号SFB提供了对开关S1的操作的相关时序的指示，开关S1控制电流源111何时被耦合至驱动节点。因此，此信号指示将在驱动节点109处所存在的时序误差。然而，应注意，反馈信号可以替代地从施加至第二控制开关113的控制信号S2中被分接出。通常，第一控制开关112和第二控制开关113将具有彼此基本上相同的设计，从而将具有类似的电容。因此，与驱动开关113相关联的非线性将与开关112的非线性基本上相同，从而任一开关都可以被包含在用于TEM 201的反馈回路中，以使得这种非线性能够得到补偿，其中合适的极性匹配使得在反馈信号SFB的两种状态中所花费的总时间比例代表了驱动节点处的占空比。
反馈信号SFB被提供至TEM 201。TEM 201可以以与如上面所讨论的相同方式处理反馈信号SFB。例如，如关于图1所讨论的，反馈信号可以根据需要被缓冲且由环路滤波器105滤波，且经滤波的信号SFB’被施加至迟滞比较器104的一个比较器输入，而输入信号SIN被施加至另一比较器输入。
因此，图2中所例示的实施方案包括与驱动控制开关112或113相关联的非线性效应。因此，迟滞比较器104的切换基于开关控制信号S1或S2的实际时序而被控制，且反馈环路将在使用中所经历的任何非线性纳入考虑，所述任何非线性导致开关控制信号S1或S2相比于PWM信号SPWM的占空比的保真度误差。在本公开内容的实施方案中，仍将存在非线性效应，所述非线性效应导致相关控制信号(例如，S1)与PWM信号SPWM之间的保真度误差，但是反馈确保TEM 201的迟滞比较器104进行切换，以使得相比于图1中所例示的实施例的情况，开关控制信号(例如，S1)的占空比更精确地对输入信号SIN进行编码。因此，从VCO 102输出至计数器103的振荡信号SOSC更精确地反映了输入信号SIN。与图1中所例示的方法相比，这可以显著改善ADC 200的失真性能。
由于与驱动节点109相关联的电容，误差从而失真的另一可能的来源会出现。图3例示了可能存在与驱动节点相关联的电容CD。此电容CD可以包括与驱动节点109相关联的寄生电容，和/或一些有意引入以减小馈通至受控振荡器且导致抖动的任何电源噪声的效应的电容。在任何情况下，与驱动节点109相关联的电容CD可能导致不同的上升时间和下降时间(即，压摆率)，所述不同的上升时间和下降时间以上面关于控制开关的驱动电压所讨论的类似方式与不同驱动强度之间的切换相关联。例如，当切换至较高的驱动强度时，驱动节点109会表现出相对快的上升时间，但是当切换回至较低的驱动强度时，下降时间会更长，且随PWM信号SPWM的周期而变化的上升时间与下降时间会随着输入信号而变化。这代表施加至受控振荡器107的驱动信号的时序的误差(即，占空比误差)从而所产生的输出信号DOUT的失真的另一可能的来源。
为了减轻这个问题，在一些实施方案中，反馈信号SFB可以被导出，从而指示施加至驱动节点的驱动控制信号的时序，进而包括对与驱动节点109相关联的任何电容的影响。因此，图3例示了一个信号，该信号指示驱动节点109处的驱动信号可以被分接以为反馈信号SFB提供基础。
在图3所例示的实施方案中，可以由监视器301监视信号电平，例如驱动节点109处的电压。此实施例中的监视器包括比较器301，该比较器301用于将驱动节点处的电压与一个参考进行比较，以用作电平检测器。在一些情况下，参考可以是参考电压，该参考电压被选择为对应于(在稳定状态中)两个不同驱动强度时的预期电压之间的一个合适电压。比较器301的输出将是二电平信号，该二电平信号指示驱动节点109处的驱动信号跨过相关阈值的时序。此可以被用作用于TEM 201的反馈信号SFB，且将包括与驱动节点109相关联的任何占空比时序误差中的至少一些，以及与用于生成驱动信号的控制部件(诸如，控制开关112和113)相关联的任何时序误差中的至少一些。应理解，监视器(即，比较器301)本身可能引入一些时序误差，但是相比于驱动节点109的电容相关联的时序误差或保真度损失，这种误差通常可能不严重，从而改善了失真性能。
图3例示了驱动节点109本身可以被比较器301监视且与一个参考进行比较。然而，在一些实施方案中，可能有利的是，不直接分接来自ICO驱动节点109的信号。例如，在一些实施方案中，可能存在负载阻抗或虚拟ICO，所述负载阻抗或虚拟ICO通过与驱动节点109同步的电流源111(例如，与驱动节点109同相或者以其他方式同步，以使得受监视的节点的占空比代表驱动节点的占空比)而被选择性地驱动。这种布置可能具有一些关于ICO 107在不同的驱动强度之间进行切换的优点。因此，可以监视用于驱动这种负载阻抗或虚拟ICO的副本驱动节点，以提供对施加至驱动节点109的驱动信号的时序的指示。这样的副本驱动节点将经历与施加至ICO 107的驱动信号的占空比的时序误差类似的时序误差，从而这样的受监视的节点(例如，副本驱动节点)可以被用于导出合适的反馈信号。
因此，通常可以通过监视用于驱动ICO 107(该ICO 107提供输出振荡信号)的实际驱动节点来生成或导出反馈信号SFB。然而，在一些情况下，可以通过监视一些其他受监视的节点(例如，被配置为提供与驱动节点类似的负载和驱动条件，从而精确地遵循驱动节点处的转变的时序的副本节点)来产生或导出反馈信号SFB。
应理解，上面已经以ICO作为环形振荡器107描述了实施方案，从而驱动信号对应于驱动电流。然而，驱动节点处的电压将随着驱动电流的强度而变化，从而可以以此方式监视驱动节点处的信号电平。
在一些实施方案中，环形振荡器可以是由驱动节点处的电压所驱动的环形振荡器，即VCO环形振荡器。这样的VCO环形振荡器可以通过控制控制开关以将驱动节点耦合至不同的限定电压来驱动，且控制开关可能经受如上面所讨论的类似的非线性。这种VCO环形振荡器可以附加地或替代地包括某类缓冲器，以驱动滤波器电容或提供供电电流，该供电电流还可能经受非对称的上升时间和下降时间，所述非对称的上升时间和下降时间影响所产生的振荡器的占空比。因此，实施方案可以用任何类型的环形振荡器来实施。
因此，本公开内容的实施方案利用TEM基于输入信号来生成时间编码信号(具体地，PWM信号)，其中时间编码信号被输出，从而被某个下游模块使用以导出控制信号，且由于下游模块的部件降低了控制信号相比于PWM信号的保真度，可能在PWM信号与所得到的控制信号之间引入某一时序误差。在本公开内容的实施方案中，TEM响应于输入信号以及反馈信号，从而生成时间编码信号，且该反馈信号从下游控制信号导出。具体地，在一些实施方案中，下游模块可以是受控振荡器(诸如，VCO)，且相关的控制信号可以是用于控制VCO的驱动元件(诸如，电流源)的切换的开关控制信号，或者相关控制信号可以是被施加至环形振荡器的驱动节点的驱动信号。因此，在时间编码信号与相关控制信号之间的至少一些时序或占空比保真度误差的效应被包含在TEM的反馈回路中，这减轻了这种误差的效应，从而与在TEM中内部地(例如，直接地从时间编码信号)导出的反馈信号相比，改善了失真性能。
如上所述，TEM 201可以是用于生成时间编码信号(例如，PWM信号SPWM)的任何合适的TEM，且可以尤其被布置为自振荡型拓扑，但是从下游控制信号导出反馈信号SFB，该下游控制信号可以包括如上面所讨论的占空比时序误差。
图4例示了合适的TEM 201的一个实施例。如先前所讨论的，在此实施例中，比较器104将第一比较器输入处所接收的输入信号SIN与第二比较器输入处所接收的经滤波的反馈信号SFB’进行比较，且基于该比较来生成TEM输出信号SPWM。在此实施例中，比较器是迟滞比较器104，该迟滞比较器104可操作以将迟滞应用至该比较。
迟滞比较器104将第一比较器输入处的信号与第二比较器输入处的信号(即，输入信号SIN和经滤波的反馈信号SFB’)进行比较，且取决于比较的结果来输出两个输出状态(例如，高状态VH与低状态VL)中的一个。迟滞比较器104可操作，以将迟滞应用于比较，使得第一比较器输入处的信号SIN与第二比较器输入处的信号SFB’之间的差分电压必须大于(即，正值更大或负值更小)从一个输出状态转变至另一状态(例如，从输出状态VL转变至输出状态VH)的第一阈值，但是必须低于(即，正值更小或负值更大)用于进行相反的转变(例如，从输出状态VH交换至输出状态VL)的不同的第二阈值。这些第一阈值与第二阈值之间的差对应于所施加的迟滞量。在一些实施方式中，第一阈值和第二阈值可以幅度相等且极性相反，即，输入信号SIN与经滤波的反馈信号SFB’之间的差必须大于量+H以转变至一个状态(例如，VH)，且必须低于-H以转变至另一状态。在此情况下，H的幅度可以被视为由迟滞比较器104所施加的迟滞的量度。
环路滤波器105提供时间上的某一信号平均。因此，当反馈信号SFB从低状态转变至高状态(由于PWM信号SPWM变为高)时，经滤波的反馈信号SFB’的值将上升，即正值变得更大，但是要经过一段时间。如果输入信号SIN本身在该时间段内相对恒定，则输入信号SIN与经滤波的反馈信号SFB’之间的差将减小，即正值变得更小/负值变得更大，直至达到相关阈值且PWM信号SPWM转变至低输出状态为止。反馈信号SFB在适当的时候也将转变为低，且经滤波的反馈信号SFB’的值将开始减小。迟滞比较器104将保持低状态VL，直至输入信号SIN与经滤波的反馈信号SFB’之间的差增大(即，负值变得更小/正值变得更大)至第二阈值为止。
因此，如果输入信号SIN保持相对恒定的电平，则迟滞比较器104的输出将在高输出状态VH与低输出状态VL之间连续地循环。相对于输入信号SIN的最大预期变化率，可以将滤波器布置105的时间常数选择为足够快，使得可以假设输入信号SIN在一个循环的过程中基本恒定。在这种情况下，在每一输出状态上所花费的时间将取决于经滤波的反馈信号SFB’改变由迟滞所限定的量(例如，从等于SIN-H的值至值SIN+H，或者从值SIN+H至等于SIN-H的值)花费的时长。显然，此将取决于迟滞量以及经滤波的反馈信号SFB’的变化率。然而，经滤波的反馈信号SFB’的变化率将取决于经滤波的反馈信号SFB’的当前值(该当前值转而取决于输入信号SIN的电平)与反馈信号SFB本身的值之间的差。
在图4所例示的实施例中，环路滤波器105包括无源RC低通滤波器，该无源RC低通滤波器包括：电阻401，处于反馈路径中；以及，电容402，被耦合在反馈路径与参考电压(例如，接地)之间。尽管可以使用如所例示的电阻器和电容器来实施滤波器105，但是在一些实施方式中，可以使用其他RC部件，诸如基于FET的电阻和/或电容。
TEM 201的反馈回路的作用是在高状态VH中输出PWM信号SPWM，从而反馈信号SFB将电容402充电至等于SIN+H的电压，然后交换至低状态VL，直至电容402被放电至等于SIN-H的电压，等等。然而，电容402的充电速率与放电速率取决于反馈信号SFB的电平与电容402的当前电压之间的差。如果输入信号处于相对高的电平，则电容402的电压值将相对高。当反馈信号SFB处于高电平时，电阻401两端将存在相对低的电压差，且电容将相对缓慢地充电。然而，当反馈信号SFB变低时，电阻401两端的差将相对高，且电容402将更快地放电。因此，在相对高电平的输入信号SIN时，相比于将电容402从SIN+H放电至SIN-H所花费的时间，将电容402从SIN-H充电至SIN+H所花费的时间更长。因此，在较高电平的输入信号时，相比于低输出状态，PWM信号SPWM将在高输出状态中花费更长的时间。对于低信号电平，反之亦然。对于处于中间电平电压的信号(对于音频信号，该信号可能对应于零幅度的输入信号)，迟滞阈值之间的充电与放电所花费的时间将是相同的，导致在一个周期中，高输出状态与低输出状态的持续时间相同。
因此，TEM 201通过高输出状态相比于低输出状态所花费的时间比例(即，通过PWM信号SPWM的占空比)对输入信号SIN的电平进行编码。
图4例示了简单的一阶RC滤波器，但是可以在一些布置中实施二阶或更高阶的滤波器。
图5例示了一个替代布置，在该替代布置中，环路滤波器布置105包括电流生成器501，该电流生成器501被配置为生成一个电流信号，该电流信号具有取决于反馈信号SFB的状态而变化的电流。在图5所例示的实施例中，电流生成器包括：第一电流源5021，用于生成限定的正电流+i；以及，第二电流源5022，用于生成限定的负电流-i，即第二电流源5022用作电流阱。第一电流源5021和第二电流源5022被控制，以取决于反馈信号SFB的状态来生成正电流或负电流，也就是说，当反馈信号SFB处于一个状态(例如，高)时生成正电流+i，当反馈信号SFB处于另一状态(例如，低)时生成负电流-i。从电流生成器501所输出的电流信号被供应至与反馈电容器503耦合的节点。因此，电流信号取决于电流信号的极性来对反馈电容器503进行充电或放电。
为了基于输入信号的值来提供可变的充电速率或放电速率，在一些实施方案中，反馈电容器还可以经由电阻504被耦合至电压源。在一些实施方案中，电压源可以是限定的参考电压VR，该参考电压VR可以方便地对应于零幅度输入信号的电压，例如中点电压。然后，输入信号SIN作为分立的输入被提供至迟滞比较器104。在这样的实施方案中，反馈电容器503的充电速率与放电速率不仅取决于由电流生成器所产生的电流的幅度，而且取决于通过阻抗504的电流，通过阻抗504的电流转而取决于反馈电容器503的电压(如上面所讨论的，反馈电容器503的电压将对应于输入信号SIN的电平)与参考电压VR之间的差。因此，反馈电容器的电压为迟滞比较器104提供经滤波的反馈信号SFB’。
替代地，输入信号SIN可以被施加至电阻器504，从而贡献取决于输入信号SIN的电平的充电或放电电流分量。在这种情况下，迟滞比较器104的一个输入实际上是基于经滤波的反馈信号SFB’与输入信号SIN的组合信号，该组合信号与一个参考电压VR进行比较，该组合信号可以明确地被提供至另一比较器输入或者通过迟滞比较器104的结构有效地限定。
如所讨论的，参考图4和图5所描述的TEM 201提供PWM信号SPWM作为TEM的输出，在TEM中，输入信号的值被编码为PWM信号的占空比，即，与一个输出状态(例如，低状态VL)相比，在另一输出状态(例如高状态VH)中所花费的时间的比例，或者等效地作为循环周期的比例。编码在一些方面类似于常规的ASDM。如上面所提及的，对于等于中间电平电压的输入信号(针对音频信号，可能对应于零幅度信号)，占空比将为50％，即在每一循环内，在高输出状态处所花费的持续时间将与在低输出状态处所花费的时间相同。随着输入信号的幅度增大(即，输入信号的值进一步远离中间电平电压)，一个输出状态的周期的持续时间将增大，且另一输出状态的周期的持续时间将减小，但不是相同的量。因此，PWM循环的整个周期也将随着输入信号而变化。当信号处于中间电平电压(例如，零输入信号幅度)时，最短的循环周期从而最大的PWM循环频率出现，这被称为极限循环频率。随着输入信号的幅度增大，PWM循环频率减小。例如，在最大信号电平的十分之九的信号幅度处，PWM循环频率将是极限循环频率的五分之一以下。PWM信号SPWM的循环频率或循环周期的这种相对大的变化在一些实施方式中可能是不利的。
为了避免这些问题，图6例示了一个实施方案，其中TEM 201包括控制器601，该控制器601用于控制PWM循环周期(或者等效地，PWM循环频率)，例如以将PWM循环周期保持在限定的极限内。在一些实施方案中，循环周期控制器601可操作以施加自适应迟滞控制，即，基于对输入信号SIN的信号电平的指示来控制由迟滞比较器104所施加的迟滞量。
所施加的迟滞量会影响循环周期，从而影响频率，因为它确定经滤波的反馈信号SFB’(或组合的经滤波的反馈信号/输入信号)从一个输出状态交换至另一输出状态所必须改变的程度。因此，减小所施加的迟滞量将趋向于减小PWM循环周期，从而增大PWM循环频率，且增大所施加的迟滞量将具有相反的效应。因此，循环周期控制器601可以可控制地改变所施加的迟滞的值HX，从而随着输入信号的幅度增大而减小所施加的迟滞量，从而将循环周期保持在限定的范围内。如本领域的技术人员将理解的，存在多种方式可以改变由迟滞比较器104所施加的迟滞。
附加地或替代地，在一些实施方案中，循环周期控制器601可以控制环路滤波器105的至少一个参数FX。例如，在环路滤波器105包括诸如参考图5所描述的电流生成器501的情况下，电流源5021和5022可配置为提供可变的输出电流。因此，周期控制器601可以控制来自电流源5021和5022的输出电流作为滤波器参数FX。较高的电流将导致经滤波的反馈信号SFB’的改变速率更快，从而循环周期更短，反之亦然。
在一些实施方案中，数字输出信号DOUT可以被用作对输入信号SIN的电平的指示。因此，循环周期控制器601可以被配置为接收数字输出信号DOUT，且基于数字输出信号DOUT的值来控制PWM循环周期(例如，通过改变所施加的迟滞HX和/或滤波器参数FX)。然而，在一些实施方案中，TEM 201可以监视PWM信号SPWM且基于PWM信号来控制PWM循环周期。
因此，TEM 201可以包括时间解码转换器(TDC)602，该时间解码转换器602接收PWM信号SPWM的一种型式，且确定PWM信号SPWM的时间参数TX。时间参数TX可以是PWM信号SPWM的随着输入信号幅度以已知方式变化的任何参数。在此实施例中，时间参数TX可以是当前循环周期T，尽管时间参数同样可以是一个输出状态的脉冲的持续时间或占空比。此时间参数TX因此可以被提供至循环周期控制器601。
为了控制PWM循环周期，可能不需要对输入信号的电平的相对精确或者准确的指示，且相对粗略地确定循环周期T可能足是够的。在一些实施方案中，TDC 602可以包括由参考时钟信号CLK提供时钟的计数器603。计数器603可以被配置为确定参考时钟循环在对应于相关时间参数的周期中的数目的至少一个计数值，例如计数器603可以对PWM信号SPWM中的相继上升沿之间的每一周期中的参考时钟循环的数目进行计数，且提供逐循环计数值作为循环周期T的量度TX。如所提及的，对于PWM循环周期控制，可能不需要高精度水平，从而参考时钟信号CLK仅需要足够快，以提供PWM信号的周期或脉冲长度的所需时间分辨率。
在一些情况下，可以在ADC的正常操作期间执行PWM循环周期的控制。然而，在一些情况下，PWM循环周期的控制可以作为ADC启动的初始步骤(例如，作为当前操作条件的初始校准步骤)来执行。此初始步骤可以将迟滞值HX和/或环路滤波器105的参数FX设置为将极限循环周期设置为限定值或限定范围内的值，然后锁存该值以用于后续操作。
上面的讨论已经集中于接收单端输入信号SIN，该单端输入信号SIN相对于某一静态中间电平电压参考(例如，接地)变化。然而，参考电压上的任何噪声(例如，接地噪声)都可能引起问题。提供接地噪声消除的一种方式是，使用反相放大器来产生输入信号的反相型式且将原始输入信号和反相型式用作差分输入信号的分量。然而，此的确需要具有相关尺寸与功率要求的附加反相放大器。
图7例示了TEM 201的另一实施方案，该TEM 201使用伪差分输入布置来提供噪声消除(例如，接地噪声消除)，而无需初始反相放大器。在图7的实施方案中，在第一信号路径处接收输入信号SIN，该第一信号路径通向迟滞比较器104的第一比较器输入，且相关的参考电压VR(例如，接地)被施加至第二信号路径，该第二信号路径通向迟滞比较器104的第二输入。环路滤波器布置105包括第一电流源5021与第二电流源5022，用于以与上面相对于图5所描述的类似方式生成正电流和负电流，例如提供限定电流与吸收限定电流。电流源5021和5022基于反馈信号SFB的状态而被选择性地耦合至第一信号路径。然而，在图7的实施方案中，电流源5021和5022还被布置为将电流反相地供应至第二信号路径。因此，开关7011和7012被布置为分别将第一电流源5021耦合至第一信号路径与第二信号路径，且被配置为由从反馈信号SFB所生成的控制信号Ф1和Ф2反相地切换。同样地，开关7021和7022被布置为分别将第二电流源5022耦合至第一信号路径与第二信号路径，且还由控制信号Ф2和Ф1反相地切换，使得第一信号路径与第二信号路径中的每一个与第一电流源5021与第二电流源5022中的一个连接。因此，经滤波的反馈信号SFB’实际上被施加至第一信号路径，而经滤波的反馈信号SFB’的反相型式被施加至第二信号路径，即，反馈被差分地施加至两个输入。电容器703被连接在第一信号路径和第二信号路径之间，且通过反馈信号来充电与放电，但是也基于输入信号SIN与参考VR之间的差来充电或放电。由于此实施方案使用电流信号用于反馈，所以将输入信号SIN与参考VR被施加至输入电阻器704。这样的布置可以提供良好的接地噪声消除。
当然，将理解，TEM的其他设计是已知的且可以被实施在本发明的实施方案中。
因此，根据本公开内容的实施方案的ADC可以为音频应用提供良好的质量，且可以以相对低的功率消耗实施在相对小的电路面积中。已经主要关于ADC描述了实施方案，且总体上，根据一个实施方案的ADC可以包括TEM以及受控振荡器，该TEM被配置为基于输入信号和反馈信号来生成PWM信号，且该受控振荡器用于生成具有频率取决于驱动节点处的驱动信号的强度而变化的振荡信号。由TEM所生成的PWM信号由受控振荡器接收，且被用于控制至少一个控制开关的切换，从而控制施加至受控振荡器的驱动节点的驱动信号的驱动强度。用于TEM的反馈信号从受控振荡器导出，从而包括施加至控制开关的控制信号与PWM信号之间的任何占空比时序误差。
然而，相同的原理可以被应用至TEM的其他应用，其中由TEM所生成的时间编码信号被施加至下游部件，且被用于通过下列方式生成控制信号：以控制信号可能经历由于下游模块的部件所导致的相对于时间编码信号的时序误差的方式。
实施方案可以被实施在一系列应用中，且具体地适用于音频应用。
实施方案可以被实施为集成电路，该集成电路在一些实施例中可以是编解码器或音频DSP或类似物。实施方案可以被纳入电子设备中，该电子设备可以例如是便携式设备和/或通过电池功率能操作的设备。该设备可以是通信设备，诸如移动电话或智能电话或类似物。该设备可以是计算设备，诸如笔记本计算设备、膝上型计算设备或平板计算设备。该设备可以是可穿戴设备，诸如智能手表。该设备可以是具有语音控制或激活功能的设备。在一些情况下，该设备可以是与某一其他产品一起使用的附件设备，例如头戴式受送话器或类似物。
技术人员将认识到，上文所描述的装置和方法(例如，发现方法和配置方法)的一些方面可以被具体化为处理器控制代码，所述处理器控制代码例如位于非易失性载体介质(诸如，磁盘、CD-ROM或DVD-ROM)、经编程的存储器(诸如，只读存储器(固件)上或位于数据载体(诸如，光学信号载体或电信号载体)上。对于许多应用，实施方案将被实施在DSP(数字信号处理器)、ASIC(专用集成电路)或FPGA(现场可编程门阵列)上。因此，代码可以包括常规的程序代码或微代码，或例如用于设置或控制ASIC或FPGA的代码。代码还可以包括用于动态地配置可重新配置的装置(诸如，可重新编程的逻辑门阵列)的代码。类似地，代码可以包括用于硬件描述语言(诸如，Verilog TM或VHDL(超高速集成电路硬件描述语言))的代码。如技术人员将理解的，代码可以被分布在彼此通信的多个经耦合的部件之间。在适当的情况下，还可以使用在现场可(重新)编程的模拟阵列或类似设备上运行以配置模拟硬件的代码来实施所述实施方案。
应注意，上文所提及的实施方案例示而非限制本发明，且在不脱离所附权利要求的范围的前提下，本领域技术人员将能够设计许多替代实施方案。词语“包括”不排除权利要求中所列出的元件或步骤之外的元件或步骤的存在，“一”或“一个”不排除多个，且单个特征或其他单元可以实现权利要求中所记载的若干单元的功能。权利要求中的任何附图标记或标注不应被解释为限制其范围。

Claims (20)

1.模数转换器电路，包括：
时间编码调制器，所述时间编码调制器包括比较器和环路滤波器，且被配置为响应于输入信号和反馈信号来生成脉冲宽度调制(PWM)信号；
受控振荡器，所述受控振荡器被配置为接收所述脉冲宽度调制(PWM)信号且生成输出振荡信号，所述输出振荡信号的频率基于驱动节点处的驱动信号而变化；
其中所述受控振荡器包括至少一个控制开关，所述至少一个控制开关被配置为通过开关控制信号而被控制，从而控制施加至所述驱动节点的所述驱动信号的驱动强度，所述开关控制信号从所接收的PWM信号生成；
其中用于所述时间编码调制器的所述反馈信号从所述受控振荡器导出，从而包括所述PWM信号与施加至所述控制开关的所述开关控制信号之间的任何时序误差。
2.根据权利要求1所述的数字转换器电路，其中用于所述时间编码调制器的所述反馈信号从施加至所述控制开关的所述开关控制信号分接出。
3.根据权利要求2所述的模拟数字转换器电路，包括缓冲器，所述缓冲器被配置为接收从施加至所述控制开关的所述开关控制信号分接出的信号，且输出所述反馈信号。
4.根据权利要求1所述的数字转换器电路，其中用于所述时间编码调制器的所述反馈信号从所述受控振荡器导出，从而包括对施加至所述驱动节点的所述驱动信号与所述PWM信号之间的任何时序误差的指示。
5.根据权利要求4所述的模数转换器电路，包括监视器，所述监视器用于对照一个限定的参考来监视受监视的节点处的信号电平，从而提供所述反馈信号，其中所述受监视的节点表现出占空比对应于所述驱动节点的占空比的信号电平的变化。
6.根据权利要求5所述的模数转换器电路，其中所述受监视的节点是所述驱动节点。
7.根据权利要求5所述的数字转换器电路，其中所述受监视的节点是用于与所述驱动节点同步地驱动负载的副本驱动节点。
8.根据权利要求5所述的模数转换器电路，其中所述监视器包括比较器，所述比较器被配置为将所述第一信号与一个参考电压进行比较。
9.根据权利要求1所述的数字转换器电路，其中所述受控振荡器包括环形振荡器，所述环形振荡器被配置为通过所述驱动节点处的驱动电流信号来驱动。
10.根据权利要求9所述的数字转换器电路，其中第一电流源被配置为向所述驱动节点提供第一驱动电流，且通过所述开关控制信号来控制所述至少一个控制开关，以将第二电流源选择性地连接至所述驱动节点，从而提供第二驱动电流。
11.根据权利要求1所述的数字转换器电路，其中所述时间编码调制器的所述环路滤波器被配置为对所述反馈信号进行滤波，以提供经滤波的反馈信号。
12.根据权利要求11所述的数字转换器电路，其中所述比较器被配置为将第一比较器输入处所接收的所述输入信号与第二比较器输入处所接收的所述经滤波的反馈信号进行比较。
13.根据权利要求11所述的模数转换器电路，其中所述经滤波的反馈信号与所述输入信号组合，且被施加至所述比较器的第一比较器输入。
14.根据权利要求13所述的模数转换器电路，其中所述比较器被配置为将所述第一比较器输入处的信号与一个参考电压进行比较。
15.根据权利要求11所述的数字转换器电路，其中所述输入信号被施加至所述时间编码调制器的第一信号路径，所述第一信号路径被耦合至所述比较器的第一比较器输入，且参考电压被施加至所述时间编码调制器的第二信号路径，所述第二信号路径被耦合至所述比较器的第二比较器输入，且其中所述经滤波的反馈信号作为差分信号被施加至所述第一信号路径和所述第二信号路径这二者。
16.根据权利要求1所述的数字转换器电路，其中所述环路滤波器包括第一电流源和第二电流源，所述第一电流源和第二电流源被控制为基于所述反馈信号来提供电流或吸收电流。
17.根据权利要求1所述的模数转换器电路，其中所述比较器是迟滞比较器。
18.一种电子设备，包括根据权利要求1所述的模数转换器电路，其中所述设备是以下中的至少一个：便携式设备；电池供电设备；音频设备；通信设备；移动电话或蜂窝电话或智能电话；计算设备；笔记本计算设备、膝上型计算设备或平板计算设备；游戏设备；可穿戴设备；智能手表；语音激活设备或语音控制设备；电气器具。
19.一种脉冲宽度调制(PWM)调制器，包括：
比较器，被配置为响应于输入信号和经滤波的反馈信号来生成PWM信号；
输出节点，用于将所述PWM信号输出至下游处理模块；
反馈节点，用于接收来自所述下游处理模块的反馈信号；以及
环路滤波器，被配置为接收且滤波来自所述反馈节点的所述反馈信号，且生成所述经滤波的反馈信号。
20.模数转换器电路，包括：
时间编码调制器，所述时间编码调制器包括比较器和环路滤波器，且被配置为响应于输入信号和反馈信号来生成脉冲宽度调制(PWM)信号；
受控振荡器，所述受控振荡器被配置为接收所述脉冲宽度调制(PWM)信号且生成输出振荡信号，所述输出振荡信号的频率基于驱动节点处的驱动信号而变化；
其中所述受控振荡器包括至少一个控制开关，所述至少一个控制开关被配置为通过开关控制信号而被控制，从而控制施加至所述驱动节点的所述驱动信号的驱动强度，其中所述开关控制信号从所接收的PWM信号生成；
其中用于所述时间编码调制器的所述反馈信号从所述受控振荡器导出，从而包括在所述PWM信号的信号转变与施加至所述控制开关的所述开关控制信号的对应信号转变之间的任何延迟。
CN201980030869.1A 2018-03-13 2019-02-27 调制器 Pending CN112088491A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/919,985 US10298247B1 (en) 2018-03-13 2018-03-13 Modulators
US15/919,985 2018-03-13
PCT/GB2019/050545 WO2019175536A1 (en) 2018-03-13 2019-02-27 Modulators

Publications (1)

Publication Number Publication Date
CN112088491A true CN112088491A (zh) 2020-12-15

Family

ID=65724453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980030869.1A Pending CN112088491A (zh) 2018-03-13 2019-02-27 调制器

Country Status (4)

Country Link
US (1) US10298247B1 (zh)
CN (1) CN112088491A (zh)
GB (1) GB2585587B (zh)
WO (1) WO2019175536A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2567420B (en) * 2017-10-02 2020-07-08 Advanced Risc Mach Ltd Adaptive voltage scaling methods and systems therefor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5770940A (en) * 1995-08-09 1998-06-23 Switch Power, Inc. Switching regulator
US7528760B2 (en) * 2007-01-26 2009-05-05 Texas Insturments Incorporated Class D analog-to-digital converter
US9252661B2 (en) * 2011-04-01 2016-02-02 Qualcomm Inc. Methods and devices for power supply control
GB2532015B (en) * 2014-11-04 2018-12-26 Cirrus Logic Int Semiconductor Ltd Improved analogue-to-digital convertor

Also Published As

Publication number Publication date
GB2585587A (en) 2021-01-13
GB202014175D0 (en) 2020-10-21
US10298247B1 (en) 2019-05-21
GB2585587B (en) 2022-05-18
WO2019175536A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
US10651868B2 (en) Modulators
US11101778B2 (en) Class D amplifiers
US10348282B1 (en) Modulators
US10256837B2 (en) Modulators
US20110270427A1 (en) Digital/analog convertor and digital audio processing circuit adopting the same
US20200235710A1 (en) Transducer driver circuitry
CN112088491A (zh) 调制器
US10574256B1 (en) Modulators
US10263633B2 (en) Modulators
US10649732B2 (en) Processing circuitry
JP5499431B2 (ja) 三角波発生回路
WO2020133850A1 (zh) 信号发生电路及音频处理装置
JP6371646B2 (ja) 帰還型パルス幅変調器
GB2595312A (en) Time encoding modulator circuitry

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination