KR101728559B1

KR101728559B1 - Ｐｌｃ 고속카운터 모듈의 입력회로

Info

Publication number: KR101728559B1
Application number: KR1020110124308A
Authority: KR
Inventors: 김석연
Original assignee: 엘에스산전 주식회사
Priority date: 2011-11-25
Filing date: 2011-11-25
Publication date: 2017-04-20
Also published as: US8705687B2; US20130142302A1; KR20130058349A; EP2597540B1; CN103135494A; EP2597540A2; CN103135494B; EP2597540A3; ES2744931T3

Abstract

PLC 고속카운터 모듈의 입력회로가 개시된다. 마이크로프로세서 유닛(MPU)으로 펄스를 입력하는 본 발명의 입력회로는, 제1접점입력의 상승/하강에지를 검출하여 펄스를 발생하는 제1멀티바이브레이터와 제2접점입력의 상승/하강에지를 검출하여 펄스를 발생하는 제2멀티바이브레이터를 포함한다. 본 발명은, 입력신호를 CW/CCW 모드로 단일화하여, 펌웨어의 인터럽트 루틴에서 체배모드와 가/감산상태의 확인이 요구되지 않으므로, 인터럽트 처리속도를 향상할 수 있다.

Description

ＰＬＣ 고속카운터 모듈의 입력회로{INPUT CURCUIT IN HIGH SPEED COUNTER MODULE FOR PLC}

본 발명은 입력회로에 관한 것으로서, 보다 상세하게는 프로그래머블 로직 컨트롤러(Programmable Logic Controller; 이하, 'PLC'라 함)의 확장모듈 중 하나인 고속카운터 모듈에서 사용하는 입력회로에 관한 것이다.

일반적으로, PLC의 고속카운터 모듈은, 펄스발생기나 인코더의 빠른 펄스신호를 계수하는 기능을 담당하는 것으로, 산업현장에서 모터의 회전수를 알고 그에 따른 작업을 진행하는데 필요한 PLC의 확장모듈이다.

고속카운터 모듈은 펄스카운트 기능의 정밀도를 높이기 위해 고속펄스를 사용하는데, 종래의 고속카운터 모듈은 범용 마이크로프로세서 유닛(Micro Processor Unit; 'MPU'라 함)을 이용하여 여러가지 입력신호에 대해 인터럽트(interrupt)를 통해 계수한다.

그러나, 이러한 범용 MPU의 인터럽트를 통한 계수는, 조건문이 많이 요구되므로, 고속펄스의 계수에는 제한이 따르는 문제점이 있다. 이를 상세히 설명하기로 한다.

도 1은 일반적인 PLC의 고속카운트 모듈의 펄스입력방식을 설명하기 위한 것이고, 도 2는 도 1의 펄스입력모듈의 계수방식을 설명하기 위한 것으로서, 도 2a는 1상 2입력 1체배 방식, 도 2b는 2상 4체배 방식, 도 2c는 시계방향(clockwisw; 'CW'라 함)/반시계방향(counterclockwisw; 'CCW'라 함) 계수방식을 나타낸다.

도면에 도시된 바와 같이, 일반적으로 인코더(encoder)(100)는 1상이나 2상의 펄스를 출력하고, PLC의 MPU(200)는 펄스의 상승에지(rising edge) 혹은 하강에지(falling edge) 인터럽트로 입력받아 펄스를 계수한다. MPU(200)는 보통, 1상 2입력 1체배, 1상 2입력 2체배, 2상 1체배, 2상 2체배, 2상 4체배 또는 CW/CCW방식으로 펄스를 계수하는데, 먼저 계수방식과 가/감산 상태를 확인하고, 가/감산을 수행한다. 종래의 계수방식에서는 상승/하강에지를 검출한 뒤, 적어도 다음 에지를 검출하기 전에 모든 계수동작을 완료하여야 한다.

도 2a(1상 2입력 1체배)에서 A상은 계수할 펄스이고 B상은 가/감산 상태를 나타낸다. 도 2b(2상 4체배)에서 A상과 B상을 비교하여 A상의 위상일 빠를 때는 가산하고 반대의 경우에는 감산하는 상태를 나타낸다. 도 2c(CW/CCW)에서 A상 입력은 가산하고, B상 입력은 감산하는 상태를 나타낸다.

이와 같이, MPU(200)는 펄스입력과 연결된 인터럽트핀의 상승/하강에지를 검출하여, 인터럽트 서비스 루틴을 처리한다.

도 3a 및 도 3b는 2상 4체배인 체배모드에서 종래의 MPU의 인터럽트 처리루틴을 설명하기 위한 흐름도로서, 도 3a는 A상 인터럽트 루틴을, 도 3b는 B상 인터럽트 루틴을 나타낸 것이다.

A상 및 B상 인터럽트 처리루틴이 시작되면(S301, S311), 체배모드를 먼저 확인한다(S302, S312). 체배모드는 위에서 설명한 바와 같이, 1상 2입력 1체배, 1상 2입력 2체배, 2상 1체배, 2상 2체배, 2상 4체배 및 CW/CCW가 있으며 각 모드별 가산과 감산을 구분하는 방법이 다르므로, 2상 4체배가 아닌 경우(S303, S313) 다른 모드를 수행한다(S304, S314).

체배모드가 2상 4체배인 경우(S303, S313), A상 인터럽트 루틴(도 3a) 에서는 A상과 B상의 레벨이 다르면 가산, 같으면 감산을 수행하고(S305~S307), B상 인터럽트 루틴에서는 반대로 가/감산을 수행한다(S315~S317). 2상 1체배와 2상 2체배도 위와 같은 방법으로 가/감산을 구분한다.

가/감산 후에는 오버/언더 플로우를 확인하고(S308, S318), 마지막으로 부가기능을 수행한다(S309, S319).

도 4는 1상 2입력 1체배의 체배모드에서 종래의 MPU의 인터럽트 처리루틴을 설명하기 위한 흐름도이다.

인터럽트 처리루틴이 시작되면(S401), 체배모드를 먼저 확인한다(S402). 1상 2입력 1체배일 경우(S403), B상의 레벨을 통해 가/감산을 구분한다. 1상 2입력 2체배도 위와 같은 방식으로 구분한다.

즉, B상이 LOW일 때에는(S405), A상의 상승에지에서 가산을 수행하고(S406, S407), B상이 HIGH일 때에는(S405), A상의 하강에지에서 감산을 수행한다(S408, S409). B상이 HIGH일 때 A상의 상승에지일 경우와, B상이 LOW일 때 A상의 하강에지일 경우엔 가/감산을 수행하지 않는다.

이와 같이, 종래의 PLC 고속카운트 모듈에서는 펄스입력시 동작모드를 먼저 구분하고 가/감산상태를 파악한 후 계수동작을 수행한다. 입력모드는 여러가지이고, 각 모드별 동작에지에 따라 다르게 처리된다. 이러한 처리루틴은 최소한 다음 펄스가 입력되기 전에 완전히 종료되어야 한다. MPU(200)는 고속카운트뿐 아니라 다른 기능도 수행하여야 하므로, 펄스를 계수하는 인터럽트 루틴은 최대한 짧게 줄일 필요가 있다.

도 5는 2상 4체배의 체배모드에서 MPU의 인터럽트 처리루틴시 발생하는 문제점을 설명하기 위한 것으로서, 입력펄스의 주파수가 높아짐에 따라 인터럽트 루틴이 처리되기 전에 다음 펄스가 입력되는 문제점을 도시한 것이다.

위와 같이, 입력펄스의 주기가 인터럽트 루틴 처리시간과 같거나 짧아지면, MPU(200)는 고속카운트만을 수행하거나 또는 입력펄스를 누락하여 오동작하는 문제점이 있다.

본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 제안된 것으로, 다양한 종류의 펄스신호를 하나의 종류의 펄스신호로 변형하여 MPU로 전달하도록 함으로써, 입력되는 펄스의 종류를 확인하거나 가/감산을 확인하는 작업을 생략하여, 인터럽트 처리속도를 향상하기 위한, PLC 고속카운터 모듈의 입력회로를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위해, 마이크로프로세서 유닛(MPU)으로 펄스를 입력하는 본 발명의 입력회로는, 제1접점입력의 상승/하강에지를 검출하여 펄스를 발생하는 제1멀티바이브레이터; 제2접점입력의 상승/하강에지를 검출하여 펄스를 발생하는 제2멀티바이브레이터; 상기 제1멀티바이브레이터의 출력을 3상태로 출력하는 제1버퍼; 상기 제2멀티바이브레이터의 출력을 3상태로 출력하는 제2버퍼; 상기 제1접점입력과 상기 제2접점입력의 배타적 논리합(EX-OR) 신호와, 그 반전신호 중 어느 하나를 출력하는 제1멀티플렉서(MUX); 상기 제1MUX의 출력과 상기 제2접점입력 중 어느 하나를 출력하는 제2MUX; 및 상기 제1버퍼 및 상기 제2버퍼의 출력을 제1상입력 또는 제2상입력으로 출력하는 제1스위치를 포함한다.

본 발명의 일실시예에서, 상기 제1접점입력과 상기 제2접점입력은, 1상 2입력 1체배 모드, 1상 2입력 2체배 모드, 2상 1체배 모드, 2상 2체배 모드, 2상 4체배, 및 시계방향(CW)/반시계방향(CCW) 모드의 신호 중 어느 하나인 것이 바람직하다.

본 발명의 일실시예에서, 로우(LOW) 및 하이(HIGH)를 입력받아 스위칭하여 출력하는 제2스위치를 더 포함하는 것이 바람직하다.

본 발명의 일실시예에서, 상기 제2스위치는, 상기 제2접점입력을 선택신호로 하고, '1상 1체배일때 LOW'를 제어신호로 하는 것이 바람직하다.

본 발명의 일실시예에서, 상기 제1멀티바이브레이터는, 상기 제2스위치의 출력을 제어신호로 하는 것이 바람직하다.

본 발명의 일실시예에서, 상기 제1멀티바이브레이터 및 상기 제2멀티바이브레이터는, 상기 MPU로부터 제어신호를 수신하는 것이 바람직하다.

본 발명의 일실시예에서, 상기 제1버퍼는, 상기 제2접점입력과 '2상 1체배일때 HIGH'의 논리곱(제1출력)과, 상기 제1멀티바이브레이터의 출력의 반전(제2출력)에 대하여, 상기 제1출력과 상기 제2출력의 논리합을 그 제어신호로 하는 것이 바람직하다.

본 발명의 일실시예에서, 상기 제2버퍼는, 상기 제2멀티바이브레이터의 출력의 반전을 제어신호로 하는 것이 바람직하다.

본 발명의 일실시예에서, 상기 제1MUX는, 상기 제1멀티바이브레이터의 출력을 제어신호로 하는 것이 바람직하다.

본 발명의 일실시예에서, 상기 제2MUX는, '1상입력일 경우 LOW'를 제어신호로 하는 것이 바람직하다.

본 발명의 일실시예에서, 상기 제1스위치는, 상기 제2MUX의 출력을 선택신호로 하는 것이 바람직하다.

상기와 같은 본 발명은, 입력신호를 CW/CCW 모드로 단일화하여, 펌웨어의 인터럽트 루틴에서 체배모드와 가/감산상태의 확인이 요구되지 않으므로, 인터럽트 처리속도를 향상하도록 하는 효과가 있으며, 소형급 PLC는 고속카운트 기능 외에 다른 기능도 수행해야 하므로 펄스신호의 인터럽트 처리속도를 향상에 의해 다른 기능을 수행하는 데 부담을 크게 줄일 수 있도록 하는 효과가 있다.

따라서, 본 발명은 종래의 입력회로에서 인터럽트 처리에 사용하는 시간을 다른 태스크를 처리하는 데 사용할 수 있게 하여, 제품의 성능을 높일 수 있고, 더 높은 주파수의 펄스를 계수하도록 하는 효과가 있다.

도 1은 일반적인 PLC의 고속카운트 모듈의 펄스입력방식을 설명하기 위한 것이다.
도 2는 도 1의 펄스입력모듈의 계수방식을 설명하기 위한 것이다.
도 3a 및 도 3b는 2상 4체배인 체배모드에서 종래의 MPU의 인터럽트 처리루틴을 설명하기 위한 흐름도이다.
도 4는 1상 2입력 1체배의 체배모드에서 종래의 MPU의 인터럽트 처리루틴을 설명하기 위한 흐름도이다.
도 5는 2상 4체배의 체배모드에서 MPU의 인터럽트 처리루틴시 발생하는 문제점을 설명하기 위한 것이다.
도 6은 본 발명에 따른 PLC 고속카운터 모듈의 펄스입력회로의 제1실시예 구성도이다.
도 7a는 도 6의 회로가 1상 2입력 1체배의 체배모드에서 동작하는 것을 설명하기 위한 일예시도이다
도 7b는 도 7a의 각 포인트에서의 일실시예 타이밍도이다.
도 8a는 도 6의 회로가 1상 2입력 2체배의 체배모드에서 동작하는 것을 설명하기 위한 일예시도이다.
도 8b는 도 8a의 각 포인트에서의 일실시예 타이밍도이다.
도 9a는 도 6의 회로가 2상 1체배의 체배모드에서 동작하는 것을 설명하기 위한 일예시도이다.
도 9b는 도 9a의 각 포인트에서의 일실시예 타이밍도이다.
도 10a는 도 6의 회로가 2상 2체배의 체배모드에서 동작하는 것을 설명하기 위한 일예시도이다.
도 10b는 도 10a의 각 포인트에서의 일실시예 타이밍도이다.
도 11a는 도 6의 회로가 2상 4체배의 체배모드에서 동작하는 것을 설명하기 위한 일예시도이다.
도 11b는 도 11a의 각 포인트에서의 일실시예 타이밍도이다.
도 12a는 도 6의 회로가 CW/CCW 모드에서 동작하는 것을 설명하기 위한 일예시도이다.
도 12b는 도 12a의 각 포인트에서의 일실시예 타이밍도이다.

본 발명은 다양한 변경을 가할 수 있고 여러가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 해당 구성요소들은 이와 같은 용어들에 의해 한정되지는 않는다. 이 용어들은 하나의 구성요소들을 다른 구성요소로부터 구별하는 목적으로만 사용된다.

어떤 구성요소가 다른 구성요소에 '연결되어' 있다거나, 또는 '접속되어' 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 '직접 연결되어' 있다거나, '직접 접속되어' 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, '포함한다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

CW/CCW 모드에서 MPU는 A상 입력은 가산을 수행하고 B상 입력은 감산을 수행한다. 이는 가/감산을 구분하는 루틴을 생략할 수 있으므로 다른 체배모드에 비해 동작이 단순하다. 본 발명은, 이점에 착안하여 여러가지 체배모드를 CW/CCW 모드로 변환한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.

도 6은 본 발명에 따른 PLC 고속카운터 모듈의 펄스입력회로의 일실시예 구성도이다.

본 발명에서는, 종래의 입력펄스를 그대로 MPU(200)로 전달하는 방식을 사용하지 않고, 멀티바이브레이터(multivibrator)를 비롯한 기타 디지털 회로를 사용하여 계수하기 쉬운 CW/CCW 형식의 펄스로 변형하여 MPU(도시되지 않음)로 전달한다. 도 6에서, A접점입력 및 B접점입력은 본 발명의 입력회로에 의해 디지털 변환이 되기 전의 신호이고, A상입력 및 B상입력은 본 발명의 입력회로에 의해 디지털 변환을 수행한 이후의 신호이다.

본 발명에 의해, 다양한 입력신호는 디지털 변환 후 모두 CW/CCW 형식으로 변환되어 MPU(도시되지 않음)로 입력되며, MPU(도시되지 않음)는 인터럽트가 발생하면 조건문 없이 가/감산을 수행할 수 있어(A상입력은 가산, B상입력은 감산), 종래의 시스템보다 빠른 태스크 전환이 가능하다.

도 6에 도시된 바와 같이, 본 발명의 펄스입력회로는, 버스전환 스위치(Bus Exchange Switch)1(10), 멀티바이브레이터(multivibrator)1(20), 멀티바이브레이터2(30), 멀티플렉서(multiplexer; 'MUX'라 함)1(40), MUX2(50), 3상태(3-state) 버퍼(buffer)1(60), 3상태 버퍼2(70) 및 버스전환 스위치2(80)를 포함한다.

버스전환 스위치1, 2(10, 80)는 제어신호(/En) 및 선택신호(S)의 제어에 의해, 2개의 입력을 스위칭하여 출력한다. 구체적으로는, A1, A2 입력을 받아 각각 B1, B2로 연결하여 출력하거나(A1->B1, A2->B2), B2, B1으로 연결(A1->B2, A2->B1)하여 출력한다. 버스전환 스위치1, 2(10, 80)의 입출력은 다음 표와 같다.

제어신호	선택신호	입력-출력
/En	S	입력-출력
LOW	LOW	A1-B1, A2-B2
LOW	HIGH	A1-B2, A2-B1
HIGH	-	HI-Z

멀티바이브레이터1, 2(20, 30)는 입력신호의 상승/하강에지를 검출하여 짧은 펄스를 발생한다. 펄스는, 바람직하게는, 10㎱에서 10㎳ 이상으로 설정할 수 있다.

멀티바이브레이터1, 2(20, 30)는 /Epos 및 /Eneg로 입력되는 제어신호에 의해, 상승/하강에지 모두 펄스를 발생시킬지 혹은 상승이나 하강에지만 펄스를 발생시킬지 선택할 수 있다. 멀티바이브레이터1, 2(20, 30)의 입출력은 다음과 같다.

입력		출력
/Epos	/Eneg	출력
LOW	LOW	상승/하강에지 입력시 펄스출력
LOW	HIGH	상승에지 입력시 펄스출력
HIGH	LOW	하강에지 입력시 펄스출력
HIGH	HIGH	펄스출력하지 않음

2×1의 MUX1, 2(40, 50)는 SEL로 입력되는 제어신호에 의해 두 입력 중 하나를 선택하여 출력한다. 2×1의 MUX1, 2(40, 50)의 입출력은 다음과 같다.

입력			출력
SEL	I1	I0	Y
LOW	-	LOW	LOW
LOW	-	HIGH	HIGH
HIGH	LOW	-	LOW
HIGH	HIGH	-	HIGH

3상태 버퍼1, 2(60, 70)는 3가지 출력상태를 갖는 논리소자의 하나로서, /En으로 입력되는 제어신호에 의해, 로우(LOW), 하이(HIGH) 및 고임피던스(HI-Z)를 출력한다. 3상태 버퍼1, 2(60, 70)의 입출력은 다음과 같다.

제어신호(/En)	입력	출력
LOW	LOW	LOW
LOW	HIGH	HIGH
HIGH	-	HI-Z

한편, 도 6의 펄스입력회로는, 위에서 설명한 소자 외에, 논리곱(AND) 게이트(91), 논리합(OR) 게이트(92), 반전(NOT) 게이트(93) 및 배타적 논리합(EX-OR) 게이트(94)를 포함한다.

AND 게이트(91)의 입출력은 다음과 같다.

입력		출력
A	B	Y
LOW	LOW	LOW
LOW	HIGH	LOW
HIGH	LOW	LOW
HIGH	HIGH	HIGH

OR 게이트(92)의 입출력은 다음과 같다.

입력		출력
A	B	Y
LOW	LOW	LOW
LOW	HIGH	HIGH
HIGH	LOW	HIGH
HIGH	HIGH	HIGH

NOT 게이트(93)의 입출력은 다음과 같다.

입력	출력
LOW	HIGH
HIGH	LOW

또한, EX-OR 게이트(94)는 서로 같지 않으면 1이 출력되는 논리소자로서, 의 입출력은 다음과 같다.

입력		출력
A	B	Y
LOW	LOW	LOW
LOW	HIGH	HIGH
HIGH	LOW	HIGH
HIGH	HIGH	LOW

위와 같은 본 발명의 입력회로는, 모든 형식의 입력펄스를 CW/CCW 모드로 변형한다. CW/CCW 모드에서는 A상입력은 카운터 가산, B상입력은 카운터 감산이므로, 도 3a에서는 S302 내지 S306이 생략되며, 도 3b에서는 S312 내지 S315, S317의 과정이 생략될 수 있다.

도 6의 입력회로의 연결상태를 설명하면 다음과 같다.

버스전환 스위치1(10)은, A1으로 입력되는 HIGH 입력과 A2로 입력되는 LOW 입력을, /En 및 S로 입력되는 제어신호 및 선택신호에 의해 스위칭하여 출력한다. 버스전환 스위치1(10)의 /En으로 입력되는 제어신호는 1상 1체배인 경우에 LOW신호이고, S로 입력되는 선택신호는 B접점입력이다. 따라서, 1상 2입력 1체배인 경우, 제2접점입력의 레벨에 따라 가/감산을 다르게 제어할 수 있다.

멀티바이브레이터1(20)은 펄스의 발생조건을 제어하기 위해, 버스전환 스위치1(10)의 B1과 연결되는 /Epos와, B2와 연결되는 /Eneg로 입력되는 신호를 제어신호로 하여, A접점입력의 상승/하강에지를 검출하여 짧은 펄스를 발생한다. 다만, 도 6에서는 /Epos와 /Eneg로 입력되는 제어신호가 버스전환 스위치1(10)의 출력인 것만을 그 예를 들어 설명하였으나, MPU(도시되지 않음)로부터 제어신호를 수신하는 것도 가능하다.

멀티바이브레이터2(30)는 MPU(도시되지 않음)에서 /Epos와 /Eneg로 입력되는 제어신호에 의해, B접점입력의 상승/하강에지를 검출하여 짧은 펄스를 발생한다.

MUX1(40)은, A접점입력과 B접점입력에 대한 EX-OR 게이트(94)의 출력과, 이 출력을 입력으로 하는 NOT 게이트(93)의 출력에서, SEL로 입력되는 제어신호에 의해 어느 하나를 출력한다. 또한, MUX2(50)는 MUX1(40)의 출력과 B접점입력 중 SEL로 입력되는 제어신호에 의해 어느 하나를 출력한다. MUX1(40)의 SEL로 입력되는 제어신호는 멀티바이브레이터1(20)의 출력이고, MUX2(50)의 SEL로 입력되는 제어신호는 '1상 입력일 경우 LOW'이다.

3상태 버퍼1(60)는, 멀티바이브레이터1(20)의 출력을 입력으로 하여, /En으로 입력되는 제어신호에 의해 3상태로 출력한다. 3상태 버퍼1(60)의 /En으로 입력되는 제어신호는, B접점입력과 '2상 1체배일때 HIGH'를 입력으로 하는 AND 게이트(91)의 출력과, 멀티바이브레이터1(20)의 /Q로 출력되는 출력(즉, 출력 Q의 반전)에 대한 OR 게이트(92)의 출력이다.

3상태 버퍼2(70)는 멀티바이브레이터2(30)의 출력 Q를 입력으로 하고, 출력 Q의 반전(/Q)을 /En의 제어신호로 하여 3상태로 출력한다.

버스전환 스위치2(80)는 3상태 버퍼1(60)의 출력과 3상태 버퍼2(70)의 출력을 A1의 입력신호로 하고, MUX2(50)의 출력을 S로 입력되는 선택신호로 하여, B1 또는 B2로 스위칭하여 출력한다. 전기신호는 두개의 서로 다른 출력을 하나의 신호로 만들 수 없지만, 3상태 버퍼(60, 70)는 출력이 없는 동안에는 고임피던스 상태이고, 두 3상태 버퍼(60, 70)의 출력이 동시에 발생하는 경우는 없으므로, 두가지 출력을 하나의 신호로 만드는 것이 가능하다.

버스전환 스위치2(80)의 B1로 출력되는 신호가 본 발명의 입력회로의 A상입력이고, 버스전환 스위치2(80)의 B2로 출력되는 신호가 본 발명의 입력신호의 B상입력이다.

도 7a는 도 6의 회로가 1상 2입력 1체배의 체배모드에서 동작하는 것을 설명하기 위한 일예시도이고, 도 7b는 도 7a의 각 포인트에서의 일실시예 타이밍도이다.

도면에서, 굵은 선으로 표시된 경로가 신호가 입/출력되는 흐름을 나타낸 것이다. 이는, 이하에서 동일하다.

멀티바이브레이터1(20)의 /Eneg로 입력되는 제어신호는 B접점입력(②)과 동일하고, /Epos로 입력되는 제어신호는 B접점입력의 반전이므로, B접점입력이 LOW이면, A접점입력이 상승에지일 때 펄스를 출력하고, B접점입력이 HIGH이면 A접점입력이 하강에지일 때 펄스를 출력한다.

①의 A접점입력은 멀티바이브레이터1(20)을 통과하여 ③ 펄스로 변환된다. 3상태 버퍼1(60)의 /En으로 입력되는 제어신호는 멀티바이브레이터1(20)의 출력(/Q)이므로, ③ 펄스와 ⑨ 펄스가 일치한다.

버스전환 스위치2(80)의 S로 입력되는 선택신호는 B접점입력이므로, B접점입력이 LOW(⑧ 펄스가 LOW)일 때 ⑨ 펄스가 A상입력으로 전달되고, B접점입력이 HIGH(⑧ 펄스가 HIGH)일 때 ⑨ 펄스가 B상입력으로 전달된다.

따라서, 1상 2입력 1체배의 조건을 만족함을 알 수 있다.

도 8a는 도 6의 회로가 1상 2입력 2체배의 체배모드에서 동작하는 것을 설명하기 위한 일예시도이고, 도 8b는 도 8a의 각 포인트에서의 일실시예 타이밍도이다.

도면에 도시된 바와 같이, 1상 2입력 2체배일 경우에는, A접점입력의 상승에지와 하강에지 모두 계수해야 하므로, 멀티바이브레이터1(20)는 제어입력으로 MPU(도시되지 않음)로부터 LOW를 수신하여, A접점입력의 상승에지와 하강에지 모두 펄스를 발생하도록 해서 ③과 같은 펄스를 생성한다.

이때, 3상태 버퍼1(60)의 /En으로 입력되는 제어신호는 멀티바이브레이터1(20)의 /Q로 출력되는 신호(즉, 출력Q의 반전신호)이므로, 3상태 버퍼1(60)의 출력(⑨ 펄스)은 ③ 펄스와 동일하다.

버스전환 스위치2(80)의 제어신호는 B접점입력이므로, B접점입력이 LOW(⑧ 펄스가 LOW)일 때, ⑨ 펄스가 A상입력으로 출력되고, B접점입력이 HIGH(⑧ 펄스가 HIGH)일 때 ⑨ 펄스가 B상입력으로 출력된다.

따라서, 1상 2입력 2체배의 조건을 만족함을 알 수 있다.

도 9a는 도 6의 회로가 2상 1체배의 체배모드에서 동작하는 것을 설명하기 위한 일예시도이고, 도 9b는 도 9a의 각 포인트에서의 일실시예 타이밍도이다.

2상 1체배의 경우, A접점입력과 B접점입력의 위상차이를 구분해서 가산과 감산을 구분한다.

멀티바이브레이터1(20)은 상승/하강에지 모두 펄스를 발생하도록 하여, ③ 펄스를 생성한다. 2상 1체배에서는 B접점입력이 LOW인 경우에만 계수동작을 수행하므로, 3상태 버퍼1(60)의 /En으로 입력되는 제어신호는 멀티바이브레이터1(20)의 /Q로 출력되는 신호(즉, 출력Q의 반전신호)이고, 따라서, ③ 펄스와 동일한 ⑨ 펄스가 출력된다.

MUX1(40)의 SEL이 LOW인 경우 I0 입력을 출력하고, SEL이 HIGH인 경우 I1 입력을 출력한다. MUX1(40)의 SEL 신호는 멀티바이브레이터1(20)의 출력이므로, ③ 펄스가 LOW일 때 A접점입력과 B접점입력의 EX-OR(⑤ 펄스)를 출력하고, ③ 펄스가 HIGH일 때 A접점입력과 B접점입력의 EX-OR의 반전신호를 출력한다.

MUX2(50)의 제어신호는 HIGH로 설정하여, ⑥ 펄스와 동일한 ⑧ 펄스를 생성한다. ⑨ 펄스는 ⑧ 펄스가 LOW일 때 A상입력으로 출력되고, ⑧ 펄스가 HIGH일 때 B상입력으로 출력된다.

따라서 2상 1체배 조건을 만족함을 알 수 있다.

도 10a는 도 6의 회로가 2상 2체배의 체배모드에서 동작하는 것을 설명하기 위한 일예시도이고, 도 10b는 도 10a의 각 포인트에서의 일실시예 타이밍도이다.

2상 2체배일 경우 A접점입력과 B접점입력의 위상차이를 구분해서 가산과 감산을 구분한다. 멀티바이브레이터1(20)은 상승/하강에지에서 모두 펄스를 발생하도록 하여, ③ 펄스를 생성한다.

2상 2체배에서는 A접점입력의 상승/하강에지 모두 계수동작을 수행하므로, 3상태 버퍼1(60)의 /En으로 입력되는 제어신호는 멀티바이브레이터1(20)의 출력을 사용하고, ⑨ 펄스는 ③ 펄스와 동일하다.

MUX1(40)은 SEL로 입력되는 제어신호가 LOW인 경우 I0 입력을 출력하고, SEL로 입력되는 제어신호가 HIGH인 경우 I1 입력을 출력한다. MUX1(40)의 SEL로 입력되는 제어신호는 멀티바이브레이터1(20)의 출력이므로, ③ 펄스가 LOW일 때 A접점입력과 B접점입력의 EX-OR(⑤ 펄스)를 출력하고, ③ 펄스가 HIGH일 때 A접점입력과 B접점입력의 EX-OR의 반전신호를 출력한다.

MUX2(50)의 SEL로 입력되는 제어신호는 HIGH로 설정하여, ⑥ 펄스와 동일한 ⑧ 펄스를 생성한다. ⑨ 펄스는 ⑧ 펄스가 LOW일 때 A상입력으로 출력되고, ⑧ 펄스가 HIGH일 때 B상입력으로 출력된다.

따라서 2상 2체배 조건을 만족함을 알 수 있다.

도 11a는 도 6의 회로가 2상 4체배의 체배모드에서 동작하는 것을 설명하기 위한 일예시도이고, 도 11b는 도 11a의 각 포인트에서의 일실시예 타이밍도이다.

2상 4체배는 A접점입력과 B접점입력의 상승/하강에지 모두 계수동작을 수행하며, 두 입력신호의 위상차이로 가산과 감산을 구분한다.

멀티바이브레이터1(20)과 멀티바이브레이터2(30)는 입력의 상승에지와 하강에지 모두 펄스를 출력하도록 하여, ⑨ 펄스를 생성한다.

따라서 2상 4체배 조건을 만족함을 알 수 있다.

도 12a는 도 6의 회로가 CW/CCW 모드에서 동작하는 것을 설명하기 위한 일예시도이고, 도 12b는 도 12a의 각 포인트에서의 일실시예 타이밍도이다.

CW/CCW 모드는 A접점입력과 B접점입력의 상승에지를 검출해서 계수동작을 수행한다. 멀티바이브레이터1(20)과 멀티바이브레이터2(30)는 입력의 상승에지에 펄스를 출력해서 ⑨ 펄스를 생성한다.

따라서 CW/CCW 조건을 만족함을 알 수 있다.

종래의 PLC 고속카운터 모듈의 입력회로에서, 체배 빈도수가 상대적으로 높은 2상 4체배로 높은 주파수의 펄스를 계수하려면 펌웨어에 부담이 생기고, 이러한 부담은 제품의 신뢰성과 성능에 나쁜 영향을 줄 것이다.

본 발명은 입력신호를 CW/CCW 모드로 단일화하여 펌웨어의 인터럽트 루틴에서 체배모드와 가/감산상태의 확인이 요구되지 않으므로, 인터럽트 처리시간을 줄일 수 있다.

본 발명은 종래의 입력회로에서 인터럽트 처리에 사용하는 시간을 다른 태스크를 처리하는 데 사용할 수 있게 하여, 제품의 성능을 높일 수 있고, 더 높은 주파수의 펄스를 계수할 수 있다.

이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.

10, 80: 버스전환 스위치 20, 30: 멀티바이브레이터
40, 50: MUX 60, 70: 3상태 버퍼
91: AND 게이트 92: OR 게이트
93: NOT 게이트 94: EX-OR 게이트

Claims

마이크로프로세서 유닛(MPU)으로 펄스를 입력하는 입력회로에 있어서,
제1접점입력의 상승/하강에지를 검출하여 펄스를 발생하는 제1멀티바이브레이터;
제2접점입력의 상승/하강에지를 검출하여 펄스를 발생하는 제2멀티바이브레이터;
상기 제1멀티바이브레이터의 출력을 3상태로 출력하는 제1버퍼;
상기 제2멀티바이브레이터의 출력을 3상태로 출력하는 제2버퍼;
상기 제1접점입력과 상기 제2접점입력의 배타적 논리합(EX-OR) 신호와, 그 반전신호 중 어느 하나를 출력하는 제1멀티플렉서(MUX);
상기 제1MUX의 출력과 상기 제2접점입력 중 어느 하나를 출력하는 제2MUX; 및
상기 제1버퍼 및 상기 제2버퍼의 출력을 제1상입력 또는 제2상입력으로 출력하는 제1스위치를 포함하는 입력회로.
제1항에 있어서, 상기 제1접점입력과 상기 제2접점입력은, 1상 2입력 1체배 모드, 1상 2입력 2체배 모드, 2상 1체배 모드, 2상 2체배 모드, 2상 4체배 모드, 및 시계방향(CW)/반시계방향(CCW) 모드의 신호 중 어느 하나인 입력회로.
제1항에 있어서, 로우(LOW) 및 하이(HIGH)를 입력받아 스위칭하여 상기 제1멀티바이브레이터로 출력하는 제2스위치를 더 포함하는 입력회로.
제3항에 있어서, 상기 제2스위치는, 상기 제2접점입력을 선택신호로 하고, '1상 1체배일때 LOW'를 제어신호로 2개의 입력을 스위칭하여 출력하는 입력회로.
제4항에 있어서, 상기 제1멀티바이브레이터는, 상기 제2스위치의 출력을 제어신호로 하는 입력회로.
제1항에 있어서, 상기 제1멀티바이브레이터 및 상기 제2멀티바이브레이터는, 상기 MPU로부터 제어신호를 수신하는 입력회로.
제1항 또는 제2항에 있어서, 상기 제1버퍼는, 상기 제2접점입력과 '2상 1체배일때 HIGH'의 논리곱(제1출력)과, 상기 제1멀티바이브레이터의 출력의 반전(제2출력)에 대하여, 상기 제1출력과 상기 제2출력의 논리합을 그 제어신호로 하는 입력회로.
제1항에 있어서, 상기 제2버퍼는, 상기 제2멀티바이브레이터의 출력의 반전을 제어신호로 하는 입력회로.
제1항에 있어서, 상기 제1MUX는, 상기 제1멀티바이브레이터의 출력을 제어신호로 하는 입력회로.
제1항 또는 제2항에 있어서, 상기 제2MUX는, '1상입력일 경우 LOW'를 제어신호로 하는 입력회로.
제1항에 있어서, 상기 제1스위치는, 상기 제2MUX의 출력을 선택신호로 하는 입력회로.