KR101079898B1 - 피엘씨의 입력 모듈 - Google Patents

피엘씨의 입력 모듈 Download PDF

Info

Publication number
KR101079898B1
KR101079898B1 KR1020100032916A KR20100032916A KR101079898B1 KR 101079898 B1 KR101079898 B1 KR 101079898B1 KR 1020100032916 A KR1020100032916 A KR 1020100032916A KR 20100032916 A KR20100032916 A KR 20100032916A KR 101079898 B1 KR101079898 B1 KR 101079898B1
Authority
KR
South Korea
Prior art keywords
signal
pulse signal
edge
output
detection
Prior art date
Application number
KR1020100032916A
Other languages
English (en)
Other versions
KR20110113494A (ko
Inventor
이상백
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020100032916A priority Critical patent/KR101079898B1/ko
Priority to US13/079,728 priority patent/US8594214B2/en
Priority to DE102011016206.2A priority patent/DE102011016206B4/de
Priority to JP2011086109A priority patent/JP2011222019A/ja
Priority to CN201110092361XA priority patent/CN102213953B/zh
Publication of KR20110113494A publication Critical patent/KR20110113494A/ko
Application granted granted Critical
Publication of KR101079898B1 publication Critical patent/KR101079898B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output

Abstract

본 발명은 복수의 채널을 갖는 부하로부터 각 채널에 상응하는 펄스 신호를 인가받아 펄스 신호의 상승 및 하강 에지를 검출하여 검출 결과인 출력 신호를 전송하는 복수의 검출부와, 복수의 검출부에서 전송된 복수의 출력 신호를 수신하여 복수의 채널의 에지를 검출하여 검출 결과인 검출 신호를 전송하는 판단부와, 판단부에서 전송된 검출 신호를 이용하여 인터럽트 발생 여부를 확인하고, 인터럽트가 발생되면, 인가받은 펄스 신호를 이용하여 카운트를 수행하는 제어부를 포함하는 피엘씨의 입력 모듈로 다채널의 계수 값을 카운트할 수 있다.

Description

피엘씨의 입력 모듈{Input module of PLC}
본 발명은 피엘씨의 입력 모듈에 관한 것으로, 보다 상세하게는 센서나 스위치로부터 신호를 입력받는 피엘씨의 입력 모듈에 관한 것이다.
산업 현장에서 공장 설비의 자동화 등 여러 분야에서 적용되고 있는 피엘씨(Programmable Logic Controller : PLC)는 중앙처리장치를 포함하는 CPU 모듈, 센서나 스위치로부터 신호를 입력받는 입력 모듈, 엔코더로부터 신호를 입력받는 고속 카운터 모듈, 제어 대상인 모터나 밸브에 제어신호를 전달하는 출력 모듈, 통신 모듈, PID 제어 모듈 및 위치 결정 모듈 등을 포함하여 구성된다.
이 중에서 고속 카운터 모듈은 고속의 엔코더로부터 신호를 입력받아 마이크로 프로세서를 통해 계수하는 모듈이다.
그러나, 고속 카운터 모듈은 마이크로 프로세서의 타이머 펄스 유닛 또는 인터럽트 모듈의 수가 제한적이기 때문에 다채널을 구성하기 어려운 문제점이 있었다.
또한, 고속 카운터 모듈은 채널의 수를 증가시키기 위해 카운터 기능을 처리하기 위한 별도의 모듈이 필요한 문제점이 있었다.
이러한 문제점을 해결하기 위해 입력 모듈을 이용하여 카운터를 수행하고자 하였으나, 입력 모듈은 단순히 주기적으로 값을 읽어가는 방식으로 구현되기 때문에 펄스의 상승 및 하강 에지를 감지할 수는 없었다.
그리고, 채널의 수를 증가시키는데 제한적인 문제점이 있었다.
본 발명의 사상은 펄스의 에지를 검출하는 회로를 추가하여 다채널의 계수 값을 카운트할 수 있는 피엘씨의 입력 모듈을 제공함에 있다.
이를 위해 본 발명의 일실시예에 의한 피엘씨의 입력 모듈은 복수의 채널을 갖는 부하로부터 각 채널에 상응하는 펄스 신호를 인가받아 상기 펄스 신호의 상승 및 하강 에지를 검출하여 상기 검출 결과인 출력 신호를 전송하는 복수의 검출부와, 상기 복수의 검출부에서 전송된 복수의 출력 신호를 수신하여 상기 복수의 채널의 에지를 검출하여 상기 검출 결과인 검출 신호를 전송하는 판단부와, 상기 판단부에서 전송된 검출 신호를 이용하여 인터럽트 발생 여부를 확인하고, 상기 인터럽트가 발생되면, 상기 인가받은 펄스 신호를 이용하여 카운트를 수행하는 제어부를 포함한다.
여기서, 상기 복수의 검출부 각각은 상기 인가받은 펄스 신호를 클럭 신호로서 수신하고, 상기 펄스 신호에서 상승 에지가 발생하면, 로우 신호를 출력하여 상승 에지를 검출하는 제1 에지 검출부를 포함한다.
또한, 상기 검출부는 상기 펄스 신호를 반전시키는 반전부와, 상기 반전된 펄스 신호를 클럭 신호로서 수신하고, 상기 펄스 신호에서 상승 에지가 발생하면, 로우 신호를 출력하여 하강 에지를 검출하는 제2 에지 검출부를 포함한다.
여기서, 제1 및 제2 에지 검출부는 상기 펄스 신호에서 상승 에지가 발생하면, 로우 신호를 출력하고, 상기 펄스 신호에서 하강 에지가 발생하면, 하이 신호를 출력하는 플립 플롭으로 구성돤다.
그리고, 판단부는 상기 복수의 출력 신호 중에서 적어도 하나가 로우 신호이면, 하이 신호를 출력하여 복수의 채널에 상응하는 에지를 검출한다.
게다가, 제어부는 상기 인터럽트가 발생되면, 상기 부하로부터 전송되는 펄스 신호를 이용하여 어떤 채널에서 에지가 발생하고, 발생된 에지의 종류가 무엇인지 검출하여 계수 값을 증가시키거나 감소시키는 카운트를 수행한다.
덧붙여, 제어부는 상기 어떤 채널에서 상승 또는 하강 에지가 발생하면, 다른 채널의 펄스 신호가 하이 또는 로우인지 검출하여 계수 값을 증가시키거나 감소시킨다.
그리고, 판단부는 상기 복수의 출력 신호를 수신하여 적어도 하나가 로우 신호이면, 하이 신호를 출력하는 낸드 게이트로 구성된다.
상술한 바와 같이 본 발명의 일실시예에 의한 피엘씨의 입력 모듈에 따르면,피엘씨의 입력 모듈에 펄스의 에지를 검출하는 회로를 추가하여 상승 및 하강 에지를 용이하게 검출함으로써 채널의 수가 증가하여도 카운트를 수행할 수 있는 장점이 있다.
또한, 채널 수의 증가에 따른 마이크로 프로세서의 리소스 증가없이 채널의 수를 효율적으로 가변할 수 있는 장점이 있다.
그리고, 디지털 입력 회로를 응용하여 기존의 카운터 모듈과 같은 마이크로 프로세서를 내장하지 않고도 보다 쉽게 다채널 고속 카운터의 기능을 수행할 수 있는 장점이 있다.
도 1은 본 발명의 일실시예에 의한 PLC 시스템의 구성도이다.
도 2는 본 발명의 일실시예에 의한 에지 검출 회로가 포함된 입력 모듈의 구성도이다.
도 3은 본 발명의 일실시예에 의한 입력 모듈의 동작 상태를 나타내는 도면이다.
도 4는 본 발명의 일실시예에 의한 A상 및 B상의 계수 값을 카운트하는 과정을 보여주는 동작 흐름도이다.
도 1은 본 발명의 일실시예에 의한 PLC 시스템의 구성도이다.
도 1을 참조하면, PLC 시스템(1)은 PLC 시스템 전체에 전원을 공급하는 전원 모듈(10)과, PLC 시스템 전체의 전반적인 제어 동작을 수행하고, 상위 시스템과 통신하여 데이터를 주고 받는 CPU 모듈(20)과, 센서(22) 또는 스위치(23)로부터 데이터를 입력받아 CPU 모듈(20)에 전달하고, 엔코더(24)로부터 펄스 신호를 입력받아 계수 값을 카운트하는 카운터 모듈의 기능이 내장된 입력 모듈(30) 및 CPU 모듈(20)로부터 제어 명령을 전달받아 제어 대상인 부하로 동작 신호를 출력하는 출력 모듈(40)을 포함하여 구성된다.
도 2는 본 발명의 일실시예에 의한 에지 검출 회로가 포함된 입력 모듈의 구성도 및 도 3은 본 발명의 일실시예에 의한 입력 모듈의 동작 상태를 나타내는 도면이다.
도 2 및 도 3에 도시한 바와 같이, PLC의 입력 모듈(30)은 조절부(31 : 31a, 31b), 절연부(32 : 32a, 32b), 안정화부(33 : 33a, 33b), 검출부(34 : 34a(34a_1, 34a_2, 34a_3), 34b(34b_1, 34b_2, 34b_3)), 판단부(35) 및 제어부(36)를 포함하여 구성된다.
PLC의 입력 모듈(30)을 설명하기에 앞서, 본 발명의 일실시예에서 채널은 A상 및 B상인 두 개로 구성되며, 채널의 수는 이에 한정되지 않고 다양하게 구성될 수 있다.
이하, 본 발명의 일실시예에 의한 PLC의 입력 모듈의 구성 요소를 자세하게 설명하도록 한다.
복수의 채널을 갖는 부하 즉, 엔코더(24)에서는 모터의 이동량 및 속도 등을 각 채널마다 펄스 형태로 출력하고, 조절부(31 : 31a, 31b)는 저항(resistor) 등으로 구성되어 입력되는 전압을 절연부(32 : 32a, 32b)가 동작하기에 적당한 전압 레벨로 조절한다.
절연부(32 : 32a, 32b)는 엔코더(24)에서 출력되는 펄스 형태의 신호(교류 전압)를 안정화부(33 : 33a, 33b)로 전달하고, 내부 회로와 외부 회로의 절연을 수행한다.
안정화부(33 : 33a, 33b)는 절연부(32 : 32a, 32b)에서 전달된 펄스 형태의 신호 즉, 펄스 신호를 안정화하여 검출부(34 : 34a, 34b)로 전달한다.
검출부(34 : 34a, 34b)는 펄스 신호의 상승 및 하강 에지를 검출하여 검출된 결과인 출력 신호를 판단부(35)로 전송하는 수단으로서, 각 채널마다 한 개로 구성된다. 일례로 부하 즉, 엔코더(24)가 2개의 채널을 가지는 경우에는 조절부(31), 절연부(32), 안정화부(33) 및 검출부(34) 또한 2개로 구성된다.
이러한 검출부(34a, 34b)는 제1 에지 검출부(34a_1, 34b_1), 반전부(34a_2, 34b_2) 및 제2 에지 검출부(34a_3, 34b_3)를 구비한다.
제1 에지 검출부(34a_1, 34b_1)는 상승 에지를 검출하는 수단으로서, 안정화부(33a, 33b)에서 전달된 펄스 신호를 클럭(clock) 신호로서 수신하고, 전원 전압(Vcc)을 입력 신호로서 수신하여 제1 출력 신호를 출력한다.
도 3을 참조하여 보다 구체적으로 설명하면, 제1 에지 검출부(34a_1, 34b_1)는 입력 단자(D)에는 전원 전압(Vcc)을 인가하고, 클럭 단자(CLK) 단자에는 ⓐ의 펄스 신호를 인가하며, 펄스 신호에서 상승 에지(도 3의 U1 부분)가 발생하면, 로우 신호(ⓒ의 출력 신호)를 출력하여 상승 에지가 발생한 부분을 검출하게 한다.
이때, 상승 에지란 펄스 신호가 로우(0)에서 하이(1)로 변할 때로서, 도 3의 U1 부분이고, 하강 에지란 펄스 신호가 하이(1)에서 로우(0)으로 변할 때로서, 도 3의 U2 부분을 말한다.
이러한 제1 에지 검출부(34a_1, 34b_1)는 D 플립 플롭(D Flip-Flop)으로 구성된다.
반전부(34a_2, 34b_2)는 XOR(Exclusive OR) 게이트로 구성되어 안정화부(33a, 33b)에서 전달된 ⓐ의 펄스 신호를 반전시킨다.
반전부(34a_2, 34b_2)에서 펄스 신호를 반전시키는 이유는 하강 에지가 발생한 부분을 검출하기 위해서이다. 즉, 도 3에서와 같이 ⓑ의 펄스 신호에서 상승 에지를 검출하면, ⓑ의 펄스 신호는 ⓐ의 펄스 신호를 반전시킨 것이기 때문에 ⓐ의 펄스 신호의 하강 에지를 검출할 수 있게 된다.
제2 에지 검출부(34a_3, 34b_3)는 반전된 펄스 신호를 클럭 신호로서 수신하고 펄스 신호에서 상승 에지가 발생하면, 로우 신호를 출력하여 하강 에지를 검출한다.
보다 구체적으로 설명하면, 제2 에지 검출부(34a_3, 34b_3)는 입력 단자(D)에는 전원 전압을 인가하고, 클럭 단자(CLK) 단자에는 ⓑ의 펄스 신호를 인가하여 ⓑ의 펄스 신호에서 상승 에지(U3 부분)가 발생하면, ⓓ의 로우 신호를 출력하는데, ⓑ의 펄스 신호가 ⓐ의 펄스 신호를 반전시킨 것이기 때문에 ⓑ의 펄스 신호의 상승 에지 부분(U3 부분)은 ⓐ의 펄스 신호의 하강 에지 부분(U2 부분)이 되어 결국은 ⓐ의 펄스 신호의 하강 에지를 검출할 수 있게 되는 것이다.
판단부(35)는 낸드 게이트(nand gate)로 구성되고, 검출부에서 전송된 복수의 출력 신호를 수신하여 복수의 채널의 에지를 검출하여 검출된 결과인 검출 신호를 제어부(36)로 전송한다.
보다 상세하게 설명하면, 판단부(35)는 도 2의 A상의 제1 및 제2 에지 검출부(34a_1, 34a_3)에서 출력되는 두 개의 신호와, B상의 제1 및 제2 에지 검출부(34b_1, 34b_3)에서 출력되는 두 개의 신호를 모두 수신하여 적어도 하나에서 로우 신호가 수신되었는지를 판단한다.
만약, 로우 신호가 수신되면, 판단부(35)는 하이 신호를 출력함으로써 A상 또는 B상의 에지를 검출한다.
제어부(36)는 입력 모듈(30)을 전반적으로 제어하는 마이컴으로서, 판단부(35)에서 전송된 검출 신호를 이용하여 인터럽트 발생 여부를 확인하고, 인터럽트가 발생되면, 엔코더(24)로부터 출력되는 펄스 신호를 이용하여 카운트를 수행한다.
자세히 설명하면, 제어부(36)는 판단부(35)에서 하이 신호가 출력되면(즉, 복수의 채널 중에서 어느 하나라도 에지가 발생하면), 인터럽트가 발생한 것으로 판단한다. 그리고, 제어부(36)는 판단한 결과, 인터럽트가 발생되면, 엔코더(24)로부터 출력되는 펄스 신호를 입력받아 어떤 채널에서 에지가 발생하고, 발생된 에지의 종류가 무엇인지 검출하여 계수 값을 증가시키거나 감소시킨다.
즉, 도 3에서 ⓘ의 펄스 신호는 판단부(35)에서 출력되는 검출 신호로서 ⓘ의 펄스 신호에서 첫 번째로 하이 신호가 발생한 펄스(P 부분)를 보면, ⓐ의 펄스 신호에서 상승 에지(U1 부분)가 발생한 것을 알 수 있는데, 제어부(36)는 ⓐ의 펄스 신호에서 상승 에지가 발생하고, ⓔ의 펄스 신호가 로우이면, 계수 값 1을 증가시킨다.
반대로, 제어부(36)는 ⓐ의 펄스 신호에서 상승 에지가 발생하고, ⓔ의 펄스 신호가 하이이면, 계수 값 1을 감소시킨다.
또한, 제어부(36)는 ⓐ의 펄스 신호에서 하강 에지가 발생하고, ⓔ의 펄스 신호가 로우이면, 계수 값 1을 감소시키고, ⓐ의 펄스 신호에서 하강 에지가 발생하고, ⓔ의 펄스 신호가 하이이면, 계수 값 1을 증가시킨다.
하기에서는 본 발명의 일실시예에 의한 인터럽트 발생 후 계수 값을 카운트하는 과정을 설명하도록 한다.
도 4는 본 발명의 일실시예에 의한 A상 및 B상의 계수 값을 카운트하는 과정을 보여주는 동작 흐름도로서, 도 4를 참조하면, 제어부(36)에서는 인터럽트가 발생하였는지 판단한다(S400).
400단계에서 인터럽트가 발생하면, 제어부(36)의 IN0 ~ IN3의 단자로 인가되는 펄스 신호를 분석하여 어떤 채널(A상 또는 B상)에서 에지가 발생하고, 발생된 에지의 종류(상승 에지 또는 하강 에지)가 무엇인지 검출한다(S401).
다음으로, A상에서 상승 에지가 발생된 것으로 판단되면(402단계의 '예'), B상의 펄스 신호가 로우 상태인지 하이 상태인지 검출한다(즉, 펄스 신호가 로우 신호인지 하이 신호인지 검출한다)(S403).
만약, B상의 펄스 신호가 로우이면(403단계의 '예'), 제어부(36)는 계수 값을 1 증가시키고(S404), B상의 펄스 신호가 하이이면(403단계의 '아니오'), 계수 값을 1 감소시킨다(S404).
한편, 402단계에서 A상이 상승 에지가 발생된 것이 아니라 하강 에지가 발생된 것으로 판단되면(S406), B상의 펄스 신호가 로우인지 하이인지 검출한다(S407).
만약, B상의 펄스 신호가 로우이면(407단계의 '예'), 제어부(36)는 계수 값을 1 감소시키고(S408), B상의 펄스 신호가 하이이면(407단계의 '아니오'), 계수 값을 1 증가시킨다(S409).
또 한편, B상에서 상승 에지가 발생된 것으로 판단되면(410단계의 '예'), A상의 펄스 신호가 로우 상태인지 하이 상태인지 검출한다(즉, 펄스 신호가 로우 신호인지 하이 신호인지 검출한다)(S411).
만약, A상의 펄스 신호가 로우이면(411단계의 '예'), 제어부(36)는 계수 값을 1 감소시키고(S412), A상의 펄스 신호가 하이이면(411단계의 '아니오'), 계수 값을 1 증가시킨다(S413).
한편, 410단계에서 B상이 상승 에지가 발생된 것이 아니라 하강 에지가 발생된 것으로 판단되면(S414), A상의 펄스 신호가 로우인지 하이인지 검출한다(S415).
만약, A상의 펄스 신호가 로우이면(415단계의 '예'), 제어부(36)는 계수 값을 1 증가시키고(S416), A상의 펄스 신호가 하이이면(415단계의 '아니오'), 계수 값을 1 감소시킨다(S417).
그리고, 제어부(36)는 판단부(35)의 CLR 단자에 로우 신호를 출력하여 판단부(35)의 출력 신호를 클리어(clear)시켜 인터럽트를 종료한다.
1...PLC 시스템 30...입력 모듈
31...조절부 32...절연부
33...안정화부 34...검출부
35...판단부 36...제어부

Claims (8)

  1. 복수의 채널을 갖는 부하로부터 각 채널에 상응하는 펄스 신호를 인가받아 상기 펄스 신호의 상승 및 하강 에지를 검출하여 상기 검출 결과인 출력 신호를 전송하며, 상기 각 채널마다 한 개씩 구비되는 복수의 검출부;
    상기 복수의 검출부에서 전송된 복수의 출력 신호를 수신하여 상기 복수의 채널의 에지를 검출하여 상기 검출 결과인 검출 신호를 전송하는 판단부;
    상기 판단부에서 전송된 검출 신호를 이용하여 인터럽트 발생 여부를 확인하고, 상기 인터럽트가 발생되면, 상기 인가받은 펄스 신호를 이용하여 카운트를 수행하는 제어부를 포함하며,
    상기 판단부는 상기 복수의 출력 신호 중 적어도 하나가 로우 신호이면, 하이 신호를 출력하고, 이때 상기 제어부는 인터럽트가 발생한 것으로 인식하여 카운트를 수행하는 것을 특징으로 하는 피엘씨의 입력 모듈.
  2. 제 1 항에 있어서, 상기 복수의 검출부 각각은,
    상기 인가받은 펄스 신호를 클럭 신호로서 수신하고, 상기 펄스 신호에서 상승 에지가 발생하면, 로우 신호를 출력하여 상승 에지를 검출하는 제1 에지 검출부를 포함하는 피엘씨의 입력 모듈.
  3. 제 2 항에 있어서, 상기 복수의 검출부 각각은,
    상기 펄스 신호를 반전시키는 반전부;
    상기 반전된 펄스 신호를 클럭 신호로서 수신하고, 상기 펄스 신호에서 상승 에지가 발생하면, 로우 신호를 출력하여 하강 에지를 검출하는 제2 에지 검출부를 포함하는 피엘씨의 입력 모듈.
  4. 제 3 항에 있어서, 상기 제1 및 제2 에지 검출부는,
    상기 펄스 신호에서 상승 에지가 발생하면, 로우 신호를 출력하고,
    상기 펄스 신호에서 하강 에지가 발생하면, 하이 신호를 출력하는 플립 플롭으로 구성되는 피엘씨의 입력 모듈.
  5. 제 1 항에 있어서, 상기 판단부는,
    상기 복수의 출력 신호 중에서 적어도 하나가 로우 신호이면, 하이 신호를 출력하여 복수의 채널에 상응하는 에지를 검출하는 피엘씨의 입력 모듈.
  6. 제 1 항에 있어서, 상기 제어부는,
    상기 인터럽트가 발생되면, 상기 부하로부터 전송되는 펄스 신호를 이용하여 어떤 채널에서 에지가 발생하고, 발생된 에지의 종류가 무엇인지 검출하여 계수 값을 증가시키거나 감소시키는 카운트를 수행하는 피엘씨의 입력 모듈.
  7. 제 6 항에 있어서, 상기 제어부는,
    상기 어떤 채널에서 상승 또는 하강 에지가 발생하면, 다른 채널의 펄스 신호가 하이 또는 로우인지 검출하여 계수 값을 증가시키거나 감소시키는 피엘씨의 입력 모듈.
  8. 제 1 항에 있어서, 상기 판단부는,
    상기 복수의 출력 신호를 수신하여 적어도 하나가 로우 신호이면, 하이 신호를 출력하는 낸드 게이트로 구성되는 피엘씨의 입력 모듈.

KR1020100032916A 2010-04-09 2010-04-09 피엘씨의 입력 모듈 KR101079898B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020100032916A KR101079898B1 (ko) 2010-04-09 2010-04-09 피엘씨의 입력 모듈
US13/079,728 US8594214B2 (en) 2010-04-09 2011-04-04 Input module of PLC
DE102011016206.2A DE102011016206B4 (de) 2010-04-09 2011-04-06 Eingabemodul einer speicherprogrammierbaren Steuerungsvorrichtung (SPS)
JP2011086109A JP2011222019A (ja) 2010-04-09 2011-04-08 Ｐｌｃの入力モジュール
CN201110092361XA CN102213953B (zh) 2010-04-09 2011-04-11 Plc的输入模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100032916A KR101079898B1 (ko) 2010-04-09 2010-04-09 피엘씨의 입력 모듈

Publications (2)

Publication Number Publication Date
KR20110113494A KR20110113494A (ko) 2011-10-17
KR101079898B1 true KR101079898B1 (ko) 2011-11-04

Family

ID=44745301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100032916A KR101079898B1 (ko) 2010-04-09 2010-04-09 피엘씨의 입력 모듈

Country Status (5)

Country Link
US (1) US8594214B2 (ko)
JP (1) JP2011222019A (ko)
KR (1) KR101079898B1 (ko)
CN (1) CN102213953B (ko)
DE (1) DE102011016206B4 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150071960A (ko) * 2013-12-19 2015-06-29 엘에스산전 주식회사 입력 신호 단일화 장치
US10275374B2 (en) 2016-11-14 2019-04-30 Lsis Co., Ltd. Method for controlling interrupt in inverter

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101728559B1 (ko) * 2011-11-25 2017-04-20 엘에스산전 주식회사 Ｐｌｃ 고속카운터 모듈의 입력회로
CN102681477A (zh) * 2012-03-09 2012-09-19 深圳市汇川控制技术有限公司 一种plc多路ab相高速计数的控制系统和方法
KR101338674B1 (ko) 2012-08-10 2013-12-19 엘에스산전 주식회사 차동 입력단을 갖는 ｈａｒｔ 아날로그 입력 모듈
CN104776793B (zh) * 2014-12-18 2017-08-08 宁波宏大纺织仪器有限公司 一种角度编码器的检测电路
CN106953630B (zh) * 2017-03-16 2023-03-31 中国科学院武汉物理与数学研究所 用于汞离子微波频标的高速脉冲信号计数装置及其方法
KR20180124340A (ko) * 2017-05-11 2018-11-21 엘에스산전 주식회사 프로그래머블 논리 제어 장치
CN111123140A (zh) * 2018-11-01 2020-05-08 台达电子企业管理（上海）有限公司 分时录波方法
JP7251364B2 (ja) 2019-07-02 2023-04-04 オムロン株式会社 カウンタユニット
CN112180828B (zh) * 2020-10-10 2023-03-24 湖南天桥嘉成智能科技有限公司 Plc与第三方设备通讯状态检测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100188670B1 (ko) * 1996-04-16 1999-06-01 윤종용 제어기용 카운터 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982350A (en) * 1987-06-10 1991-01-01 Odetics, Inc. System for precise measurement of time intervals
JPS6415801A (en) * 1987-07-09 1989-01-19 Mitsubishi Electric Corp Closed loop circuit
US5452333A (en) * 1992-06-19 1995-09-19 Advanced Micro Devices, Inc. Digital jitter correction method and signal preconditioner
JP3330992B2 (ja) 1993-01-21 2002-10-07 株式会社三協精機製作所 インクリメンタル信号の伝送方法
CN1092813C (zh) 1996-03-06 2002-10-16 松下电工株式会社 可编程序控制器
JP2000009809A (ja) * 1998-06-26 2000-01-14 Advantest Corp 誤設定検出機能を具備したｉｃ試験装置
JP4486176B2 (ja) 1999-03-16 2010-06-23 株式会社ダイヘン 真空バリアブルコンデンサの回転位置判別方法
JP2001249708A (ja) 2000-03-06 2001-09-14 Hitachi Ltd プログラマブルコントローラ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100188670B1 (ko) * 1996-04-16 1999-06-01 윤종용 제어기용 카운터 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150071960A (ko) * 2013-12-19 2015-06-29 엘에스산전 주식회사 입력 신호 단일화 장치
KR101670541B1 (ko) 2013-12-19 2016-10-28 엘에스산전 주식회사 입력 신호 단일화 장치
US10275374B2 (en) 2016-11-14 2019-04-30 Lsis Co., Ltd. Method for controlling interrupt in inverter

Also Published As

Publication number Publication date
US8594214B2 (en) 2013-11-26
US20110249717A1 (en) 2011-10-13
JP2011222019A (ja) 2011-11-04
DE102011016206A1 (de) 2014-02-13
CN102213953B (zh) 2013-09-18
KR20110113494A (ko) 2011-10-17
CN102213953A (zh) 2011-10-12
DE102011016206B4 (de) 2017-02-09

Similar Documents

Publication Publication Date Title
KR101079898B1 (ko) 피엘씨의 입력 모듈
EP2639557B1 (en) Monitoring device and monitoring method for rotary encoder
CN106168520B (zh) 传感器装置和使用传感器装置的电动助力转向设备
EP2128735B1 (en) Temperature control module and method thereof
CN111344652B (zh) 经由芯片上传感器的电压管理
KR102005297B1 (ko) 엔코더 주축 속도 동기 제어 방법
JP6642608B2 (ja) モータ装置
CN103238123B (zh) 定位装置以及使用该定位装置的plc系统
CN105573244A (zh) Plc高速计数器和其操作方法
US8655460B2 (en) Method for operating a drive control device and drive control device operating according to the method
US10018665B2 (en) Power conversion apparatus, status detection device, and method for status detection
KR102180715B1 (ko) 고속 카운터
EP2784448B1 (en) Synchronous serial interface circuit and motion control function module
CN203287768U (zh) 无刷直流电机的can总线控制系统
CN104040312A (zh) 半导体元件的温度检测系统及半导体模块及半导体模块系统
JP6191625B2 (ja) インバータ制御装置およびその周辺装置
EP3696554A1 (en) Speed calculation device and power conversion device
EP3376243A1 (en) Magnetic sensor circuit, test method for the same, and manufacturing method for a semiconductor device having a magnetic sensor circuit
KR102477863B1 (ko) 모터 제어 장치 및 모터 제어 방법
EP3996279A1 (en) Counter unit
CN103424129B (zh) 具有非稳态输出的检测器
KR20160141936A (ko) Ｐｌｃ 시스템의 네트워크형 위치 제어 장치
US20200295741A1 (en) Digital noise filter
CN109586618B (zh) 一种用于电气设备的驱动系统
KR20130133942A (ko) 차량의 ｓｐｉ 통신 보호 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161010

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 8