CN102213953B - Plc的输入模块 - Google Patents
Plc的输入模块 Download PDFInfo
- Publication number
- CN102213953B CN102213953B CN201110092361XA CN201110092361A CN102213953B CN 102213953 B CN102213953 B CN 102213953B CN 201110092361X A CN201110092361X A CN 201110092361XA CN 201110092361 A CN201110092361 A CN 201110092361A CN 102213953 B CN102213953 B CN 102213953B
- Authority
- CN
- China
- Prior art keywords
- signal
- pulse signal
- edge
- rising edge
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000630 rising effect Effects 0.000 claims abstract description 39
- 238000001514 detection method Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 18
- 230000008569 process Effects 0.000 claims abstract description 11
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000009467 reduction Effects 0.000 claims description 5
- 230000032696 parturition Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 description 6
- 230000006641 stabilisation Effects 0.000 description 6
- 238000011105 stabilization Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 241001269238 Data Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
本发明公开了一种能够对多个通道的系数值计数的可编程控制器(PLC)的输入模块。PLC的输入模块包括多个检测单元、判定单元和控制单元。所述多个检测单元接收对应于每个通道的应用在具有多个通道的负载的脉冲信号，检测所述脉冲信号的上升沿和下降沿，并发送作为检测结果的输入信号。所述判定单元接收分别从多个检测单元发送出的多个输出信号，检测多个通道的边沿，并发送作为检测结果的检测信号。所述控制单元利用从所述判定单元发送的检测信号识别中断发生的存在并当中断发生时利用应用的脉冲信号执行计数过程。
Description
技术领域
本发明的一个方案涉及一种PLC的输入模块，尤其涉及一种能够接收从传感器或开关输入的信号的PLC的输入模块。
背景技术
应用在诸如工业上工厂设备的自动化的各种领域的可编程逻辑控制器(PLC)包括：包括中央处理单元(CPU)的CPU模块、接收从传感器或开关输入的信号的输入模块、接收自编码器输入的信号的高速计数模块、传送控制信号到电动机或作为控制对象的阀的输出模块、通信模块、比例积分微分(PID)控制模块、定位模块和类似的模块。
高速模块是这样一种模块：其接收自高速编码器输入的信号，以便使用微处理器进行计数。
然而，因为微处理器的计时器脉冲单元或中断模块的数目是被限制的，所以高速计数模块存在难以配置多个通道的问题。
高速计数模块还存在如下问题，即需要用于处理计数功能的单独模块来增加通道的数目。
为了解决上述问题，想要使用输入模块来执行计数功能，但是输入模块被实施为简单地周期性读取值的方式。因此，有可能检测到脉冲的上升或者下降沿。
进一步，在增加通道的数目上存在限制。
发明内容
本发明的实施例提出了一种PLC的输入模块，其能够通过利用检测脉冲的边沿的额外电路来对多通道的系数值进行计数。
根据本发明的一个方案，提出了一种PLC的输入模块，其包括：多个检测单元，其配置为接收对应于每个通道的应用在具有多个通道的负载上的脉冲信号，检测脉冲信号的上升沿或下降沿，并发送座位检测结果的输出信号；判定单元，其配置为接收从多个检测单元分别发送出的多个输出信号，检测多个通道的边沿，并发送作为检测结果的检测信号；和控制单元，其被配置为利用从判定单元发送的检测信号识别中断发生的存在并当中断发生时利用应用的脉冲信号执行计数过程。
多个检测单元的每一个可以包括第一沿检测器，其被配置为接收应用的脉冲信号作为时钟信号，并且当在脉冲信号中产生上升沿时，通过输出低平信号来检测上升沿。
多个检测单元的每一个可以包括反相器，其被配置为将脉冲信号反相；和第二沿检测器，其被配置为接收反相的脉冲信号作为时钟信号，并且当在脉冲信号中产生上升沿时，通过输出低平信号来检测下降沿。
第一沿检测器和第二沿检测器的每一个都可以被配置为当在脉冲信号中产生上升沿时输出低平信号和当在脉冲信号中产生下降沿时输出高平信号的触发器。
当多个输出信号中的至少一个是低平信号时，检测单元可以通过输出高平信号来检测分别与多个通道对应的边沿。
当中断发生时，控制单元可以通过利用从负载发送的脉冲信号检测在哪个通道产生边沿和产生的哪一种边沿来执行增加或减小系数值的计数过程。
当在多个通道中的任一个中产生上升沿或下降沿时，控制单元可以通过检测另一个通道的脉冲信号是高平还是低平来增加或减小系数值。
检测单元可以被配置为接收多个输出信号并且当多个输出信号的至少一个为低平信号时输出高平信号的NAND门。
附图说明
从以下结合附图对实施例的描述中，本发明的这些和/或其它方案和优点将变得更加清楚并且更容易理解，所述附图中：
图1是示出了根据本发明的实施例的PLC系统的配置的方框图；
图2是示出了根据本发明的实施例的包括边沿检测电路的输入模块的配置的电路图；
图3是示出了根据本发明的实施例的输入模块操作状态的视图；和
图4是阐述了根据本发明的实施例的对A相和B相的系数值进行计数的过程的操作流程图。
具体实施方式
以下将参考附图更加充分地描述本发明，在附图中示出了本发明的实施例。然而，本发明可以具体表现为多种不同的形式，而不应当被解释为受文中所阐述的实施例的限制。反而，提供这些实施例使得本公开更加详尽并且能完全地将本发明的范围传递给本领域技术人员。
图1是示出了根据本发明的实施例的PLC系统的配置的方框图。
参考图1，PLC系统1包括电源模块10，其给整个PLC系统提供电力；CPU模块20，其执行整个PLC系统的一般控制操作，并通过通信发送数据到高位系统/从高位系统接收数据；输入模块30，其具有计数器模块的内置功能：接收自传感器22或开关23输入的数据以便将该数据传送到CPU模块，以及接收自编码器24输入的脉冲信号以便对系数值计数；以及输出模块40，其接收从CPU模块20传送的控制命令以便输出操作信号到作为控制对象的负载。
图2是示出了根据本发明的实施例的包括边沿检测电路的输入模块的配置的电路图。图3是示出了根据本发明的实施例的输入模块的操作状态的视图。
如图2和图3所示，PLC的输入模块30包括调节单元31(31a和31b)、绝缘单元32(32a和32b)、稳定单元33(33a和33b)、检测单元34(34a(34a_1、34a_2和34a_3)和34b(34b_1、34b_2和34b_3))、判定单元35和控制单元36。
在描述PLC的输入模块30之前，在该实施例中，通道被划分为二，即A相和B相。然而，通道的数目不局限于此，而是可以变化。
下文中，将详细描述根据该实施例的PLC的输入模块的部件。
具有多个通道的负载，即编码器24以脉冲形式输出电动机的位移、速度等类似数据到每一个通道。调节单元31(31a和31b)被配置为电阻器或类似器件以便调节输入电压到用于操作绝缘单元32(32a和32b)的合适电压电平。
绝缘单元32(32a和32b)将从编码器24输出的脉冲型信号(AC电压)传送到稳定单元33(33a和33b)，并执行内部电路和外部电路的绝缘。
稳定单元33(33a和33b)稳定脉冲型信号，即从绝缘单元32(32a和32b)传送的脉冲信号，并将稳定后的脉冲信号传送到判定单元34(34a和34b)。
检测单元34(34a和34b)是这样的一个单元：其检测脉冲信号的上升沿和下降沿并传送作为检测结果的输出信号到判定单元35。为通道的每一个提供一个检测器。例如，在编码器24具有两个通道的情况下，为每个通道提供一个调节单元31、一个绝缘单元32、一个稳定单元33和一个检测单元34。
检测单元34a和34b分别具有第一边沿检测器34a_1和34b_1、反相器34a_2和34b_2和第二边沿检测器34a_3和34b_3。
第一边沿检测器34a_1或34b_1是这样的单元：其检测上升沿，并且通过接收自稳定单元33a或33b传送的作为时钟信号的脉冲信号以及接收作为输入信号的电源电压Vcc来输出第一输出信号。
通过参考图3这将变得更加明确。在第一边沿检测器34a_1或34b_1中，电源电压Vcc被施加到输入终端D上，并且
脉冲信号被施加到时钟终端CLK上。假如在脉冲信号中产生上升沿(图3中的U1部分)，则第一边沿检测器34a_1或34b_1输出低平信号(
输出信号)并检测上升沿产生的部分。
在该例子中，上升沿是当脉冲信号从低电平(0)变化到高电平(1)的时刻，并且可参考图3中的U1部分。下降沿是脉冲信号从高电平(1)变化到低电平(0)的时刻，并且可以参考图3的U2部分。
第一边沿检测器34a_1或34b_1被配置为D触发器。
反相器34a_2或34b_2被配置为异或(XOR)门以便将从稳定单元33a或33b传送的
脉冲信号反相。
反相器34a_2或34b_2使脉冲信号反相以便检测上升沿产生的部分。即，假如如图3所示在
脉冲信号中检测到上升沿，那么因为可以通过将
脉冲信号反相获得
脉冲信号，所以可以检测到脉冲信号的下降沿。
第二边沿检测器34a_3或34b_3接收作为时钟信号的反相的脉冲信号。假如在脉冲信号中产生上升沿，那么第二检测器34a_3或34b_3输出低平信号并检测下降沿。
更特别地，在第二边沿检测器34a_3或34b_3中，电源电压Vcc被施加到输入终端，并且
脉冲信号被施加到时钟终端CLK上。假如在
脉冲信号中产生上升沿(U3部分)，那么第二边沿检测器34a_3或34b_3输出低平信号。因为
脉冲信号是通过将脉冲信号反相获得的，所以
脉冲信号的上升沿部分(U3部分)变成
脉冲信号的下降沿部分(U2部分)，并且因此可以检测
脉冲信号的下降沿。
判定单元35被配置为NAND门。判定单元35接收自检测单元发送的多个输出信号并且检测多个信道的边沿，从而将作为检测结果的检测信号发送到控制单元36。
更特别地，在图2中，判定单元35接收从A相的第一边沿检测器34a_1和第二边沿检测器34a_3分别输出的两个信号，以及从B相的第一边沿检测器34b_1和第二边沿检测器34b_3分别输出的两个信号，并判断是否从边沿检测器的至少一个中接收到低平信号。
假如接收到低平信号，那么判定单元35输出高平信号，从而检测A相或B相的边沿。
控制单元36是微型计算机，其主要控制输入模块30，以及利用从判定单元35发送的检测信号识别是否存在发生中断。假如中断发生，那么控制单元36通过使用从编码器24输出的脉冲信号来执行计数。
更特别地，假如高平信号从判定单元35输出(即，假如在多个通道中的任何一个中产生了边沿)，那么控制单元36判定中断发生。假如控制单元36判定中断发生，那么控制单元36接收从编码器24输出的脉冲信号以便检测边沿在哪一个通道产生以及产生的是哪种边沿，从而增加或者减少系数值。
即，在图3中，
脉冲信号为从判定单元35输出的检测信号。根据在
脉冲信号中首先产生高平信号的脉冲(P部分)，可以看出，上升沿(U1部分)在
脉冲信号中产生。假如在
脉冲信号中产生上升沿并且
脉冲信号为低平，则控制单元36将系数值增加1。
相反，假如在
脉冲信号中产生上升沿并且
脉冲信号为高平，则控制单元36将系数值减小1。
假如在
脉冲信号中产生下降沿并且
脉冲信号为低平，则控制单元36将系数值减小1。假如在
脉冲信号中产生下降沿并且
脉冲信号为高平，则控制单元36将系数值增加1。
以下将详细描述根据本发明的实施例在中断发生之后对系数值进行计数的过程。
图4是阐述了根据本发明的实施例的对A相和B相的系数值进行计数的过程操作流程图。
参考图4，控制单元36判断是否发生中断(S400)。
假如在操作S400中发生中断，那么控制单元36分析施加到控制单元36的终端IN0至IN3上的脉冲信号并检测边沿在哪个通道(A相或B相)中产生以及产生哪一种边沿(上升沿或下降沿)(S401)。
接下来，假如判定上升沿在A相发生(在操作S402中的“是”)，那么控制单元36检测B相的脉冲信号是否处于低平状态或高平状态(即，脉冲信号是低平信号或高平信号)(S403)。
假如B相的脉冲信号是低平(在操作S403中的“是”)，那么控制单元36将系数值增加1(S404)。假如B相的脉冲信号是高平(在操作S403的“否”)，那么控制单元36将系数值减少1(S404)。
同时，假如判定在操作S402中在A相中没有产生上升沿而是在A相中产生了下降沿(S406)，那么控制单元36检测B相的脉冲信号是否更低平或高平(S407)。
假如B相的脉冲信号是低平(在操作S407中的“是”)，那么控制单元36将系数值减小1(S408)。假如B相的脉冲信号是高平(在操作S407中的“否”)，那么控制单元36将系数值增加1(S409)。
同时，假如判定在B相中产生上升沿(在操作S410中的“是”)，那么控制单元36检测A相的脉冲信号是否在低平状态或高平状态(即，脉冲信号是低平信号或高平信号)(S411)。
假如A相的脉冲信号是低平(在操作S411中的“是”)，那么控制单元36将系数值减小1(S412)。假如A相的脉冲信号是高平(在操作S411中的“否”)，那么控制单元36将系数值增加1(S413)。
同时，假如判定在B相中没有产生上升沿而是在B相中产生下降沿(S414)，那么控制单元36检测A相的脉冲信号是低平或高平(S415)。
假如A相的脉冲信号为低平(在操作S415中的“是”)，那么控制单元36将系数值增加1(S416)。假如A相的脉冲信号是高平(在操作S415中的“否”)，那么控制单元36将系数值减小1(S417)。
控制单元36将低平信号输出到判定单元35的CLR终端以便清除判定单元35的输出信号，从而终止中断。
如上所述，在根据本发明的实施例的PLC的输入模块中，通过增加检测PLC的输入模块的脉冲的边沿的电路，可以很容易地检测到上升沿和下降沿，因此即使通道的数量在增加，也可以执行计数。
同样地，可以有效地改变通道的数量而不会由于通道数量的增加引起的微处理器的资源的增加。
同样地，通过应用数字输入电路，可以更容易地执行多通道和高速计数器的功能，而与传统的计数器模块相比较不需要内置微处理器。
尽管已经示出并描述了本发明的几个实施例，但是本领域技术人员应当了解的是可以对这个实施例进行不脱离本发明原理和精神的变化，其范围是由权利要求及其等同替代所限定的。
Claims (15)
1.一种可编程逻辑控制器的输入模块，其接收从包含于所述可编程逻辑控制器中的传感器或开关输入的信号，所述输入模块包括：
多个检测单元，其被配置为接收对应于每个通道的应用在具有多个通道的负载上的脉冲信号，检测脉冲信号的上升沿或下降沿，并发送作为检测结果的输出信号；
判定单元，其被配置为接收从多个检测单元分别发送出的多个输出信号，检测多个通道的边沿，并发送作为检测结果的检测信号；和
控制单元，其被配置为利用从判定单元发送的检测信号识别中断发生的存在并当中断发生时利用脉冲信号执行计数过程。
2.如权利要求1所述的输入模块，其中多个检测单元的每一个包括第一边沿检测器，该第一边沿检测器被配置为接收脉冲信号作为时钟信号，并且当在脉冲信号中产生上升沿时，通过输出低平信号来检测上升沿。
3.如权利要求2所述的输入模块，所述多个检测单元的每一个包括：
反相器，其被配置为将脉冲信号反相；和
第二沿检测器，其被配置为接收反相的脉冲信号作为时钟信号，并且当在脉冲信号中产生上升沿时，通过输出低平信号来检测下降沿。
4.如权利要求3所述的输入模块，其中第一沿检测器和第二沿检测器的每一个都被配置为当在脉冲信号中产生上升沿时输出低平信号和当在脉冲信号中产生下降沿时输出高平信号的触发器。
5.如权利要求1到4中任意一项所述的输入模块，其中当多个输出信号中的至少一个是低平信号时，所述检测单元通过输出高平信号来检测分别与多个通道对应的边沿。
6.如权利要求1到4中任意一项所述的输入模块，其中，当中断发生时，控制单元通过利用从负载发送的脉冲信号检测在哪个通道产生边沿和产生的哪一种边沿来执行增加或减小系数值的计数过程。
7.如权利要求6所述的输入模块，其中，当在多个通道中的任一个中产生上升沿或下降沿时，控制单元通过检测另一个通道的脉冲信号是高平还是低平来增加或减小系数值。
8.如权利要求1到4中任意一项所述的输入模块，其中所述检测单元被配置为接收多个输出信号并且当多个输出信号的至少一个为低平信号时输出高平信号的NAND门。
9.如权利要求1到4中任意一项所述的输入模块，其中判定单元判定在从多个判定单元输出的多个信号中是否接收到至少一个低平信号。
10.一种可编程逻辑控制器的输入方法，其接收从包含于所述可编程逻辑控制器中的传感器或开关输入的信号，所述方法包括：
接收对应于每个通道的应用在具有多个通道的负载上的脉冲信号，检测所述脉冲信号的上升沿和下降沿，并发射作为检测结果的输出信号；
接收在所述输出信号的发送中发送的多个输出信号，检测多个通道的边沿，并发射作为检测结果的检测信号；和
利用在检测信号的发送中发送的检测信号识别中断发生的存在并当中断发生时利用脉冲信号执行计数过程。
11.如权利要求10所述的方法，其中输出信号的发送包括接收所述脉冲信号作为时钟信号，以及当在所述脉冲信号中产生上升沿时通过输出的低平信号来检测上升沿。
12.如权利要求11所述的方法，其中所述输出信号的发送包括：
将所述脉冲信号反相；和
接收所述反相的脉冲信号作为时钟信号，以及当在所述脉冲信号中产生上升沿时通过输出低平信号来检测下降沿。
13.如权利要求12所述的方法，其中所述上升沿的检测和下降沿的检测当在所述脉冲信号中产生上升沿时输出低平信号，以及当在所述脉冲信号中产生下降沿时输出高平信号。
14.如权利要求10到13中任意一项所述的方法，其中当多个输出信号中的至少一个是低平信号时，通过输出高平信号，所述检测信号的发送检测分别与多个通道对应的边沿。
15.如权利要求10到13中任意一项所述的方法，其中，当中断发生时，计数过程的执行利用从负载发送的脉冲信号通过检测在哪个通道产生边沿和产生哪一种边沿来执行增加或减小系数值的计数过程。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100032916A KR101079898B1 (ko) | 2010-04-09 | 2010-04-09 | 피엘씨의 입력 모듈 |
| KR10-2010-0032916 | 2010-04-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102213953A CN102213953A (zh) | 2011-10-12 |
| CN102213953B true CN102213953B (zh) | 2013-09-18 |
Family
ID=44745301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110092361XA Expired - Fee Related CN102213953B (zh) | 2010-04-09 | 2011-04-11 | Plc的输入模块 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8594214B2 (zh) |
| JP (1) | JP2011222019A (zh) |
| KR (1) | KR101079898B1 (zh) |
| CN (1) | CN102213953B (zh) |
| DE (1) | DE102011016206B4 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101728559B1 (ko) * | 2011-11-25 | 2017-04-20 | 엘에스산전 주식회사 | Ｐｌｃ 고속카운터 모듈의 입력회로 |
| CN102681477A (zh) * | 2012-03-09 | 2012-09-19 | 深圳市汇川控制技术有限公司 | 一种plc多路ab相高速计数的控制系统和方法 |
| KR101338674B1 (ko) * | 2012-08-10 | 2013-12-19 | 엘에스산전 주식회사 | 차동 입력단을 갖는 ｈａｒｔ 아날로그 입력 모듈 |
| KR101670541B1 (ko) * | 2013-12-19 | 2016-10-28 | 엘에스산전 주식회사 | 입력 신호 단일화 장치 |
| CN104776793B (zh) * | 2014-12-18 | 2017-08-08 | 宁波宏大纺织仪器有限公司 | 一种角度编码器的检测电路 |
| KR101936565B1 (ko) | 2016-11-14 | 2019-01-09 | 엘에스산전 주식회사 | 인버터에서 인터럽트 제어방법 |
| CN106953630B (zh) * | 2017-03-16 | 2023-03-31 | 中国科学院武汉物理与数学研究所 | 用于汞离子微波频标的高速脉冲信号计数装置及其方法 |
| KR20180124340A (ko) * | 2017-05-11 | 2018-11-21 | 엘에스산전 주식회사 | 프로그래머블 논리 제어 장치 |
| CN111123140A (zh) * | 2018-11-01 | 2020-05-08 | 台达电子企业管理（上海）有限公司 | 分时录波方法 |
| JP7251364B2 (ja) | 2019-07-02 | 2023-04-04 | オムロン株式会社 | カウンタユニット |
| CN112180828B (zh) * | 2020-10-10 | 2023-03-24 | 湖南天桥嘉成智能科技有限公司 | Plc与第三方设备通讯状态检测方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1172538A (zh) * | 1996-03-06 | 1998-02-04 | 松下电工株式会社 | 可编程序控制器 |
| JP2001249708A (ja) * | 2000-03-06 | 2001-09-14 | Hitachi Ltd | プログラマブルコントローラ |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4982350A (en) * | 1987-06-10 | 1991-01-01 | Odetics, Inc. | System for precise measurement of time intervals |
| JPS6415801A (en) * | 1987-07-09 | 1989-01-19 | Mitsubishi Electric Corp | Closed loop circuit |
| US5452333A (en) * | 1992-06-19 | 1995-09-19 | Advanced Micro Devices, Inc. | Digital jitter correction method and signal preconditioner |
| JP3330992B2 (ja) | 1993-01-21 | 2002-10-07 | 株式会社三協精機製作所 | インクリメンタル信号の伝送方法 |
| KR100188670B1 (ko) * | 1996-04-16 | 1999-06-01 | 윤종용 | 제어기용 카운터 회로 |
| JP2000009809A (ja) * | 1998-06-26 | 2000-01-14 | Advantest Corp | 誤設定検出機能を具備したｉｃ試験装置 |
| JP4486176B2 (ja) | 1999-03-16 | 2010-06-23 | 株式会社ダイヘン | 真空バリアブルコンデンサの回転位置判別方法 |
-
2010
- 2010-04-09 KR KR1020100032916A patent/KR101079898B1/ko active IP Right Grant
-
2011
- 2011-04-04 US US13/079,728 patent/US8594214B2/en active Active
- 2011-04-06 DE DE102011016206.2A patent/DE102011016206B4/de not_active Expired - Fee Related
- 2011-04-08 JP JP2011086109A patent/JP2011222019A/ja active Pending
- 2011-04-11 CN CN201110092361XA patent/CN102213953B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1172538A (zh) * | 1996-03-06 | 1998-02-04 | 松下电工株式会社 | 可编程序控制器 |
| JP2001249708A (ja) * | 2000-03-06 | 2001-09-14 | Hitachi Ltd | プログラマブルコントローラ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110249717A1 (en) | 2011-10-13 |
| JP2011222019A (ja) | 2011-11-04 |
| KR101079898B1 (ko) | 2011-11-04 |
| DE102011016206B4 (de) | 2017-02-09 |
| DE102011016206A1 (de) | 2014-02-13 |
| CN102213953A (zh) | 2011-10-12 |
| US8594214B2 (en) | 2013-11-26 |
| KR20110113494A (ko) | 2011-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102213953B (zh) | Plc的输入模块 | |
| JP5873444B2 (ja) | センサで動作する無線ケーブルの漏液検出 | |
| EP4152193A1 (en) | Aap hw: flooding prevention and suspension detection & bumpless controller replacement for message modification attacks | |
| CN102622044B (zh) | 主机板及其pcie端口动态配置方法 | |
| CN103677966B (zh) | 内存管理方法和系统 | |
| CN102841319A (zh) | 一种基于bmc的电池电压监测方法 | |
| CN103413106A (zh) | 一种芯片顶层覆盖完整性保护方法和装置 | |
| CN103238123B (zh) | 定位装置以及使用该定位装置的plc系统 | |
| CN103135494A (zh) | Plc中的高速计数器模块中的输入电路 | |
| CN1333529C (zh) | 一种电子设备中时钟信号检测方法和装置 | |
| CN105468549A (zh) | 芯片装置及其电子系统 | |
| US6219744B1 (en) | Interrupt masker for an interrupt handler with double-edge interrupt request signals detection | |
| CN112751520B (zh) | 计算机设备、存储介质、伺服电机的状态检测方法、装置和系统 | |
| US10303638B2 (en) | Method of data acquisition and apparatus for data acquisition | |
| CN203968102U (zh) | 基于fpga的电容触摸按键电路 | |
| CN102681477A (zh) | 一种plc多路ab相高速计数的控制系统和方法 | |
| CN110083268A (zh) | 电路控制方法及控制装置，显示模组及显示装置 | |
| CN109164982B (zh) | 数据处理电路、方法及数据存储设备 | |
| CN106292821A (zh) | 一种单火线取电芯片 | |
| RU2421772C2 (ru) | Самосинхронное вычислительное устройство с адаптивным режимом питания ядра | |
| EP3716482A1 (en) | Digital noise filter | |
| EP2953253A1 (en) | Inverter control device and peripheral device thereof | |
| CN104122882A (zh) | 巴鲁夫自诊断型传感器的故障诊断系统 | |
| CN104244504B (zh) | 一种信息处理的方法及电子设备 | |
| CN2682709Y (zh) | 中、高压变频器igbt过流处理电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130918 |