JP2839850B2 - 信号受信装置 - Google Patents
信号受信装置Info
- Publication number
- JP2839850B2 JP2839850B2 JP7008861A JP886195A JP2839850B2 JP 2839850 B2 JP2839850 B2 JP 2839850B2 JP 7008861 A JP7008861 A JP 7008861A JP 886195 A JP886195 A JP 886195A JP 2839850 B2 JP2839850 B2 JP 2839850B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- comparison
- input
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Human Computer Interaction (AREA)
- Dc Digital Transmission (AREA)
- Noise Elimination (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】本発明はコンピュータネットワー
クなどに使用される信号受信装置に関するもので、詳し
くは自動レベル選択機能を有する信号受信装置に関する
ものである。
クなどに使用される信号受信装置に関するもので、詳し
くは自動レベル選択機能を有する信号受信装置に関する
ものである。
【０００２】
【従来の技術】１つのワークステーションまたはパーソ
ナルコンピュータから他の１つのワークステーションま
たはパーソナルコンピュータに信号線路が連結されるコ
ンピュータネットワークなどでは、信号線路が長くなる
場合に備えて信号成分とノイズ成分とを区別して効率的
な信号が受信されるようにすることが必要である。
ナルコンピュータから他の１つのワークステーションま
たはパーソナルコンピュータに信号線路が連結されるコ
ンピュータネットワークなどでは、信号線路が長くなる
場合に備えて信号成分とノイズ成分とを区別して効率的
な信号が受信されるようにすることが必要である。
【０００３】図４は従来の信号受信装置の構成を示す。
同図に示す受信装置では、相補的なレベルを有する入力
信号（ＲＤ＋）、（ＲＤ−）が入力ノード１、２にそれ
ぞれ入る。入力信号（ＲＤ＋）は比較器Ｃ１の非反転入
力ターミナルに直接連結され、入力信号（ＲＤ−）は抵
抗Ｒ３を通じて比較器Ｃ１の反転入力ターミナルに連結
される。また、入力信号（ＲＤ＋）は比較器Ｃ２の非反
転入力ターミナルに直接連結され、比較器Ｃ２の反転入
力ターミナルは抵抗Ｒ４、Ｒ３を通じて入力信号（ＲＤ
−）を受取る。比較器Ｃ１の出力信号がデータバッファ
ＤＢ１に入力し、比較器Ｃ２から発生した受信活性化信
号により制御されるデータバッファＤＢ１から有効受信
データ（ＲＤ）が発生する。
同図に示す受信装置では、相補的なレベルを有する入力
信号（ＲＤ＋）、（ＲＤ−）が入力ノード１、２にそれ
ぞれ入る。入力信号（ＲＤ＋）は比較器Ｃ１の非反転入
力ターミナルに直接連結され、入力信号（ＲＤ−）は抵
抗Ｒ３を通じて比較器Ｃ１の反転入力ターミナルに連結
される。また、入力信号（ＲＤ＋）は比較器Ｃ２の非反
転入力ターミナルに直接連結され、比較器Ｃ２の反転入
力ターミナルは抵抗Ｒ４、Ｒ３を通じて入力信号（ＲＤ
−）を受取る。比較器Ｃ１の出力信号がデータバッファ
ＤＢ１に入力し、比較器Ｃ２から発生した受信活性化信
号により制御されるデータバッファＤＢ１から有効受信
データ（ＲＤ）が発生する。
【０００４】抵抗Ｒ３、Ｒ４の抵抗値がオフセット抵抗
ＲＯだとすると、入力信号（ＲＤ−）は、比較器Ｃ１で
ＲＯだけ電圧降下された信号として入力信号（ＲＤ＋）
と比較され、比較器Ｃ２で２ＲＯだけ電圧降下された信
号として入力信号（ＲＤ＋）と比較される。
ＲＯだとすると、入力信号（ＲＤ−）は、比較器Ｃ１で
ＲＯだけ電圧降下された信号として入力信号（ＲＤ＋）
と比較され、比較器Ｃ２で２ＲＯだけ電圧降下された信
号として入力信号（ＲＤ＋）と比較される。
【０００５】すなわち、比較器Ｃ１の反転入力ターミナ
ルに印加されるオフセット電圧（ノイズ抑制レベル）は
Ｖｒ（またはＶｏ）＝（ＲＯ／（Ｒ１＋２ＲＯ＋Ｒ
５））Ｖｐ（Ｖｐは入力信号（ＲＤ−）のピーク電圧
値）となり、比較器Ｃ２の反転入力ターミナルに印加さ
れる電圧（受信信号感知レベル）はＶｒｓ＝（２ＲＯ／
（Ｒ１＋２ＲＯ＋Ｒ５））Ｖｐと設定される。
ルに印加されるオフセット電圧（ノイズ抑制レベル）は
Ｖｒ（またはＶｏ）＝（ＲＯ／（Ｒ１＋２ＲＯ＋Ｒ
５））Ｖｐ（Ｖｐは入力信号（ＲＤ−）のピーク電圧
値）となり、比較器Ｃ２の反転入力ターミナルに印加さ
れる電圧（受信信号感知レベル）はＶｒｓ＝（２ＲＯ／
（Ｒ１＋２ＲＯ＋Ｒ５））Ｖｐと設定される。
【０００６】したがって、比較器Ｃ１は非反転入力ター
ミナルに設定される電圧、Ｖｒｄ×Ｒ６／（Ｒ２＋Ｒ
６）（Ｖｒｄは入力信号（ＲＤ＋）の電圧値）が前述し
たＶｒ（またはＶｏ）より大きい場合にだけ受信データ
を受取り、比較器Ｃ２は非反転入力ターミナルに設定さ
れる電圧、Ｖｒｄ×Ｒ６／（Ｒ２＋Ｒ６）が前述したＶ
ｒｓより大きい場合にのみ受信活性化信号を発生してデ
ータバッファＤＢ１を駆動させる。
ミナルに設定される電圧、Ｖｒｄ×Ｒ６／（Ｒ２＋Ｒ
６）（Ｖｒｄは入力信号（ＲＤ＋）の電圧値）が前述し
たＶｒ（またはＶｏ）より大きい場合にだけ受信データ
を受取り、比較器Ｃ２は非反転入力ターミナルに設定さ
れる電圧、Ｖｒｄ×Ｒ６／（Ｒ２＋Ｒ６）が前述したＶ
ｒｓより大きい場合にのみ受信活性化信号を発生してデ
ータバッファＤＢ１を駆動させる。
【０００７】このような電圧Ｖｒ（またはＶｏ）および
Ｖｒｓは抵抗値により決められるが、信号、線路の長さ
が長くなることによる信号減殺によりＶｒｓ（＝２Ｖ
ｒ）より小さいレベルの入力信号は感知されない。
Ｖｒｓは抵抗値により決められるが、信号、線路の長さ
が長くなることによる信号減殺によりＶｒｓ（＝２Ｖ
ｒ）より小さいレベルの入力信号は感知されない。
【０００８】
【発明が解決しようとする課題】図４に示した従来の信
号受信装置は、固定されたノイズ抑制レベルと受信信号
感知レベルとを有するため、減殺により小さくなったレ
ベルを有する信号に対しては効率的な受信機能を遂行で
きないという欠点がある。
号受信装置は、固定されたノイズ抑制レベルと受信信号
感知レベルとを有するため、減殺により小さくなったレ
ベルを有する信号に対しては効率的な受信機能を遂行で
きないという欠点がある。
【０００９】したがって本発明の目的は、低レベルの受
信信号に対しても効率的な受信機能を遂行でき、さらに
は受信され得るレベルを選択的に調整できる自動レベル
選択機能を有する信号受信装置を提供することである。
信信号に対しても効率的な受信機能を遂行でき、さらに
は受信され得るレベルを選択的に調整できる自動レベル
選択機能を有する信号受信装置を提供することである。
【００１０】請求項１記載の本発明は、外部から受信さ
れた入力信号と入力信号に対する複数の感知レベルのう
ちいずれか１つとを比較して、それぞれ比較信号を出力
する複数の比較手段と、複数の比較手段からの比較信号
のうち、いずれか１つを選択し、選択された信号により
データバッファの制御信号を発生する自動レベル選択制
御手段と、複数の比較手段からの出力信号のうち、いず
れか１つを受けて、自動レベル選択制御手段の出力信号
に応じて制御信号を出力するデータバッファとを備え、
自動レベル選択制御手段は、複数の比較手段からの出力
をそれぞれ受け、各々が対応する比較手段からの比較信
号の活性化の回数を計数する複数のフリップフロップス
テージと、複数の比較手段からの比較信号を受け、複数
のフリップフロップステージの計数結果に応じて、いず
れか１つの比較信号を選択し、選択された比較信号の活
性化回数が所定回数となることに応じて、データバッフ
ァの制御信号を活性化する制御信号発生手段とを含むこ
とを特徴とする。
れた入力信号と入力信号に対する複数の感知レベルのう
ちいずれか１つとを比較して、それぞれ比較信号を出力
する複数の比較手段と、複数の比較手段からの比較信号
のうち、いずれか１つを選択し、選択された信号により
データバッファの制御信号を発生する自動レベル選択制
御手段と、複数の比較手段からの出力信号のうち、いず
れか１つを受けて、自動レベル選択制御手段の出力信号
に応じて制御信号を出力するデータバッファとを備え、
自動レベル選択制御手段は、複数の比較手段からの出力
をそれぞれ受け、各々が対応する比較手段からの比較信
号の活性化の回数を計数する複数のフリップフロップス
テージと、複数の比較手段からの比較信号を受け、複数
のフリップフロップステージの計数結果に応じて、いず
れか１つの比較信号を選択し、選択された比較信号の活
性化回数が所定回数となることに応じて、データバッフ
ァの制御信号を活性化する制御信号発生手段とを含むこ
とを特徴とする。
【００１１】
【００１２】
【作用】請求項１記載の本願発明によれば、比較手段の
働きにより、受信された入力信号と複数の感知レベルが
比較されて複数の感知信号が設定され、自動レベル選択
調整部の働きにより、上記比較手段から発生した複数の
感知信号が入力され、この複数の感知レベルのうち上記
入力信号のレベルに該当する感知レベルが選択される。
この感知レベルの選択にあたっては、フリップフロップ
ステージにより上記複数の感知信号（比較信号）のうち
の１つが所定回数だけ活性化したことがカウント（計
数）されることに応じて、感知レベルの選択が行われ
る。
働きにより、受信された入力信号と複数の感知レベルが
比較されて複数の感知信号が設定され、自動レベル選択
調整部の働きにより、上記比較手段から発生した複数の
感知信号が入力され、この複数の感知レベルのうち上記
入力信号のレベルに該当する感知レベルが選択される。
この感知レベルの選択にあたっては、フリップフロップ
ステージにより上記複数の感知信号（比較信号）のうち
の１つが所定回数だけ活性化したことがカウント（計
数）されることに応じて、感知レベルの選択が行われ
る。
【００１３】
【００１４】
【実施例】以下、本発明の望ましい実施例による自動レ
ベル選択機能を有する信号受信装置を図面に基づいて詳
細に説明する。なお本発明に係る図面において、前述し
た図４のものと同じ構成かつ機能を有するものについて
は該図面と同じ符号を使用する。また、後述する実施例
の他にも構成要素の単純変更または代替により本発明を
異なるように実施できることに留意しなければならな
い。
ベル選択機能を有する信号受信装置を図面に基づいて詳
細に説明する。なお本発明に係る図面において、前述し
た図４のものと同じ構成かつ機能を有するものについて
は該図面と同じ符号を使用する。また、後述する実施例
の他にも構成要素の単純変更または代替により本発明を
異なるように実施できることに留意しなければならな
い。
【００１５】図１は本発明による信号受信装置の構成を
示す。同図に示すように、入力信号（ＲＤ＋）は４つの
比較器Ｃ１１ないしＣ１４の非反転入力ターミナルに直
接連結される。
示す。同図に示すように、入力信号（ＲＤ＋）は４つの
比較器Ｃ１１ないしＣ１４の非反転入力ターミナルに直
接連結される。
【００１６】それらの比較器Ｃ１１ないしＣ１４の非反
転入力ターミナルは入力信号（ＲＤ＋）のための入力ノ
ード１１に共通連結されている。その入力ノード１１と
電源電圧（ＶＤＤ）間には抵抗Ｒ１２が連結され、入力
ノード１１と接地電圧ＧＮＤ間には抵抗Ｒ１８が連結さ
れる。入力信号（ＲＤ−）のための入力ノード１２は抵
抗Ｒ１１を通じて電源電圧（ＶＤＤ）に連結され、オフ
セット抵抗Ｒ１３を介して比較器Ｃ１１の反転入力ター
ミナルとなる第１ノード１３に連結される。比較器Ｃ１
２の反転入力ターミナルとなる第２ノード１４と第１ノ
ード１３間にはオフセット抵抗Ｒ１４が連結される。比
較器Ｃ１４の反転入力ターミナルとなる第４ノード１６
と第３ノード１５間にはオフセット抵抗Ｒ１６が連結さ
れる。第４ノード１６は抵抗Ｒ１７を通じて接地電圧
（ＧＮＤ）に連結される。
転入力ターミナルは入力信号（ＲＤ＋）のための入力ノ
ード１１に共通連結されている。その入力ノード１１と
電源電圧（ＶＤＤ）間には抵抗Ｒ１２が連結され、入力
ノード１１と接地電圧ＧＮＤ間には抵抗Ｒ１８が連結さ
れる。入力信号（ＲＤ−）のための入力ノード１２は抵
抗Ｒ１１を通じて電源電圧（ＶＤＤ）に連結され、オフ
セット抵抗Ｒ１３を介して比較器Ｃ１１の反転入力ター
ミナルとなる第１ノード１３に連結される。比較器Ｃ１
２の反転入力ターミナルとなる第２ノード１４と第１ノ
ード１３間にはオフセット抵抗Ｒ１４が連結される。比
較器Ｃ１４の反転入力ターミナルとなる第４ノード１６
と第３ノード１５間にはオフセット抵抗Ｒ１６が連結さ
れる。第４ノード１６は抵抗Ｒ１７を通じて接地電圧
（ＧＮＤ）に連結される。
【００１７】比較器Ｃ１１の出力となるノイズ抑制デー
タはデータバッファＤＢ１に印加され、データバッファ
ＤＢ１は有効受信データ（ＶＲＤ）を発生する。比較器
Ｃ１１の出力は他の比較器Ｃ１２ないしＣ１４の出力と
ともに自動選択レベル調整部１０に印加される。自動選
択レベル調整部１０は前記比較器Ｃ１１ないしＣ１４か
らの出力を入力し、入力信号（ＲＤ＋）、（ＲＤ−）の
感知レベルに応じてデータバッファＤＢ１を制御する受
信活性化信号（ＯＲＥ）を発生する。
タはデータバッファＤＢ１に印加され、データバッファ
ＤＢ１は有効受信データ（ＶＲＤ）を発生する。比較器
Ｃ１１の出力は他の比較器Ｃ１２ないしＣ１４の出力と
ともに自動選択レベル調整部１０に印加される。自動選
択レベル調整部１０は前記比較器Ｃ１１ないしＣ１４か
らの出力を入力し、入力信号（ＲＤ＋）、（ＲＤ−）の
感知レベルに応じてデータバッファＤＢ１を制御する受
信活性化信号（ＯＲＥ）を発生する。
【００１８】図２は図１の自動選択レベル調整部１０の
実施例を示す回路図である。図２に示すように、比較器
Ｃ１１、Ｃ１２の出力信号はＡＮＤゲートＮ１に入力さ
れる。比較器Ｃ１２、Ｃ１３の出力はＡＮＤゲートＮ２
に入力される。比較器Ｃ１３、Ｃ１４の出力はＡＮＤゲ
ートＮ３に入力される。ＡＮＤゲートＮ１の出力はＴフ
リップフロップＴ１の入力端子ＣＰクロックパルスとし
て印加される。ＴフリップフロップＴ１にはＴフリップ
フロップＴ２およびＴ３が直列連結され、Ｔフリップフ
ロップＴ１ないしＴ３の出力はＡＮＤゲートＮ４に入力
される。ＡＮＤゲートＮ２の出力はＴフリップフロップ
Ｔ４のクロックパルスとして印加される。Ｔフリップフ
ロップＴ４にはＴフリップフロップＴ５およびＴ６が直
列連結され、ＴフリップフロップＴ４ないしＴ６の出力
はＡＮＤゲートＮ５に入力される。ＡＮＤゲートＮ３の
出力はＴフリップフロップＴ７のクロックパルスとして
印加される。ＴフリップフロップＴ７にはＴフリップフ
ロップＴ８およびＴ９が直列連結され、Ｔフリップフロ
ップＴ７ないしＴ９の出力はＡＮＤゲートＮ６に入力さ
れる。ＴフリップフロップＴ１ないしＴ９の制御端子Ｃ
ＤＮにはＴフリップフロップの初期状態を設定するリン
ク感知信号（ＬＮＫＣ）を入力するＮＯＲゲートＮＲ１
の出力が印加される。また、ＮＯＲゲートＮＲ１には後
述する受信活性化信号（ＯＲＥ）が印加される。ＡＮＤ
ゲートＮ４の出力はＡＮＤゲートＮ７に印加される。Ａ
ＮＤゲートＮ５の出力はインバータＩ１を通じてＡＮＤ
ゲートＮ７に印加される。ＡＮＤゲートＮ６の出力はイ
ンバータＩ２を通じてＡＮＤゲートＮ７に印加される。
また、ＡＮＤゲートＮ４の出力はＡＮＤゲートＮ５の出
力とともにＡＮＤゲートＮ８に入力される。ＡＮＤゲー
トＮ６の出力はインバータＩ２を通じてＡＮＤゲートＮ
８に入力される。ＡＮＤゲートＮ４の出力はＡＮＤゲー
トＮ５およびＮ６の出力とともにＡＮＤゲートＮ９に入
力される。ＡＮＤゲートＮ７の出力は比較器Ｃ１２の出
力を入力するデータバッファＤＢ２を制御する。ＡＮＤ
ゲートＮ８の出力は比較器Ｃ１３の出力を入力するデー
タバッファＤＢ３を制御する。
実施例を示す回路図である。図２に示すように、比較器
Ｃ１１、Ｃ１２の出力信号はＡＮＤゲートＮ１に入力さ
れる。比較器Ｃ１２、Ｃ１３の出力はＡＮＤゲートＮ２
に入力される。比較器Ｃ１３、Ｃ１４の出力はＡＮＤゲ
ートＮ３に入力される。ＡＮＤゲートＮ１の出力はＴフ
リップフロップＴ１の入力端子ＣＰクロックパルスとし
て印加される。ＴフリップフロップＴ１にはＴフリップ
フロップＴ２およびＴ３が直列連結され、Ｔフリップフ
ロップＴ１ないしＴ３の出力はＡＮＤゲートＮ４に入力
される。ＡＮＤゲートＮ２の出力はＴフリップフロップ
Ｔ４のクロックパルスとして印加される。Ｔフリップフ
ロップＴ４にはＴフリップフロップＴ５およびＴ６が直
列連結され、ＴフリップフロップＴ４ないしＴ６の出力
はＡＮＤゲートＮ５に入力される。ＡＮＤゲートＮ３の
出力はＴフリップフロップＴ７のクロックパルスとして
印加される。ＴフリップフロップＴ７にはＴフリップフ
ロップＴ８およびＴ９が直列連結され、Ｔフリップフロ
ップＴ７ないしＴ９の出力はＡＮＤゲートＮ６に入力さ
れる。ＴフリップフロップＴ１ないしＴ９の制御端子Ｃ
ＤＮにはＴフリップフロップの初期状態を設定するリン
ク感知信号（ＬＮＫＣ）を入力するＮＯＲゲートＮＲ１
の出力が印加される。また、ＮＯＲゲートＮＲ１には後
述する受信活性化信号（ＯＲＥ）が印加される。ＡＮＤ
ゲートＮ４の出力はＡＮＤゲートＮ７に印加される。Ａ
ＮＤゲートＮ５の出力はインバータＩ１を通じてＡＮＤ
ゲートＮ７に印加される。ＡＮＤゲートＮ６の出力はイ
ンバータＩ２を通じてＡＮＤゲートＮ７に印加される。
また、ＡＮＤゲートＮ４の出力はＡＮＤゲートＮ５の出
力とともにＡＮＤゲートＮ８に入力される。ＡＮＤゲー
トＮ６の出力はインバータＩ２を通じてＡＮＤゲートＮ
８に入力される。ＡＮＤゲートＮ４の出力はＡＮＤゲー
トＮ５およびＮ６の出力とともにＡＮＤゲートＮ９に入
力される。ＡＮＤゲートＮ７の出力は比較器Ｃ１２の出
力を入力するデータバッファＤＢ２を制御する。ＡＮＤ
ゲートＮ８の出力は比較器Ｃ１３の出力を入力するデー
タバッファＤＢ３を制御する。
【００１９】また、ＡＮＤゲートＮ９の出力は比較器Ｃ
１４の出力を入力するデータバッファＤＢ４を制御す
る。データバッファＤＢ２ないしＤＢ４の出力はＯＲゲ
ートＯＲ１に入力され、ＯＲゲートＯＲ１の出力はＤフ
リップフロップＤ１に入力される。Ｄフリップフロップ
Ｄ１の制御端子にはリンク感知信号（ＬＮＫＣ）がイン
バータＩ６を通じて印加される。ＤフリップフロップＤ
１の出力は図１に示すデータバッファＤＢ１を制御する
受信活性化信号（ＯＲＥ）となる。
１４の出力を入力するデータバッファＤＢ４を制御す
る。データバッファＤＢ２ないしＤＢ４の出力はＯＲゲ
ートＯＲ１に入力され、ＯＲゲートＯＲ１の出力はＤフ
リップフロップＤ１に入力される。Ｄフリップフロップ
Ｄ１の制御端子にはリンク感知信号（ＬＮＫＣ）がイン
バータＩ６を通じて印加される。ＤフリップフロップＤ
１の出力は図１に示すデータバッファＤＢ１を制御する
受信活性化信号（ＯＲＥ）となる。
【００２０】次に、図３の電圧波形図に基づいて本発明
による動作を説明する。図１で、オフセット抵抗Ｒ１３
の抵抗値はＲＯであり、残りのオフセット抵抗Ｒ１４な
いしＲ１６の抵抗値はそれぞれＲＯ／３である。図１
で、オフセット電圧Ｖｏ（またはＶｒ）はＶｏ＝ＶＤＤ
×ＲＯ／（Ｒ１１＋ＲＯ＋Ｒ１２）と設定される。
による動作を説明する。図１で、オフセット抵抗Ｒ１３
の抵抗値はＲＯであり、残りのオフセット抵抗Ｒ１４な
いしＲ１６の抵抗値はそれぞれＲＯ／３である。図１
で、オフセット電圧Ｖｏ（またはＶｒ）はＶｏ＝ＶＤＤ
×ＲＯ／（Ｒ１１＋ＲＯ＋Ｒ１２）と設定される。
【００２１】したがって、比較器Ｃ１２ないしＣ１４の
反転入力ターミナルに印加される電圧（Ｖｒ１）、（Ｖ
ｒ２）、（Ｖｒ３）はそれぞれ４Ｖｏ／３、５Ｖｏ／
３、２Ｖｏとなる。図２で、リンク感知信号（ＬＮＫ
Ｃ）によりＴフリップフロップＴ１ないしＴ９が初期化
されると、データバッファの制御端子にはローレベルの
信号が印加される。その後、リンク感知信号（ＬＮＫ
Ｃ）がローレベルとなると、前記比較器から発生された
信号によりＴフリップフロップが動作する。各比較器の
出力に対して３つのステージで構成されたＴフリップフ
ロップの各出力がすべてハイレベルとなると、ＡＮＤゲ
ートＮ７ないしＮ９の出力がすべてハイレベルとなる。
各比較器の出力に対してＴフリップフロップを３つのス
テージで構成したことは、受信信号に対する感知信頼性
を確保するためであり、必要によってはステージの数を
調整することも可能である。
反転入力ターミナルに印加される電圧（Ｖｒ１）、（Ｖ
ｒ２）、（Ｖｒ３）はそれぞれ４Ｖｏ／３、５Ｖｏ／
３、２Ｖｏとなる。図２で、リンク感知信号（ＬＮＫ
Ｃ）によりＴフリップフロップＴ１ないしＴ９が初期化
されると、データバッファの制御端子にはローレベルの
信号が印加される。その後、リンク感知信号（ＬＮＫ
Ｃ）がローレベルとなると、前記比較器から発生された
信号によりＴフリップフロップが動作する。各比較器の
出力に対して３つのステージで構成されたＴフリップフ
ロップの各出力がすべてハイレベルとなると、ＡＮＤゲ
ートＮ７ないしＮ９の出力がすべてハイレベルとなる。
各比較器の出力に対してＴフリップフロップを３つのス
テージで構成したことは、受信信号に対する感知信頼性
を確保するためであり、必要によってはステージの数を
調整することも可能である。
【００２２】データバッファＤＢ２ないしＤＢ４をそれ
ぞれ通過したＡＮＤゲートＮ７ないしＮ９の出力レベル
に応じて有効受信データ（ＶＲＤ）のレベルが決定され
るが、ＯＲゲートＯＲ１に入力される入力信号がすべて
ハイレベルである場合は有効受信データ（ＶＲＤ）のレ
ベルはＶｒ３と決定され、データバッファＤＢ２および
ＤＢ３の出力信号がハイレベルでありデータバッファＤ
Ｂ４の出力信号がローレベルである場合は有効受信デー
タ（ＶＲＤ）のレベルはＶｒ２と決定され、データバッ
ファＤＢ２がハイレベルでありデータバッファＤＢ３な
いしＤＢ４の出力信号がローレベルである場合は有効受
信データ（ＶＲＤ）のレベルはＶｒ１と決定される。
ぞれ通過したＡＮＤゲートＮ７ないしＮ９の出力レベル
に応じて有効受信データ（ＶＲＤ）のレベルが決定され
るが、ＯＲゲートＯＲ１に入力される入力信号がすべて
ハイレベルである場合は有効受信データ（ＶＲＤ）のレ
ベルはＶｒ３と決定され、データバッファＤＢ２および
ＤＢ３の出力信号がハイレベルでありデータバッファＤ
Ｂ４の出力信号がローレベルである場合は有効受信デー
タ（ＶＲＤ）のレベルはＶｒ２と決定され、データバッ
ファＤＢ２がハイレベルでありデータバッファＤＢ３な
いしＤＢ４の出力信号がローレベルである場合は有効受
信データ（ＶＲＤ）のレベルはＶｒ１と決定される。
【００２３】すなわち本発明は、比較器から発生する感
知信号をもとに前記Ｖｒ１ないしＶｒ３のうちのいずれ
かを有効受信データ（ＶＲＤ）の感知レベルとして設定
させるものである。
知信号をもとに前記Ｖｒ１ないしＶｒ３のうちのいずれ
かを有効受信データ（ＶＲＤ）の感知レベルとして設定
させるものである。
【００２４】
【発明の効果】以上詳細に説明したように、本発明は線
路負荷などにより信号成分が減殺されても受信された信
号のレベルを感知し、それによって有効な受信信号が決
定されるため、有効受信データに対する信頼性を増大さ
せることができる。さらに本発明によれば、多様なレベ
ルの有効受信データを選択し得るのでコンピュターネッ
トワークなどで媒体の特性に合う受信レベルを適用させ
ることができる。しかも、フリップフロップステージに
より、複数の感知信号（比較信号）のうちの１つが所定
回数だけ活性化したことがカウント（計数）されること
に応じて、感知レベルの選択が行われるので、受信信号
に対する感知信頼性を確保することが可能である。
路負荷などにより信号成分が減殺されても受信された信
号のレベルを感知し、それによって有効な受信信号が決
定されるため、有効受信データに対する信頼性を増大さ
せることができる。さらに本発明によれば、多様なレベ
ルの有効受信データを選択し得るのでコンピュターネッ
トワークなどで媒体の特性に合う受信レベルを適用させ
ることができる。しかも、フリップフロップステージに
より、複数の感知信号（比較信号）のうちの１つが所定
回数だけ活性化したことがカウント（計数）されること
に応じて、感知レベルの選択が行われるので、受信信号
に対する感知信頼性を確保することが可能である。
【図１】本発明による信号受信装置の構成を示す図面で
ある。
ある。
【図２】本発明による信号受信装置の自動選択レベル調
整部の構成を示す回路図である。
整部の構成を示す回路図である。
【図３】本発明による信号受信装置の信号の電圧波形を
示す図面である。
示す図面である。
【図４】従来の信号受信装置の構成を示す回路図であ
る。
る。
ＲＤ＋，ＲＤ− 入力信号 Ｒ１１〜Ｒ１８ 抵抗 １０ 自動選択レベル調整部 Ｃ１１〜Ｃ１４ 比較器 Ｎ１〜Ｎ９ ＡＮＤゲート ＯＲＥ 受信活性化信号 ＮＲ１ ＮＯＲゲート ＯＲ１ ＯＲゲート Ｄ１ Ｄフリップフロップ Ｔ１〜Ｔ９ Ｔフリップフロップ ＤＢ２〜ＤＢ４ データバッファ ＬＮＫＣ リンク感知信号 ＶＲＤ 有効受信データ
Claims (1)
- 【請求項１】 外部から受信された入力信号と、前記入
力信号に対する複数の感知レベルのうちいずれか１つと
を比較して、それぞれ比較信号を出力する複数の比較手
段と、 前記複数の比較手段からの比較信号のうち、いずれか１
つを選択し、前記選択された信号によりデータバッファ
の制御信号を発生する自動レベル選択制御手段と、 前記複数の比較手段からの出力信号のうち、いずれか１
つを受けて、前記自動レベル選択制御手段の出力信号に
応じて制御信号を出力するデータバッファとを備え、 前記自動レベル選択制御手段は、 前記複数の比較手段からの出力をそれぞれ受け、各々が
対応する比較手段からの前記比較信号の活性化の回数を
計数する複数のフリップフロップステージと、 前記複数の比較手段からの比較信号を受け、前記複数の
フリップフロップステージの計数結果に応じて、いずれ
か１つの前記比較信号を選択し、前記選択された比較信
号の活性化回数が所定回数となることに応じて、前記デ
ータバッファの制御信号を活性化する制御信号発生手段
とを含むことを特徴とする、信号受信装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940029325A KR0139657B1 (ko) | 1994-11-09 | 1994-11-09 | 자동레벨선택기능을 가지는 신호수신장치 |
| KR94P29325 | 1994-11-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08139689A JPH08139689A (ja) | 1996-05-31 |
| JP2839850B2 true JP2839850B2 (ja) | 1998-12-16 |
Family
ID=19397467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7008861A Expired - Fee Related JP2839850B2 (ja) | 1994-11-09 | 1995-01-24 | 信号受信装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5703505A (ja) |
| JP (1) | JP2839850B2 (ja) |
| KR (1) | KR0139657B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2257146A1 (en) | 1996-06-05 | 1997-12-11 | Aim Corporation | System for the purchase of goods over a computer network |
| JP3390325B2 (ja) * | 1997-05-21 | 2003-03-24 | 沖電気工業株式会社 | キー入力装置 |
| US6137306A (en) * | 1998-07-07 | 2000-10-24 | Matsushita Electric Industrial Co., Ltd. | Input buffer having adjustment function for suppressing skew |
| TW445718B (en) * | 1999-03-26 | 2001-07-11 | Matsushita Electric Ind Co Ltd | Discriminator |
| TW454090B (en) * | 1999-08-23 | 2001-09-11 | Via Tech Inc | Apparatus and method for testing crossover point of voltage signal |
| WO2006092843A1 (ja) * | 2005-02-28 | 2006-09-08 | Fujitsu Limited | 復調回路および電子機器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298121A (ja) * | 1989-05-12 | 1990-12-10 | Hitachi Denshi Ltd | 自動スケルチ回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3721975A (en) * | 1971-10-07 | 1973-03-20 | Singer Co | High speed analog-to-digital converter |
| IE38230B1 (en) * | 1972-09-15 | 1978-01-18 | Ind Des Telecommunications Com | Improvements in digital coders |
| US4006412A (en) * | 1974-10-29 | 1977-02-01 | The United States Of America As Represented By The Secretary Of The Navy | Digital display system circuit |
| JPS61137076A (ja) * | 1984-12-07 | 1986-06-24 | Matsushita Electric Ind Co Ltd | 正弦波入力レベル判定装置 |
| JPH0773213B2 (ja) * | 1987-11-20 | 1995-08-02 | 三菱電機株式会社 | Ａ／ｄコンバータ |
| JPH01177660U (ja) * | 1988-06-02 | 1989-12-19 | ||
| US5060083A (en) * | 1989-01-13 | 1991-10-22 | Ricoh Company, Ltd. | Background level detection method |
| JP2843393B2 (ja) * | 1989-12-29 | 1999-01-06 | 沖電気工業株式会社 | 多値レベル出力回路 |
| JPH0669800A (ja) * | 1992-08-20 | 1994-03-11 | Fujitsu Ltd | Ａ／ｄコンバータ |
| FR2718910B1 (fr) * | 1994-04-18 | 1996-05-31 | Sat | Dispositif de décision à seuils adaptatifs pour modulation à multiétat. |
-
1994
- 1994-11-09 KR KR1019940029325A patent/KR0139657B1/ko not_active IP Right Cessation
-
1995
- 1995-01-06 US US08/369,456 patent/US5703505A/en not_active Expired - Lifetime
- 1995-01-24 JP JP7008861A patent/JP2839850B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02298121A (ja) * | 1989-05-12 | 1990-12-10 | Hitachi Denshi Ltd | 自動スケルチ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08139689A (ja) | 1996-05-31 |
| KR960018935A (ko) | 1996-06-17 |
| KR0139657B1 (ko) | 1998-07-01 |
| US5703505A (en) | 1997-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3741899B2 (ja) | データのデューティサイクルを補正するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路 | |
| JP2006270969A (ja) | 赤外線受信器のための自動利得制御回路 | |
| US6674279B2 (en) | Variable attenuation circuit for a differential variable reluctance sensor with enhanced initial threshold accuracy | |
| US6617918B2 (en) | Multi-level receiver circuit with digital output using a variable offset comparator | |
| JP2839850B2 (ja) | 信号受信装置 | |
| US7183804B2 (en) | Process and device for outputting a digital signal | |
| JPH06216778A (ja) | 通信制御装置の復調回路 | |
| US20070252622A1 (en) | A System for Threshold Reference Voltage Compensation in Pseudo-Differential Signaling | |
| JP2005244413A (ja) | 時定数自動調整回路 | |
| US20060232312A1 (en) | Method and apparatus for reducing duty cycle distortion of an output signal | |
| JP3636232B2 (ja) | 機能選択が可能な集積回路およびその機能選択方法 | |
| US7279924B1 (en) | Equalization circuit cells with higher-order response characteristics | |
| JP2000156630A (ja) | 自動識別レベル制御回路 | |
| JP3828224B2 (ja) | 車両用通信装置 | |
| US6801584B1 (en) | Using a differential signal in adjusting a slice voltage for a single-ended signal | |
| JP2002026670A (ja) | 抵抗ラダー型電子ボリューム | |
| EP0347031A2 (en) | Adjusting apparatus for adjusting sound volume or sound quality | |
| US5060178A (en) | System for analog-digital-analog conversion | |
| US6670832B1 (en) | Glitch detect filter | |
| JP2585231B2 (ja) | ゼロクロス検出回路 | |
| JPH05235705A (ja) | Ｒｓフリップフロップ回路 | |
| JP2012205041A (ja) | インターフェース回路 | |
| KR100446276B1 (ko) | 펄스 신호 발생기 | |
| KR100675274B1 (ko) | 입력 회로 및 방법 | |
| JP3132450B2 (ja) | 差動受信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970930 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980922 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |