JPH08139689A - 信号受信装置 - Google Patents

信号受信装置

Info

Publication number
JPH08139689A
JPH08139689A JP7008861A JP886195A JPH08139689A JP H08139689 A JPH08139689 A JP H08139689A JP 7008861 A JP7008861 A JP 7008861A JP 886195 A JP886195 A JP 886195A JP H08139689 A JPH08139689 A JP H08139689A
Authority
JP
Japan
Prior art keywords
signal
level
sensing
input
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7008861A
Other languages
English (en)
Other versions
JP2839850B2 (ja
Inventor
Ki Jo Kwon
奇助 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd, Goldstar Electron Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH08139689A publication Critical patent/JPH08139689A/ja
Application granted granted Critical
Publication of JP2839850B2 publication Critical patent/JP2839850B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • Dc Digital Transmission (AREA)
  • Noise Elimination (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【目的】 低いレベルの受信信号に対しても効率的な受
信機能を遂行でき、かつレベルを選択的に調整できる自
動レベル選択機能を有する信号受信装置を提供すること
である。 【構成】 受信された入力信号と複数の感知レベルを比
較して複数の感知信号を設定する比較手段と、前記比較
手段から発生した前記複数の感知信号を入力し、前記複
数の感知レベルのうち前記入力信号のレベルに該当する
感知レベルを選択する自動レベル選択調整部とを備え
る。前記自動レベル選択調整部は、前記複数の感知信号
の各々に対して直列連結された複数のフリップフロップ
ステージと、前記複数のステージから発生した信号を入
力して前記入力信号のレベルを選択する手段とを有す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はコンピュータネットワー
クなどに使用される信号受信装置に関するもので、詳し
くは自動レベル選択機能を有する信号受信装置に関する
ものである。
【0002】
【従来の技術】1つのワークステーションまたはパーソ
ナルコンピュータから他の1つのワークステーションま
たはパーソナルコンピュータに信号線路が連結されるコ
ンピュータネットワークなどでは、信号線路が長くなる
場合に備えて信号成分とノイズ成分とを区別して効率的
な信号が受信されるようにすることが必要である。
【0003】図4は従来の信号受信装置の構成を示す。
同図に示す受信装置では、相補的なレベルを有する入力
信号(RD+)、(RD−)が入力ノード1、2にそれ
ぞれ入る。入力信号(RD+)は比較器C1の非反転入
力ターミナルに直接連結され、入力信号(RD−)は抵
抗R3を通じて比較器C1の反転入力ターミナルに連結
される。また、入力信号(RD+)は比較器C2の非反
転入力ターミナルに直接連結され、比較器C2の反転入
力ターミナルは抵抗R4、R3を通じて入力信号(RD
−)を受取る。比較器C1の出力信号がデータバッファ
DB1に入力し、比較器C2から発生した受信活性化信
号により制御されるデータバッファDB1から有効受信
データ(RD)が発生する。
【0004】抵抗R3、R4の抵抗値がオフセット抵抗
ROだとすると、入力信号(RD−)は、比較器C1で
ROだけ電圧降下された信号として入力信号(RD+)
と比較され、比較器C2で2ROだけ電圧降下された信
号として入力信号(RD+)と比較される。
【0005】すなわち、比較器C1の反転入力ターミナ
ルに印加されるオフセット電圧(ノイズ抑制レベル)は
Vr(またはVo)=(RO/(R1+2RO+R
5))Vp(Vpは入力信号(RD−)のピーク電圧
値)となり、比較器C2の反転入力ターミナルに印加さ
れる電圧(受信信号感知レベル)はVrs=(2RO/
(R1+2RO+R5))Vpと設定される。
【0006】したがって、比較器C1は非反転入力ター
ミナルに設定される電圧、Vrd×R6/(R2+R
6)(Vrdは入力信号(RD+)の電圧値)が前述し
たVr(またはVo)より大きい場合にだけ受信データ
を受取り、比較器C2は非反転入力ターミナルに設定さ
れる電圧、Vrd×R6/(R2+R6)が前述したV
rsより大きい場合にのみ受信活性化信号を発生してデ
ータバッファDB1を駆動させる。
【0007】このような電圧Vr(またはVo)および
Vrsは抵抗値により決められるが、信号、線路の長さ
が長くなることによる信号減殺によりVrs(=2V
r)より小さいレベルの入力信号は感知されない。
【0008】
【発明が解決しようとする課題】図4に示した従来の信
号受信装置は、固定されたノイズ抑制レベルと受信信号
感知レベルとを有するため、減殺により小さくなったレ
ベルを有する信号に対しては効率的な受信機能を遂行で
きないという欠点がある。
【0009】したがって本発明の目的は、低レベルの受
信信号に対しても効率的な受信機能を遂行でき、さらに
は受信され得るレベルを選択的に調整できる自動レベル
選択機能を有する信号受信装置を提供することである。
【0010】
【課題を解決するための手段】請求項1記載の本発明
は、信号受信装置において、受信された入力信号と複数
の感知レベルを比較して複数の感知信号を設定する比較
手段と、前記比較手段から発生された前記複数の感知信
号を入力し、前記複数の感知レベルのうち前記入力信号
のレベルに該当する感知レベルを選択する自動レベル選
択調整部とを備えることを特徴とする。
【0011】請求項2記載の本発明は、前記自動レベル
選択調整部が、前記複数の感知信号の各々に対して直列
連結された複数のフリップフロップステージと、前記複
数のステージから発生された信号を入力して前記入力信
号のレベルを選択する手段とをさらに備えることを特徴
とする。
【0012】
【作用】請求項1記載の本発明によれば、比較手段の働
きにより、受信された入力信号と複数の感知レベルが比
較されて複数の感知信号が設定され、自動レベル選択調
整部の働きにより、前記比較手段から発生した前記複数
の感知信号が入力され前記複数の感知レベルのうち前記
入力信号のレベルに該当する感知レベルが選択される。
【0013】請求項2記載の本発明によれば、請求項1
記載の発明の作用に加えて、前記自動レベル選択調整部
は前記複数の感知信号の各々に対して直列連結された複
数のフリップフロップステージを備え、前記複数のフリ
ップフロップステージから発生した信号が入力されて前
記入力信号のレベルが選択される。
【0014】
【実施例】以下、本発明の望ましい実施例による自動レ
ベル選択機能を有する信号受信装置を図面に基づいて詳
細に説明する。なお本発明に係る図面において、前述し
た図4のものと同じ構成かつ機能を有するものについて
は該図面と同じ符号を使用する。また、後述する実施例
の他にも構成要素の単純変更または代替により本発明を
異なるように実施できることに留意しなければならな
い。
【0015】図1は本発明による信号受信装置の構成を
示す。同図に示すように、入力信号(RD+)は4つの
比較器C11ないしC14の非反転入力ターミナルに直
接連結される。
【0016】それらの比較器C11ないしC14の非反
転入力ターミナルは入力信号(RD+)のための入力ノ
ード11に共通連結されている。その入力ノード11と
電源電圧(VDD)間には抵抗R12が連結され、入力
ノード11と接地電圧GND間には抵抗R18が連結さ
れる。入力信号(RD−)のための入力ノード12は抵
抗R11を通じて電源電圧(VDD)に連結され、オフ
セット抵抗R13を介して比較器C11の反転入力ター
ミナルとなる第1ノード13に連結される。比較器C1
2の反転入力ターミナルとなる第2ノード14と第1ノ
ード13間にはオフセット抵抗R14が連結される。比
較器C14の反転入力ターミナルとなる第4ノード16
と第3ノード15間にはオフセット抵抗R16が連結さ
れる。第4ノード16は抵抗R17を通じて接地電圧
(GND)に連結される。
【0017】比較器C11の出力となるノイズ抑制デー
タはデータバッファDB1に印加され、データバッファ
DB1は有効受信データ(VRD)を発生する。比較器
C11の出力は他の比較器C12ないしC14の出力と
ともに自動選択レベル調整部10に印加される。自動選
択レベル調整部10は前記比較器C11ないしC14か
らの出力を入力し、入力信号(RD+)、(RD−)の
感知レベルに応じてデータバッファDB1を制御する受
信活性化信号(ORE)を発生する。
【0018】図2は図1の自動選択レベル調整部10の
実施例を示す回路図である。図2に示すように、比較器
C11、C12の出力信号はANDゲートN1に入力さ
れる。比較器C12、C13の出力はANDゲートN2
に入力される。比較器C13、C14の出力はANDゲ
ートN3に入力される。ANDゲートN1の出力はTフ
リップフロップT1の入力端子CPクロックパルスとし
て印加される。TフリップフロップT1にはTフリップ
フロップT2およびT3が直列連結され、Tフリップフ
ロップT1ないしT3の出力はANDゲートN4に入力
される。ANDゲートN2の出力はTフリップフロップ
T4のクロックパルスとして印加される。Tフリップフ
ロップT4にはTフリップフロップT5およびT6が直
列連結され、TフリップフロップT4ないしT6の出力
はANDゲートN5に入力される。ANDゲートN3の
出力はTフリップフロップT7のクロックパルスとして
印加される。TフリップフロップT7にはTフリップフ
ロップT8およびT9が直列連結され、Tフリップフロ
ップT7ないしT9の出力はANDゲートN6に入力さ
れる。TフリップフロップT1ないしT9の制御端子C
DNにはTフリップフロップの初期状態を設定するリン
ク感知信号(LNKC)を入力するNORゲートNR1
の出力が印加される。また、NORゲートNR1には後
述する受信活性化信号(ORE)が印加される。AND
ゲートN4の出力はANDゲートN7に印加される。A
NDゲートN5の出力はインバータI1を通じてAND
ゲートN7に印加される。ANDゲートN6の出力はイ
ンバータI2を通じてANDゲートN7に印加される。
また、ANDゲートN4の出力はANDゲートN5の出
力とともにANDゲートN8に入力される。ANDゲー
トN6の出力はインバータI2を通じてANDゲートN
8に入力される。ANDゲートN4の出力はANDゲー
トN5およびN6の出力とともにANDゲートN9に入
力される。ANDゲートN7の出力は比較器C12の出
力を入力するデータバッファDB2を制御する。AND
ゲートN8の出力は比較器C13の出力を入力するデー
タバッファDB3を制御する。
【0019】また、ANDゲートN9の出力は比較器C
14の出力を入力するデータバッファDB4を制御す
る。データバッファDB2ないしDB4の出力はORゲ
ートOR1に入力され、ORゲートOR1の出力はDフ
リップフロップD1に入力される。Dフリップフロップ
D1の制御端子にはリンク感知信号(LNKC)がイン
バータI6を通じて印加される。DフリップフロップD
1の出力は図1に示すデータバッファDB1を制御する
受信活性化信号(ORE)となる。
【0020】次に、図3の電圧波形図に基づいて本発明
による動作を説明する。図1で、オフセット抵抗R13
の抵抗値はROであり、残りのオフセット抵抗R14な
いしR16の抵抗値はそれぞれRO/3である。図1
で、オフセット電圧Vo(またはVr)はVo=VDD
×RO/(R11+RO+R12)と設定される。
【0021】したがって、比較器C12ないしC14の
反転入力ターミナルに印加される電圧(Vr1)、(V
r2)、(Vr3)はそれぞれ4Vo/3、5Vo/
3、2Voとなる。図2で、リンク感知信号(LNK
C)によりTフリップフロップT1ないしT9が初期化
されると、データバッファの制御端子にはローレベルの
信号が印加される。その後、リンク感知信号(LNK
C)がローレベルとなると、前記比較器から発生された
信号によりTフリップフロップが動作する。各比較器の
出力に対して3つのステージで構成されたTフリップフ
ロップの各出力がすべてハイレベルとなると、ANDゲ
ートN7ないしN9の出力がすべてハイレベルとなる。
各比較器の出力に対してTフリップフロップを3つのス
テージで構成したことは、受信信号に対する感知信頼性
を確保するためであり、必要によってはステージの数を
調整することも可能である。
【0022】データバッファDB2ないしDB4をそれ
ぞれ通過したANDゲートN7ないしN9の出力レベル
に応じて有効受信データ(VRD)のレベルが決定され
るが、ORゲートOR1に入力される入力信号がすべて
ハイレベルである場合は有効受信データ(VRD)のレ
ベルはVr3と決定され、データバッファDB2および
DB3の出力信号がハイレベルでありデータバッファD
B4の出力信号がローレベルである場合は有効受信デー
タ(VRD)のレベルはVr2と決定され、データバッ
ファDB2がハイレベルでありデータバッファDB3な
いしDB4の出力信号がローレベルである場合は有効受
信データ(VRD)のレベルはVr1と決定される。
【0023】すなわち本発明は、比較器から発生する感
知信号をもとに前記Vr1ないしVr3のうちのいずれ
かを有効受信データ(VRD)の感知レベルとして設定
させるものである。
【0024】
【発明の効果】以上詳細に説明したように、本発明は線
路負荷などにより信号成分が減殺されても受信された信
号のレベルを感知し、それによって有効な受信信号が決
定されるため、有効受信データに対する信頼性を増大さ
せることができる。さらに本発明によれば、多様なレベ
ルの有効受信データを選択し得るのでコンピュータネッ
トワークなどで媒体の特性に合う受信レベルを適用させ
ることができる。
【図面の簡単な説明】
【図1】本発明による信号受信装置の構成を示す図面で
ある。
【図2】本発明による信号受信装置の自動選択レベル調
整部の構成を示す回路図である。
【図3】本発明による信号受信装置の信号の電圧波形を
示す図面である。
【図4】従来の信号受信装置の構成を示す回路図であ
る。
【符号の説明】
RD+,RD− 入力信号 R11〜R18 抵抗 10 自動選択レベル調整部 C11〜C14 比較器 N1〜N9 ANDゲート ORE 受信活性化信号 NR1 NORゲート OR1 ORゲート D1 Dフリップフロップ T1〜T9 Tフリップフロップ DB2〜DB4 データバッファ LNKC リンク感知信号 VRD 有効受信データ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 信号を受信することのできる信号受信装
    置において、 受信された入力信号と複数の感知レベルを比較して複数
    の感知信号を設定する比較手段と、 前記比較手段から発生した前記複数の感知信号を入力
    し、前記複数の感知レベルのうち前記入力信号のレベル
    に該当する感知レベルを選択する自動レベル選択調整部
    とを備えることを特徴とする、信号受信装置。
  2. 【請求項2】 前記自動レベル選択調整部は、前記複数
    の感知信号の各々に対して直列連結された複数のフリッ
    プフロップステージと、前記複数のステージから発生し
    た信号を入力して前記入力信号のレベルを選択する手段
    とを備えることを特徴とする、請求項1記載の信号受信
    装置。
JP7008861A 1994-11-09 1995-01-24 信号受信装置 Expired - Fee Related JP2839850B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR94P29325 1994-11-09
KR1019940029325A KR0139657B1 (ko) 1994-11-09 1994-11-09 자동레벨선택기능을 가지는 신호수신장치

Publications (2)

Publication Number Publication Date
JPH08139689A true JPH08139689A (ja) 1996-05-31
JP2839850B2 JP2839850B2 (ja) 1998-12-16

Family

ID=19397467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7008861A Expired - Fee Related JP2839850B2 (ja) 1994-11-09 1995-01-24 信号受信装置

Country Status (3)

Country Link
US (1) US5703505A (ja)
JP (1) JP2839850B2 (ja)
KR (1) KR0139657B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997046946A1 (fr) 1996-06-05 1997-12-11 Aim Corporation Terminal, dispositif de fourniture d'informations, systeme et support d'enregistrement

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3390325B2 (ja) * 1997-05-21 2003-03-24 沖電気工業株式会社 キー入力装置
US6137306A (en) * 1998-07-07 2000-10-24 Matsushita Electric Industrial Co., Ltd. Input buffer having adjustment function for suppressing skew
TW445718B (en) * 1999-03-26 2001-07-11 Matsushita Electric Ind Co Ltd Discriminator
TW454090B (en) * 1999-08-23 2001-09-11 Via Tech Inc Apparatus and method for testing crossover point of voltage signal
WO2006092843A1 (ja) * 2005-02-28 2006-09-08 Fujitsu Limited 復調回路および電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02298121A (ja) * 1989-05-12 1990-12-10 Hitachi Denshi Ltd 自動スケルチ回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3721975A (en) * 1971-10-07 1973-03-20 Singer Co High speed analog-to-digital converter
IE38230B1 (en) * 1972-09-15 1978-01-18 Ind Des Telecommunications Com Improvements in digital coders
US4006412A (en) * 1974-10-29 1977-02-01 The United States Of America As Represented By The Secretary Of The Navy Digital display system circuit
JPS61137076A (ja) * 1984-12-07 1986-06-24 Matsushita Electric Ind Co Ltd 正弦波入力レベル判定装置
JPH0773213B2 (ja) * 1987-11-20 1995-08-02 三菱電機株式会社 A/dコンバータ
JPH01177660U (ja) * 1988-06-02 1989-12-19
US5060083A (en) * 1989-01-13 1991-10-22 Ricoh Company, Ltd. Background level detection method
JP2843393B2 (ja) * 1989-12-29 1999-01-06 沖電気工業株式会社 多値レベル出力回路
JPH0669800A (ja) * 1992-08-20 1994-03-11 Fujitsu Ltd A/dコンバータ
FR2718910B1 (fr) * 1994-04-18 1996-05-31 Sat Dispositif de décision à seuils adaptatifs pour modulation à multiétat.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02298121A (ja) * 1989-05-12 1990-12-10 Hitachi Denshi Ltd 自動スケルチ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997046946A1 (fr) 1996-06-05 1997-12-11 Aim Corporation Terminal, dispositif de fourniture d'informations, systeme et support d'enregistrement

Also Published As

Publication number Publication date
JP2839850B2 (ja) 1998-12-16
KR960018935A (ko) 1996-06-17
US5703505A (en) 1997-12-30
KR0139657B1 (ko) 1998-07-01

Similar Documents

Publication Publication Date Title
JP3741899B2 (ja) データのデューティサイクルを補正するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路
US20030210035A1 (en) Variable attenuation circuit for a differential variable reluctance sensor with enhanced initial threshold accuracy
JPH08139689A (ja) 信号受信装置
US7268603B2 (en) Method and apparatus for reducing duty cycle distortion of an output signal
JP3636232B2 (ja) 機能選択が可能な集積回路およびその機能選択方法
JPH10271680A (ja) 電源回路
US6194965B1 (en) Differential signal detection circuit
US6111443A (en) Accelerated switching by selection of various threshold levels
JP2000156630A (ja) 自動識別レベル制御回路
US5060178A (en) System for analog-digital-analog conversion
US6801584B1 (en) Using a differential signal in adjusting a slice voltage for a single-ended signal
JPH05235705A (ja) Rsフリップフロップ回路
JP2000003630A (ja) スイッチ入力回路
JP2585231B2 (ja) ゼロクロス検出回路
JP3381683B2 (ja) 差動入力回路及びその誤動作防止方法
US4430618A (en) Input buffer circuit
KR100446276B1 (ko) 펄스 신호 발생기
JP3583334B2 (ja) 波形整形回路
JP3384650B2 (ja) 直流伝送率可変回路
JPH0818583A (ja) 伝送線路終端方法
JP3132450B2 (ja) 差動受信回路
JP3299387B2 (ja) 入力判別回路
JPH07115361A (ja) 条件設定回路
JPS58137328A (ja) 入力回路
JP2587527B2 (ja) スイッチ・レシーバ回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980922

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees