JPS60127831A - ミユ−テイング装置 - Google Patents

ミユ−テイング装置

Info

Publication number
JPS60127831A
JPS60127831A JP58235749A JP23574983A JPS60127831A JP S60127831 A JPS60127831 A JP S60127831A JP 58235749 A JP58235749 A JP 58235749A JP 23574983 A JP23574983 A JP 23574983A JP S60127831 A JPS60127831 A JP S60127831A
Authority
JP
Japan
Prior art keywords
circuit
muting
output
signal
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58235749A
Other languages
English (en)
Inventor
Masaaki Nakano
雅明 中野
Kiyoshi Kubo
潔 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58235749A priority Critical patent/JPS60127831A/ja
Publication of JPS60127831A publication Critical patent/JPS60127831A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B14/00Transmission systems not characterised by the medium used for transmission
    • H04B14/02Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/04Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Noise Elimination (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、伝送路で発生したエラーが訂正不可能以上に
なると、スピーカに流れる音声信号などを強制的にオフ
させるミューティング装置に関する0 従来例の構成とその問題点 音声信号をPCM化し受信装置へ伝送する方式では、伝
送路においてビットエラーが発生すると、再生した時、
激音となるため、一般的に送信装置において、音声デー
タ信号にパリティ信号(チェックあるいは訂正)を伺加
し、受信部でパリティ信号をチェックし、その結果にお
いて、誤りがあれば、直ちにミューティングを施し、ス
ピーカに音がでないようにしている。その−例を第1図
に示す。
第1図において、1は光フアイバーケーブル等の伝送路
を介して光電変換され、音声データ信号列に変換した信
号の入力端子、2はデコーダ、3はクロック発生器、4
はフレーム同期発生器、5はエラー検出器、6はエラー
訂正器、7はエラー訂正不可能領域検出器、8はD/A
コンバータ、9はロウパスフィルタ(LPF )、10
はミューティング回路、11は増幅器、12はスピーカ
である。
音声データ信号列に変換された信号は、デコーダ2で量
子化音声データに復号化される。伝送データに同期した
連続のクロックパルスを発生するクロック発生器3の出
力で音声データ信号列に含捷れているフレーム同期をフ
レーム同期発生器4で検出し、その出力はデコーダ2、
エラー検出器5、エラー訂正器6へ供給される。デコー
ダ2の出力はエラー訂正器6に入力され、入力端子1の
信号からエラー箇所を検出するエラー検出器5からの出
力によってエラー箇所が訂正される。エラー訂正器6の
出力は、エラー訂正不可能領域検出器7およびD/Aコ
ンバータ8に入力される。
D/Aコンバータ8の出力は、LPF9、ミューティン
グ回路10.増幅器11を介してスピーカ12に供給さ
れる。また、エラー訂正不可能領域検出器7の出力はミ
ューティング回路1oに供給され、エラーが訂正できな
い領域に達すると、L PF9からのアナログ音声信号
をオフさせている0 このような方法によるミューティング回路は、第2図に
示すようなFETのゲートに、ミューティングをかける
時には急速に立上り、解除する時には徐々に立下る制御
電圧を印加し、音声信号出力を徐々に変化させてミュー
ティングを行なウモので、この方法における問題は、■
FETのオン抵抗に比して抵抗Rを相当大きい値にする
必要がある。■FETを用いるために大振幅の音声信号
を入力すると波形が歪む欠点があった。
その対策として、トランジスタをディファレジシャル構
成にして制御する方法がとられているが、いずれにして
も、入力動作レベルは小さく、ダイナミックレンジの広
い音声信号に対してはS/Nの点で相当留意する必要が
あった。
発明の目的 本発明は、以上述べたように、アナログ制御でミューテ
ィングを行なう方法に対し、アナログとデジタルの組み
合わせにより、大振幅の音声信号に対しても歪みのない
新規なミューティング装置を提供することを目的とする
発明の構成 外部より供給されるミューティング制御信号によって動
作する高周波および低周波の発振機能と、ミューティン
グ制御信号によって上記各発振器の出力をゲートし、n
ピッ)(n=アナログスイッチ回路の選択素子数)分の
クロックのみを通過させる機能と、このクロックを分周
し、n個の個別端子と1個の共通端子から成るアナログ
スイッチ回路を動作させる機能を有し、アナログスイッ
チ回路の共通端子および個別端子に接続された抵抗の分
割比によってミューティングを行なうもので、このアナ
ログスイッチ回路の動作は、ミューティングをかける時
には、高周波パルスで抵抗分割比の高い方から順次に、
また、解除する時には、低周波パルスで抵抗分割比の低
い方から順次に選択することにより、ミューティングを
かける時は速く、解除する時は緩やかにアナログ音声信
号の出力電圧を変化させるものである。
実施例の説明 以下、本発明の実施例について詳細に説明する。
第3図は、本発明の一実施例であるミューティング装置
のブロックダイヤフラム、第4図は、同実施例の動作を
説明するタイミングチャートである。第5図は、本発明
の第3図に示すアナログスイッチ回路で音声信号を制御
する第2の構成手段を示すブロック図である。
第3図において、13は第1図で説明したエラー訂正が
不可能となった領域においてパルスを発生するエラー訂
正不可能領域検出器7の検出信号(ミューティング制御
信号)を入力する入力端子、14は入力端子13からの
ミューティング制御信号の正極性で動作し、高周波パル
スを発生する第1のゲーテイツトオシレータ(OSC)
、15は入力端子13からのミューティング制御信号の
極性を反転する反転回路、16は反転回路16の出力で
動作し、入力端子13に供給されるミューティング制御
信号の負極性側で、低周波パルスを発生する第2のゲー
テイツトオシレータ(OSC)、17は入力端子13か
らのミューティング制御信号の立上シおよび立下りにお
いて短時間のパルスを発生する短パルス発生回路、18
は入力端子13からのミューティング制御信号と、短パ
ルス発生回路17と、第1のゲーテイツトオシレータ1
4と、第2のゲーテイツトオシレータ16の出力で動作
し、ミューティング制御信号の正極性時には第1のゲー
テイツトオシレータ14の周波数によるn時間幅、負極
性時には第2のゲーテイツトオシレータ16の周波数に
よるn時間幅(n−アナログスイッチ回路の個別側数)
遅延回路、19は第2のゲーテイツトオシレータ16の
出力を、遅延回路18と反転回路15の出力で通過させ
る第1のゲート回路、2Oは第1のゲーテイツトオシレ
ータ14の出力を遅延回路18出力と入力端子13から
のミューティング制御信号で通過させる第2のゲート回
路、21第1のはゲート回路19と第2のゲート回路2
0の各々の出力を合成する合成回路、22は入力端子1
3からのミューティング制御信号と合成回路21と短パ
ルス発生回路17の出力で動作し、ミューティング制御
信号の正極性ではカウントアツプし、負極性ではカウン
トダウンするアップダウン分周回路、23はアップダウ
ン分周回路22の出力で動作し出力はアナログスイッチ
回路24の各スイッチに接続されているデコーダ回路、
24はデコーダ23の出力で動作するn個の個別端子と
1個の共通端子から成るアナログスイッチ回路、25は
第1図で説明したD/Aコンバータ8およびLPF9で
、デジタルをアナログに変換したアナログ音声信号を入
力する入力端子、2θは入力されたアナログ音声信号を
増幅する増幅回路、27はアナログスイッチ回路24の
共通端子と増幅回路26の出力間に接続された抵抗R1
28はアナログスイッチ回路24のn個の個別端子にそ
れぞれ接続した抵抗群(R1・・・・・・Rn)で、−
一方はGNDされている0抵抗群28はアナログスイッ
チ回路24の個別端子(1/ 、 2/ 、 3/、・
・・n勺が順次スイッチングする方向に従って、抵抗値
は小さくなっている(R1〉Rn)029はアナログス
イッチ24のスイッチングノイズ等を除去するためのロ
ウバスフィルタ(LPF)、30はミューティング制御
されたアナログ音声信号出力端子である。
次にこの装置の動作について、第4図に示すタイミング
チャートを用いて説明する。
入力端子1,3へ入力されたミューティング制御信号イ
は、第1のゲーテイツトオシレータ14へ入力し、ミュ
ーティング制御信号イの正極性の区間、高周波バルスロ
を発生させる。また、ミューティング制御信号イを反転
回路16を介して、第2のゲーテイツトオシレータ16
に入力し、ミューティジグ制御信号イの負極性の区間に
おいて低周波パルス、ノーを発生させる。
短パルス発生回路17によって、ミューティング制御信
号イの立上りおよび立下りに短時間のパルス二を発生さ
せ、遅延回路18、アップダウン分周回路22をそれぞ
れセットする。
遅延回路18は、短パルス発生回路17からの出力信号
二と、第1のゲーテイツトオシレータ14の出力信号口
と、第2のゲーテイツトオシレータ16の出力信号ハと
、ミューティング制御信号イによって、ミューティング
制御信号イの正極性時には第1のゲーテイツトオシレー
タ14の高周波パルス、口でnカウントした時間幅、負
極性時には第2のゲーテイツトオシレータ16の低周波
ノくルス、ハでnカウントした時間幅(nニアナログス
イッチ回路24の個別側数)の遅延ノくルス、ホを発生
させる。
遅延回路18の出力、ホと反転回路16の出力と第2の
ゲーテイツトオシレータ16の出カッ)を第1のゲート
回路19に入力し、n時間幅の区間のみ低周波パルスを
通過させたへなる信号を得る。
また、逆に、遅延回路18の出力ホとミューティング制
御信号イと第1のゲーテイツトオシレータ14の出力口
を第2のゲート回路20に入力し、n時間幅の区間のみ
高周波パルスを通過させたトなる信号を得る。
第1のゲート回路19の出力へおよび第2のゲート回路
2Oの出カドを合成回路21に入力し、信号チを得る0
合成回路21の出力チは、アップダウン分周器22に入
力する。
アップダウン分周回路22は、短ノ<ルス発生回路17
のパルス、二によってクリアーされ、すに示すようにミ
ューティング制御信号イの極性でカウントアツプあるい
はカウントダウンが決定される。アップダウン分周回路
22の分周出力はデコーダ回路23へ入力する。デコー
ダ回路23は、アナログスイッチ回路24の各スイッチ
をアップダウン分周回路22の分周方向によって、順次
1′→n′へ、あるいはn′→1′へ順次選択動作させ
る(信号ヌ、ル、ヲ)。
入力端子25に入力されたアナログ音声信号は増幅回路
26で増幅され、抵抗27を介してアナログスイッチ回
路24の共通端子およびL P F29に入力される。
以上の事から、ミューティングをかける時は、第1のゲ
ーテイツトオシレータ14のn個分の高周波パルスを、
また、解除する時には、第2のゲーテイツトオシレータ
16のn個分の低周波パルスをそれぞれ切換えて、アン
プダウン分周回路22に入力し、かつ、ミューティング
をかける時はアップダウン分周回路22はカウントアツ
プさせ、解除する時にはカウントダウンさせることによ
り、アナログスイッチ回路24は個別端子に設けた抵抗
群28を、カウントアツプの時(ミューティングをかけ
た時)には高周波のパルスによって個別端子1′→n′
へ、また、カウントダウンの時(ミューティング解除の
時)には低周波のパルスによって個別端子n′→1′へ
順次セレクトし、抵抗R27と抵抗群28との分割比に
よって、アナログ音声信号の電圧をコントロールする。
したがって、アナログ音声信号の電圧は、ミューティン
グをかける時には早く小さくなり、解除する時には徐々
に大きくなる信号ワとなる。
抵抗R27とアナログスイッチ回路24の共通端子との
接続点から取出したミューティングされたアナログ音声
信号は、LPF29を介してアナログ音声信号出力端子
3oへ出力される。
第3図の発明において、1個の共通端子とn個の個別端
子から成るアナログスイッチ回路24の各個別端子に接
続した抵抗の一方はGNDにして、共通端子より音声信
号を取出しているが、第5図(→および(均に示すよう
に、増幅回路26のアナログ音声信号出力を、並列に接
続したn個の抵抗群28を介して負荷抵抗31により取
出すこともできる。この時には、デコーダ回路23の出
力によって、ミューティングをかけない時には、必ず1
番目のアナログスイッチはオンさせておき、ミューティ
ングをかける時は、1番目のスイッチはオフされ、2番
目以降順次セレクトされる。
また、第4図および第6図におけるアナログスイッチ回
路の選択動作は、1′→n′またはn′→1′の方向に
順次選択しているが、デコーダ回路の出力において、そ
れぞれの個別端子を任意に1個もしくは複数個同時に選
択し、その複数のアナログスイッチを介した合成抵抗に
よって分割比を変えることも可能である。
発明の効果 以上のように、アナログとデジタルの組み合せによる簡
単な構成により、歪みのない、安定した新規なミューテ
ィング装置を提供するものであり、実用的効果は大であ
る。
【図面の簡単な説明】
第1図はミューティングシステムを説明するブロック図
、第2図は従来のミューティング回路を示す回路図、第
3図は本発明の一実施例におけるミューティング装置の
ブロック図、第4図は第3図におけるミューティング装
置の動作を説明するタイミングチャート、第5図(a)
 、 (h)は本発明の他の実施例を示す要部回路図で
ある。 13・・・・・・ミューティング制御信号入力端子、1
4・・・・・・第1のゲーテイツトオシレータ、15・
・・・・・反転回路、16・・・・・・第2のゲーテイ
ツトオシレータ、17・・・・・・短パルス発生回路、
18・・・・・遅延回路、19・・・・・・第1のゲー
ト回路、2○・・・・・・第2のゲート回路、21・・
・・・・合成回路、22・・・・・・アップダウン分周
回路、23・・・・・・デコーダ回路、24・・・・・
・アナログスイッチ回路、26・・・・・・アナログ音
声信号入力端子、26・・・・・・増幅回路、27・・
・・・・抵抗、28・・・・・・抵抗群、29・・・・
・・ロウパスフィルタ(LPF)、30・・・・・・ア
ナログ音声信号出力端子、31・・・・・・負荷抵抗。

Claims (1)

    【特許請求の範囲】
  1. アナログ入力信号を分圧制御するための複数のスイッチ
    部からなるスイッチ回路と、前記スイッチ回路のスイッ
    チ部のそれぞれに接続された抵抗群と、ミューティング
    制御信号で動作する高周波および低周波の発振回路と、
    前記ミューティング制御信号によって、前記各発振器の
    出力をゲートし、前記スイッチ回路のスイッチ数と同数
    のりロックを通過させるゲート回路と、前記ゲート回路
    の出力を分周する分周回路と、前記分周回路の出力によ
    って前記スイッチ回路のスイッチ部を選択するデコーダ
    回路とから成るミューティング装置。
JP58235749A 1983-12-14 1983-12-14 ミユ−テイング装置 Pending JPS60127831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58235749A JPS60127831A (ja) 1983-12-14 1983-12-14 ミユ−テイング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58235749A JPS60127831A (ja) 1983-12-14 1983-12-14 ミユ−テイング装置

Publications (1)

Publication Number Publication Date
JPS60127831A true JPS60127831A (ja) 1985-07-08

Family

ID=16990653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58235749A Pending JPS60127831A (ja) 1983-12-14 1983-12-14 ミユ−テイング装置

Country Status (1)

Country Link
JP (1) JPS60127831A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02174422A (ja) * 1988-12-27 1990-07-05 Mitsubishi Electric Corp 信号処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02174422A (ja) * 1988-12-27 1990-07-05 Mitsubishi Electric Corp 信号処理装置

Similar Documents

Publication Publication Date Title
JP3889546B2 (ja) レベル調整回路
JPH0629853A (ja) デジタル/アナログ変換器
KR20080027152A (ko) 뮤트 회로
US4144790A (en) Choral generator
JPS60127831A (ja) ミユ−テイング装置
US4924192A (en) Adjusting apparatus for adjusting sound volume or sound quality
JPS6113653B2 (ja)
JPH0555917A (ja) A/dコンバータ
JP2000059896A (ja) サラウンド調整装置
RU2265951C2 (ru) Способ и устройство для коррекции частотных искажений (автоматический эквалайзер)
JPH11340759A (ja) オーディオ装置
JPS61137281A (ja) 記録再生装置
KR930006192Y1 (ko) 입체효과 서라운드회로
JP3318446B2 (ja) イコライザおよびこれを用いるオーディオ装置
JPH11150477A (ja) D/a変換器
EP0308540B1 (en) Oscillator circuit
JP2902520B2 (ja) 映像信号処理装置
JP3332219B2 (ja) 音場拡大装置
JPH03261225A (ja) Pcmエンコーダの直流オフセットの調整方法
JP3140283B2 (ja) オーディオ装置
JPH06133398A (ja) 音響再生装置
JPH0998089A (ja) データ変換装置およびこれを用いた音響装置
JPH0583138A (ja) デジタル/アナログ変換器
JPS6035810A (ja) デグリツジ回路
JPS6029048A (ja) D/a変換器