JPS60127831A - ミユ−テイング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、伝送路で発生したエラーが訂正不可能以上に
なると、スピーカに流れる音声信号などを強制的にオフ
させるミューティング装置に関する０ 従来例の構成とその問題点 音声信号をＰＣＭ化し受信装置へ伝送する方式では、伝
送路においてビットエラーが発生すると、再生した時、
激音となるため、一般的に送信装置において、音声デー
タ信号にパリティ信号（チェックあるいは訂正）を伺加
し、受信部でパリティ信号をチェックし、その結果にお
いて、誤りがあれば、直ちにミューティングを施し、ス
ピーカに音がでないようにしている。その−例を第１図
に示す。

第１図において、１は光フアイバーケーブル等の伝送路
を介して光電変換され、音声データ信号列に変換した信
号の入力端子、２はデコーダ、３はクロック発生器、４
はフレーム同期発生器、５はエラー検出器、６はエラー
訂正器、７はエラー訂正不可能領域検出器、８はＤ／Ａ
コンバータ、９はロウパスフィルタ（ＬＰＦ　）、１０
はミューティング回路、１１は増幅器、１２はスピーカ
である。

音声データ信号列に変換された信号は、デコーダ２で量
子化音声データに復号化される。伝送データに同期した
連続のクロックパルスを発生するクロック発生器３の出
力で音声データ信号列に含捷れているフレーム同期をフ
レーム同期発生器４で検出し、その出力はデコーダ２、
エラー検出器５、エラー訂正器６へ供給される。デコー
ダ２の出力はエラー訂正器６に入力され、入力端子１の
信号からエラー箇所を検出するエラー検出器５からの出
力によってエラー箇所が訂正される。エラー訂正器６の
出力は、エラー訂正不可能領域検出器７およびＤ／Ａコ
ンバータ８に入力される。

Ｄ／Ａコンバータ８の出力は、ＬＰＦ９、ミューティン
グ回路１０．増幅器１１を介してスピーカ１２に供給さ
れる。また、エラー訂正不可能領域検出器７の出力はミ
ューティング回路１ｏに供給され、エラーが訂正できな
い領域に達すると、Ｌ　ＰＦ９からのアナログ音声信号
をオフさせている０ このような方法によるミューティング回路は、第２図に
示すようなＦＥＴのゲートに、ミューティングをかける
時には急速に立上り、解除する時には徐々に立下る制御
電圧を印加し、音声信号出力を徐々に変化させてミュー
ティングを行なウモので、この方法における問題は、■
ＦＥＴのオン抵抗に比して抵抗Ｒを相当大きい値にする
必要がある。■ＦＥＴを用いるために大振幅の音声信号
を入力すると波形が歪む欠点があった。

その対策として、トランジスタをディファレジシャル構
成にして制御する方法がとられているが、いずれにして
も、入力動作レベルは小さく、ダイナミックレンジの広
い音声信号に対してはＳ／Ｎの点で相当留意する必要が
あった。

発明の目的 本発明は、以上述べたように、アナログ制御でミューテ
ィングを行なう方法に対し、アナログとデジタルの組み
合わせにより、大振幅の音声信号に対しても歪みのない
新規なミューティング装置を提供することを目的とする
。

発明の構成 外部より供給されるミューティング制御信号によって動
作する高周波および低周波の発振機能と、ミューティン
グ制御信号によって上記各発振器の出力をゲートし、ｎ
ピッ）（ｎ＝アナログスイッチ回路の選択素子数）分の
クロックのみを通過させる機能と、このクロックを分周
し、ｎ個の個別端子と１個の共通端子から成るアナログ
スイッチ回路を動作させる機能を有し、アナログスイッ
チ回路の共通端子および個別端子に接続された抵抗の分
割比によってミューティングを行なうもので、このアナ
ログスイッチ回路の動作は、ミューティングをかける時
には、高周波パルスで抵抗分割比の高い方から順次に、
また、解除する時には、低周波パルスで抵抗分割比の低
い方から順次に選択することにより、ミューティングを
かける時は速く、解除する時は緩やかにアナログ音声信
号の出力電圧を変化させるものである。

実施例の説明 以下、本発明の実施例について詳細に説明する。

第３図は、本発明の一実施例であるミューティング装置
のブロックダイヤフラム、第４図は、同実施例の動作を
説明するタイミングチャートである。第５図は、本発明
の第３図に示すアナログスイッチ回路で音声信号を制御
する第２の構成手段を示すブロック図である。

第３図において、１３は第１図で説明したエラー訂正が
不可能となった領域においてパルスを発生するエラー訂
正不可能領域検出器７の検出信号（ミューティング制御
信号）を入力する入力端子、１４は入力端子１３からの
ミューティング制御信号の正極性で動作し、高周波パル
スを発生する第１のゲーテイツトオシレータ（ＯＳＣ）
、１５は入力端子１３からのミューティング制御信号の
極性を反転する反転回路、１６は反転回路１６の出力で
動作し、入力端子１３に供給されるミューティング制御
信号の負極性側で、低周波パルスを発生する第２のゲー
テイツトオシレータ（ＯＳＣ）、１７は入力端子１３か
らのミューティング制御信号の立上シおよび立下りにお
いて短時間のパルスを発生する短パルス発生回路、１８
は入力端子１３からのミューティング制御信号と、短パ
ルス発生回路１７と、第１のゲーテイツトオシレータ１
４と、第２のゲーテイツトオシレータ１６の出力で動作
し、ミューティング制御信号の正極性時には第１のゲー
テイツトオシレータ１４の周波数によるｎ時間幅、負極
性時には第２のゲーテイツトオシレータ１６の周波数に
よるｎ時間幅（ｎ−アナログスイッチ回路の個別側数）
遅延回路、１９は第２のゲーテイツトオシレータ１６の
出力を、遅延回路１８と反転回路１５の出力で通過させ
る第１のゲート回路、２Ｏは第１のゲーテイツトオシレ
ータ１４の出力を遅延回路１８出力と入力端子１３から
のミューティング制御信号で通過させる第２のゲート回
路、２１第１のはゲート回路１９と第２のゲート回路２
０の各々の出力を合成する合成回路、２２は入力端子１
３からのミューティング制御信号と合成回路２１と短パ
ルス発生回路１７の出力で動作し、ミューティング制御
信号の正極性ではカウントアツプし、負極性ではカウン
トダウンするアップダウン分周回路、２３はアップダウ
ン分周回路２２の出力で動作し出力はアナログスイッチ
回路２４の各スイッチに接続されているデコーダ回路、
２４はデコーダ２３の出力で動作するｎ個の個別端子と
１個の共通端子から成るアナログスイッチ回路、２５は
第１図で説明したＤ／Ａコンバータ８およびＬＰＦ９で
、デジタルをアナログに変換したアナログ音声信号を入
力する入力端子、２θは入力されたアナログ音声信号を
増幅する増幅回路、２７はアナログスイッチ回路２４の
共通端子と増幅回路２６の出力間に接続された抵抗Ｒ１
２８はアナログスイッチ回路２４のｎ個の個別端子にそ
れぞれ接続した抵抗群（Ｒ１・・・・・・Ｒｎ）で、−
一方はＧＮＤされている０抵抗群２８はアナログスイッ
チ回路２４の個別端子（１／　、　２／　、　３／、・
・・ｎ勺が順次スイッチングする方向に従って、抵抗値
は小さくなっている（Ｒ１〉Ｒｎ）０２９はアナログス
イッチ２４のスイッチングノイズ等を除去するためのロ
ウバスフィルタ（ＬＰＦ）、３０はミューティング制御
されたアナログ音声信号出力端子である。

次にこの装置の動作について、第４図に示すタイミング
チャートを用いて説明する。

入力端子１，３へ入力されたミューティング制御信号イ
は、第１のゲーテイツトオシレータ１４へ入力し、ミュ
ーティング制御信号イの正極性の区間、高周波バルスロ
を発生させる。また、ミューティング制御信号イを反転
回路１６を介して、第２のゲーテイツトオシレータ１６
に入力し、ミューティジグ制御信号イの負極性の区間に
おいて低周波パルス、ノーを発生させる。

短パルス発生回路１７によって、ミューティング制御信
号イの立上りおよび立下りに短時間のパルス二を発生さ
せ、遅延回路１８、アップダウン分周回路２２をそれぞ
れセットする。

遅延回路１８は、短パルス発生回路１７からの出力信号
二と、第１のゲーテイツトオシレータ１４の出力信号口
と、第２のゲーテイツトオシレータ１６の出力信号ハと
、ミューティング制御信号イによって、ミューティング
制御信号イの正極性時には第１のゲーテイツトオシレー
タ１４の高周波パルス、口でｎカウントした時間幅、負
極性時には第２のゲーテイツトオシレータ１６の低周波
ノくルス、ハでｎカウントした時間幅（ｎニアナログス
イッチ回路２４の個別側数）の遅延ノくルス、ホを発生
させる。

遅延回路１８の出力、ホと反転回路１６の出力と第２の
ゲーテイツトオシレータ１６の出カッ）を第１のゲート
回路１９に入力し、ｎ時間幅の区間のみ低周波パルスを
通過させたへなる信号を得る。

また、逆に、遅延回路１８の出力ホとミューティング制
御信号イと第１のゲーテイツトオシレータ１４の出力口
を第２のゲート回路２０に入力し、ｎ時間幅の区間のみ
高周波パルスを通過させたトなる信号を得る。

第１のゲート回路１９の出力へおよび第２のゲート回路
２Ｏの出カドを合成回路２１に入力し、信号チを得る０
合成回路２１の出力チは、アップダウン分周器２２に入
力する。

アップダウン分周回路２２は、短ノ＜ルス発生回路１７
のパルス、二によってクリアーされ、すに示すようにミ
ューティング制御信号イの極性でカウントアツプあるい
はカウントダウンが決定される。アップダウン分周回路
２２の分周出力はデコーダ回路２３へ入力する。デコー
ダ回路２３は、アナログスイッチ回路２４の各スイッチ
をアップダウン分周回路２２の分周方向によって、順次
１′→ｎ′へ、あるいはｎ′→１′へ順次選択動作させ
る（信号ヌ、ル、ヲ）。

入力端子２５に入力されたアナログ音声信号は増幅回路
２６で増幅され、抵抗２７を介してアナログスイッチ回
路２４の共通端子およびＬ　Ｐ　Ｆ２９に入力される。

以上の事から、ミューティングをかける時は、第１のゲ
ーテイツトオシレータ１４のｎ個分の高周波パルスを、
また、解除する時には、第２のゲーテイツトオシレータ
１６のｎ個分の低周波パルスをそれぞれ切換えて、アン
プダウン分周回路２２に入力し、かつ、ミューティング
をかける時はアップダウン分周回路２２はカウントアツ
プさせ、解除する時にはカウントダウンさせることによ
り、アナログスイッチ回路２４は個別端子に設けた抵抗
群２８を、カウントアツプの時（ミューティングをかけ
た時）には高周波のパルスによって個別端子１′→ｎ′
へ、また、カウントダウンの時（ミューティング解除の
時）には低周波のパルスによって個別端子ｎ′→１′へ
順次セレクトし、抵抗Ｒ２７と抵抗群２８との分割比に
よって、アナログ音声信号の電圧をコントロールする。

したがって、アナログ音声信号の電圧は、ミューティン
グをかける時には早く小さくなり、解除する時には徐々
に大きくなる信号ワとなる。

抵抗Ｒ２７とアナログスイッチ回路２４の共通端子との
接続点から取出したミューティングされたアナログ音声
信号は、ＬＰＦ２９を介してアナログ音声信号出力端子
３ｏへ出力される。

第３図の発明において、１個の共通端子とｎ個の個別端
子から成るアナログスイッチ回路２４の各個別端子に接
続した抵抗の一方はＧＮＤにして、共通端子より音声信
号を取出しているが、第５図（→および（均に示すよう
に、増幅回路２６のアナログ音声信号出力を、並列に接
続したｎ個の抵抗群２８を介して負荷抵抗３１により取
出すこともできる。この時には、デコーダ回路２３の出
力によって、ミューティングをかけない時には、必ず１
番目のアナログスイッチはオンさせておき、ミューティ
ングをかける時は、１番目のスイッチはオフされ、２番
目以降順次セレクトされる。

また、第４図および第６図におけるアナログスイッチ回
路の選択動作は、１′→ｎ′またはｎ′→１′の方向に
順次選択しているが、デコーダ回路の出力において、そ
れぞれの個別端子を任意に１個もしくは複数個同時に選
択し、その複数のアナログスイッチを介した合成抵抗に
よって分割比を変えることも可能である。

発明の効果 以上のように、アナログとデジタルの組み合せによる簡
単な構成により、歪みのない、安定した新規なミューテ
ィング装置を提供するものであり、実用的効果は大であ
る。

【図面の簡単な説明】

第１図はミューティングシステムを説明するブロック図
、第２図は従来のミューティング回路を示す回路図、第
３図は本発明の一実施例におけるミューティング装置の
ブロック図、第４図は第３図におけるミューティング装
置の動作を説明するタイミングチャート、第５図（ａ）
　、　（ｈ）は本発明の他の実施例を示す要部回路図で
ある。 １３・・・・・・ミューティング制御信号入力端子、１
４・・・・・・第１のゲーテイツトオシレータ、１５・
・・・・・反転回路、１６・・・・・・第２のゲーテイ
ツトオシレータ、１７・・・・・・短パルス発生回路、
１８・・・・・遅延回路、１９・・・・・・第１のゲー
ト回路、２○・・・・・・第２のゲート回路、２１・・
・・・・合成回路、２２・・・・・・アップダウン分周
回路、２３・・・・・・デコーダ回路、２４・・・・・
・アナログスイッチ回路、２６・・・・・・アナログ音
声信号入力端子、２６・・・・・・増幅回路、２７・・
・・・・抵抗、２８・・・・・・抵抗群、２９・・・・
・・ロウパスフィルタ（ＬＰＦ）、３０・・・・・・ア
ナログ音声信号出力端子、３１・・・・・・負荷抵抗。

Claims (1)

【特許請求の範囲】
1. アナログ入力信号を分圧制御するための複数のスイッチ
   部からなるスイッチ回路と、前記スイッチ回路のスイッ
   チ部のそれぞれに接続された抵抗群と、ミューティング
   制御信号で動作する高周波および低周波の発振回路と、
   前記ミューティング制御信号によって、前記各発振器の
   出力をゲートし、前記スイッチ回路のスイッチ数と同数
   のりロックを通過させるゲート回路と、前記ゲート回路
   の出力を分周する分周回路と、前記分周回路の出力によ
   って前記スイッチ回路のスイッチ部を選択するデコーダ
   回路とから成るミューティング装置。