JPH0998089A - データ変換装置およびこれを用いた音響装置 - Google Patents
データ変換装置およびこれを用いた音響装置Info
- Publication number
- JPH0998089A JPH0998089A JP8196750A JP19675096A JPH0998089A JP H0998089 A JPH0998089 A JP H0998089A JP 8196750 A JP8196750 A JP 8196750A JP 19675096 A JP19675096 A JP 19675096A JP H0998089 A JPH0998089 A JP H0998089A
- Authority
- JP
- Japan
- Prior art keywords
- current
- comparison result
- circuit
- reference voltage
- current value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Reverberation, Karaoke And Other Acoustics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成の適応型デルタ変調方式のデータ
変換装置（ＡＤＭ型信号変換器）でありながら、特性が
良く安価なデータ変換装置およびこれを用いた音響装置
を容易に提供できるようにする。 【解決手段】 変換すべき入力信号（ＶＩ＋）と従前の
比較結果に応じて設定された基準電圧（ＶＩ−）とを比
較器２で周期的に比較した比較結果を連続するデジタル
信号とするデルタ変調方式のデータ変換装置において、
基準電圧を発生させるために設けられた複数の電流源
（Ａ１〜Ａ８）と、電流源を任意に選択して電流値を段
階的に設定するためのスイッチ回路（Ｓ１〜Ｓ８）と、
設定された電流値に応じた速さで基準電圧を発生及び変
化させるための積分回路３２と、入力信号と基準電圧と
の比較結果に応じてスイッチ回路の次回の接続を制御す
るための制御回路３１と、からなるＤ／Ａ変換回路を有
する。
変換装置（ＡＤＭ型信号変換器）でありながら、特性が
良く安価なデータ変換装置およびこれを用いた音響装置
を容易に提供できるようにする。 【解決手段】 変換すべき入力信号（ＶＩ＋）と従前の
比較結果に応じて設定された基準電圧（ＶＩ−）とを比
較器２で周期的に比較した比較結果を連続するデジタル
信号とするデルタ変調方式のデータ変換装置において、
基準電圧を発生させるために設けられた複数の電流源
（Ａ１〜Ａ８）と、電流源を任意に選択して電流値を段
階的に設定するためのスイッチ回路（Ｓ１〜Ｓ８）と、
設定された電流値に応じた速さで基準電圧を発生及び変
化させるための積分回路３２と、入力信号と基準電圧と
の比較結果に応じてスイッチ回路の次回の接続を制御す
るための制御回路３１と、からなるＤ／Ａ変換回路を有
する。
Description
【０００１】
【発明の属する技術分野】本発明はデータ変換装置に関
し、詳しくはデルタ変調方式のデータ変換を行うデータ
変換装置の回路構成に関する。
し、詳しくはデルタ変調方式のデータ変換を行うデータ
変換装置の回路構成に関する。
【０００２】
【従来の技術】カラオケ装置のエコー処理やキーコント
ロール処理、更にはオーディオ装置のサラウンド処理等
のように、音声信号等の信号入力を信号処理して音に余
韻を持たせたり入力信号を記憶したりする場合、アナロ
グ値のままでは概ね実時間での信号処理しかできないの
で、入力信号を一旦デジタル値に変換し、デジタル信号
として前述の信号処理や記憶処理を行った後、アナログ
信号に再度変換して音声出力を行うことも多い。
ロール処理、更にはオーディオ装置のサラウンド処理等
のように、音声信号等の信号入力を信号処理して音に余
韻を持たせたり入力信号を記憶したりする場合、アナロ
グ値のままでは概ね実時間での信号処理しかできないの
で、入力信号を一旦デジタル値に変換し、デジタル信号
として前述の信号処理や記憶処理を行った後、アナログ
信号に再度変換して音声出力を行うことも多い。
【０００３】従来、音声信号等のアナログ値をデジタル
値に変換する一般的な方法として、信号入力を所定タイ
ミングでサンプリングした時の電圧を複数ビットのデジ
タル値で表すことにより、信号入力の電圧値と複数ビッ
トのデジタル値で表される電圧値とが一対一に対応する
アナログ−デジタル変換器（以下「Ａ／Ｄ変換器」と称
す）を用いるものがある。また、変換すべき入力信号と
従前の比較結果に応じて変動する基準電圧とを比較して
連続する大小関係を得ることにより、信号入力を連続す
るデジタル信号として表すデルタ変調（デルタモジュレ
ーション）といわれる信号変換器（以下「ＤＭ型信号変
換器」と称す）や、ＤＭ型信号変換器の追従性を改良し
た適応型デルタ変調方式といわれる信号変換器（以下
「ＡＤＭ型信号変換器」と称す）等の信号変換器を用い
るものもある。
値に変換する一般的な方法として、信号入力を所定タイ
ミングでサンプリングした時の電圧を複数ビットのデジ
タル値で表すことにより、信号入力の電圧値と複数ビッ
トのデジタル値で表される電圧値とが一対一に対応する
アナログ−デジタル変換器（以下「Ａ／Ｄ変換器」と称
す）を用いるものがある。また、変換すべき入力信号と
従前の比較結果に応じて変動する基準電圧とを比較して
連続する大小関係を得ることにより、信号入力を連続す
るデジタル信号として表すデルタ変調（デルタモジュレ
ーション）といわれる信号変換器（以下「ＤＭ型信号変
換器」と称す）や、ＤＭ型信号変換器の追従性を改良し
た適応型デルタ変調方式といわれる信号変換器（以下
「ＡＤＭ型信号変換器」と称す）等の信号変換器を用い
るものもある。
【０００４】Ａ／Ｄ変換器は、複数ビットのデジタル値
によりサンプリング時の電圧値を直接的に知ることがで
きるのでデジタル信号処理が容易であるが、ラダー抵抗
や複数の比較器等が必要なので、半導体装置のチップサ
イズが大きくなり単価が高くなる。一方、ＤＭ型信号変
換器やＡＤＭ型信号変換器は、連続するデジタル値によ
り電圧値が決定されるため、任意時間のデジタル信号か
ら出力電圧を出力するようなデータ変換処理は難しい
が、チップサイズをＡ／Ｄ変換器よりも大幅に小さくす
ることができるので単価を安くすることができる。この
ような特徴から、安価な音響装置のデジタル信号処理に
はＤＭ型やＡＤＭ型の信号変換器を用いることが多い。
によりサンプリング時の電圧値を直接的に知ることがで
きるのでデジタル信号処理が容易であるが、ラダー抵抗
や複数の比較器等が必要なので、半導体装置のチップサ
イズが大きくなり単価が高くなる。一方、ＤＭ型信号変
換器やＡＤＭ型信号変換器は、連続するデジタル値によ
り電圧値が決定されるため、任意時間のデジタル信号か
ら出力電圧を出力するようなデータ変換処理は難しい
が、チップサイズをＡ／Ｄ変換器よりも大幅に小さくす
ることができるので単価を安くすることができる。この
ような特徴から、安価な音響装置のデジタル信号処理に
はＤＭ型やＡＤＭ型の信号変換器を用いることが多い。
【０００５】図３はＤＭ型信号変換器の基本動作を示す
ためのタイミング図、図４はＡＤＭ型信号変換器の基本
動作を示すためのタイミング図である。各信号変換器
は、各図に示すように、実線で示す信号入力（ＶＩ＋）
と点線で示す基準電圧（ＶＩ−）との大小関係を比較
し、比較結果が２回以上同一の場合に定電流の向きまた
は充放電動作を切り換えることにより基準電圧（ＶＩ
−）を信号入力（ＶＩ＋）に近づけるように動作しなが
ら、連続するデジタル値をデジタル信号として得るよう
になっている。尚、各図において、横軸は時間の経過を
示し、縦軸は電圧レベルを示し、比較結果の”１”は信
号入力（ＶＩ＋）の電圧よりも基準電圧（ＶＩ−）の方
が低いことを表し、比較結果の”０”は信号入力（ＶＩ
−）の電圧の方が基準電圧（ＶＩ−）よりも高いことを
表している。
ためのタイミング図、図４はＡＤＭ型信号変換器の基本
動作を示すためのタイミング図である。各信号変換器
は、各図に示すように、実線で示す信号入力（ＶＩ＋）
と点線で示す基準電圧（ＶＩ−）との大小関係を比較
し、比較結果が２回以上同一の場合に定電流の向きまた
は充放電動作を切り換えることにより基準電圧（ＶＩ
−）を信号入力（ＶＩ＋）に近づけるように動作しなが
ら、連続するデジタル値をデジタル信号として得るよう
になっている。尚、各図において、横軸は時間の経過を
示し、縦軸は電圧レベルを示し、比較結果の”１”は信
号入力（ＶＩ＋）の電圧よりも基準電圧（ＶＩ−）の方
が低いことを表し、比較結果の”０”は信号入力（ＶＩ
−）の電圧の方が基準電圧（ＶＩ−）よりも高いことを
表している。
【０００６】図３および図４からも判るように、ＤＭ型
信号変換器に比べればＡＤＭ型信号変換器の方が信号入
力（ＶＩ−）に対する追従性を良くしやすいので、音響
装置のデジタル信号処理にはＡＤＭ型信号変換器を用い
ることが多い。
信号変換器に比べればＡＤＭ型信号変換器の方が信号入
力（ＶＩ−）に対する追従性を良くしやすいので、音響
装置のデジタル信号処理にはＡＤＭ型信号変換器を用い
ることが多い。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
ＡＤＭ型信号変換器は、ＣＲ積分回路により充電及び放
電の時定数を設定しているので、充放電開始直後は時定
数が短いが、時間が経過するにつれて時定数が伸びてし
まうという問題があるとともに、任意の信号入力（ＶＩ
−）の波形に合わせて時定数を設定する事が難しい。Ｃ
Ｒ積分回路を複数設けて時定数を変更できるようにする
場合には、積分回路に使用する容量のレイアウト面積が
大きくなって半導体装置に内蔵することが難しくなると
いう問題がある。また、信号入力（ＶＩ−）に対する追
従性を更に良くする必要がある。
ＡＤＭ型信号変換器は、ＣＲ積分回路により充電及び放
電の時定数を設定しているので、充放電開始直後は時定
数が短いが、時間が経過するにつれて時定数が伸びてし
まうという問題があるとともに、任意の信号入力（ＶＩ
−）の波形に合わせて時定数を設定する事が難しい。Ｃ
Ｒ積分回路を複数設けて時定数を変更できるようにする
場合には、積分回路に使用する容量のレイアウト面積が
大きくなって半導体装置に内蔵することが難しくなると
いう問題がある。また、信号入力（ＶＩ−）に対する追
従性を更に良くする必要がある。
【０００８】そこで本発明はこれらの問題を解決し、簡
単な構成の適応型デルタ変調方式によるデータ変換装置
（ＡＤＭ型信号変換器）でありながら、特性が良く安価
なデータ変換装置およびこれを用いた音響装置を提供で
きるようにすることを目的とする。
単な構成の適応型デルタ変調方式によるデータ変換装置
（ＡＤＭ型信号変換器）でありながら、特性が良く安価
なデータ変換装置およびこれを用いた音響装置を提供で
きるようにすることを目的とする。
【０００９】
【課題を解決するための手段】上述の課題を解決するた
めに、請求項１の記載に係わるデータ変換装置は、変換
すべき入力信号（ＶＩ＋）と従前の比較結果に応じて設
定された基準電圧（ＶＩ−）とを比較器２で周期的に比
較した比較結果を連続するデジタル信号とするデルタ変
調方式のデータ変換装置において、基準電圧を発生させ
るために設けられた複数の電流源（Ａ１〜Ａ８）と、電
流源を任意に選択して電流値を段階的に設定するための
スイッチ回路（Ｓ１〜Ｓ８）と、設定された電流値に応
じた速さで基準電圧を発生及び変化させるための積分回
路３２と、入力信号と基準電圧との比較結果に応じてス
イッチ回路の次回の接続を制御するための制御回路３１
と、からなるＤ／Ａ変換回路を有することを特徴とす
る。
めに、請求項１の記載に係わるデータ変換装置は、変換
すべき入力信号（ＶＩ＋）と従前の比較結果に応じて設
定された基準電圧（ＶＩ−）とを比較器２で周期的に比
較した比較結果を連続するデジタル信号とするデルタ変
調方式のデータ変換装置において、基準電圧を発生させ
るために設けられた複数の電流源（Ａ１〜Ａ８）と、電
流源を任意に選択して電流値を段階的に設定するための
スイッチ回路（Ｓ１〜Ｓ８）と、設定された電流値に応
じた速さで基準電圧を発生及び変化させるための積分回
路３２と、入力信号と基準電圧との比較結果に応じてス
イッチ回路の次回の接続を制御するための制御回路３１
と、からなるＤ／Ａ変換回路を有することを特徴とす
る。
【００１０】また、請求項２の記載に係わるデータ変換
装置は、請求項１の記載に係わるデータ変換装置におい
て、制御回路３１は、今回の比較結果が前回の比較結果
と同じで更に大電流の電流源がある場合には１段階電流
値の大きい電流源を選択し、比較結果が前回の比較結果
と異なる場合には積分回路３２に対する電流の向きが逆
方向で同じ電流値の電流源を選択し、比較結果が前回の
比較結果と連続して異なるとともに更に小電流の電流源
がある場合には積分回路３２に対する電流の向きが逆方
向で１段階電流値の少ない電流源を選択するようにスイ
ッチ回路を制御することを特徴とする。
装置は、請求項１の記載に係わるデータ変換装置におい
て、制御回路３１は、今回の比較結果が前回の比較結果
と同じで更に大電流の電流源がある場合には１段階電流
値の大きい電流源を選択し、比較結果が前回の比較結果
と異なる場合には積分回路３２に対する電流の向きが逆
方向で同じ電流値の電流源を選択し、比較結果が前回の
比較結果と連続して異なるとともに更に小電流の電流源
がある場合には積分回路３２に対する電流の向きが逆方
向で１段階電流値の少ない電流源を選択するようにスイ
ッチ回路を制御することを特徴とする。
【００１１】請求項３の記載に係わるデータ変換装置
は、請求項１または請求項２の記載に係わるデータ変換
装置において、複数の電流源は、基準となる電流値の２
のｎ乗（ｎは正の整数）倍の大きさの電流値のものが電
源側および基準電位側に各々接続されていることを特徴
とする。請求項４の記載に係わる音響装置は、請求項１
乃至請求項３に記載のデータ変換装置を使用したことを
特徴とする。
は、請求項１または請求項２の記載に係わるデータ変換
装置において、複数の電流源は、基準となる電流値の２
のｎ乗（ｎは正の整数）倍の大きさの電流値のものが電
源側および基準電位側に各々接続されていることを特徴
とする。請求項４の記載に係わる音響装置は、請求項１
乃至請求項３に記載のデータ変換装置を使用したことを
特徴とする。
【００１２】上述のような解決手段をとることにより、
請求項１の記載に係わるデータ変換装置は、Ｄ／Ａ変換
回路部の回路構成が単純になるので、簡単な回路構成で
ありながら基準電圧の電圧値を信号入力の電圧値に効率
良く近似させることができるようになる。また、請求項
２および請求項３の記載に係わるデータ変換装置は、入
力信号に応じて基準電圧の変化の速さが変化しながら動
作するので、より短時間で効率良く基準電圧の電圧値を
信号入力の電圧値に近似させることができるようにな
る。請求項４の記載に係わる音響装置は、請求項１乃至
請求項３に記載の構成及び動作を行うデータ変換装置を
容易に使用することができるようになるので、追従特性
の良いデータ変換装置を容易に使用することができるよ
うになる。
請求項１の記載に係わるデータ変換装置は、Ｄ／Ａ変換
回路部の回路構成が単純になるので、簡単な回路構成で
ありながら基準電圧の電圧値を信号入力の電圧値に効率
良く近似させることができるようになる。また、請求項
２および請求項３の記載に係わるデータ変換装置は、入
力信号に応じて基準電圧の変化の速さが変化しながら動
作するので、より短時間で効率良く基準電圧の電圧値を
信号入力の電圧値に近似させることができるようにな
る。請求項４の記載に係わる音響装置は、請求項１乃至
請求項３に記載の構成及び動作を行うデータ変換装置を
容易に使用することができるようになるので、追従特性
の良いデータ変換装置を容易に使用することができるよ
うになる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態例を図
１及び図２を参照しながら詳細に説明する。尚、本明細
書では全図面を通して同一または同様の構成要素には同
一の符号を付して説明を簡略化している。また、以下の
説明では適応型デルタ変調（適応型デルタモジュレーシ
ョン）方式のデータ変換装置を単に「データ変換装置」
と略して説明する。
１及び図２を参照しながら詳細に説明する。尚、本明細
書では全図面を通して同一または同様の構成要素には同
一の符号を付して説明を簡略化している。また、以下の
説明では適応型デルタ変調（適応型デルタモジュレーシ
ョン）方式のデータ変換装置を単に「データ変換装置」
と略して説明する。
【００１４】図１は本発明のデータ変換装置の構成例を
示す構成図で、変換すべき音声等の信号をマイクや磁気
読み取り装置等の入力装置から入力するための入力端子
ＶＩと、サンプリング時の折り返し歪を除去するための
フィルタ回路１と、信号入力（ＶＩ＋）と従前の比較結
果に応じた速さで電圧値が変化する基準電圧（ＶＩ−）
とを周期的に比較して連続するデジタル値を出力する比
較器２と、比較結果に応じて所定の基準電圧を発生する
Ｄ／Ａ変換回路３と、比較器２の出力として得られたデ
ジタル信号を使用してエコー処理等の信号処理を行う１
チップマイクロコンピュータ等の信号処理回路４と、信
号処理後のデジタル信号をアナログ信号に変換するＤ／
Ａ変換回路３ａと、Ｄ／Ａ変換回路３ａからの出力電圧
を滑らかなアナログ電圧波形にするためのフィルタ回路
５と、再生されたアナログ電圧をスピーカ等の出力装置
に接続して出力するための出力端子ＶＯとから構成され
ている。尚、フィルタ回路１及び５はローパスフィルタ
（図１中では「ＬＰＦ」と略す）構成で、サンプリング
周波数の半分以下の周波数のみを通すように設定されて
いる。
示す構成図で、変換すべき音声等の信号をマイクや磁気
読み取り装置等の入力装置から入力するための入力端子
ＶＩと、サンプリング時の折り返し歪を除去するための
フィルタ回路１と、信号入力（ＶＩ＋）と従前の比較結
果に応じた速さで電圧値が変化する基準電圧（ＶＩ−）
とを周期的に比較して連続するデジタル値を出力する比
較器２と、比較結果に応じて所定の基準電圧を発生する
Ｄ／Ａ変換回路３と、比較器２の出力として得られたデ
ジタル信号を使用してエコー処理等の信号処理を行う１
チップマイクロコンピュータ等の信号処理回路４と、信
号処理後のデジタル信号をアナログ信号に変換するＤ／
Ａ変換回路３ａと、Ｄ／Ａ変換回路３ａからの出力電圧
を滑らかなアナログ電圧波形にするためのフィルタ回路
５と、再生されたアナログ電圧をスピーカ等の出力装置
に接続して出力するための出力端子ＶＯとから構成され
ている。尚、フィルタ回路１及び５はローパスフィルタ
（図１中では「ＬＰＦ」と略す）構成で、サンプリング
周波数の半分以下の周波数のみを通すように設定されて
いる。
【００１５】また、同様な構成に形成されたＤ／Ａ変換
回路３及び３ａは、基準電圧を発生させるために設けら
れた複数の電流源（Ａ１〜Ａ８）と、電流源を任意に選
択して電流値を段階的に設定するためのスイッチ回路
（Ｓ１〜Ｓ８）と、設定された電流値に応じた速さで基
準電圧を発生及び変化させるための積分回路３２と、入
力信号と基準電圧との比較結果に応じてスイッチ回路の
次回の接続を制御するための制御回路３１と、を有し、
積分回路３２は比較器３３、容量３４及び抵抗３５から
構成されている。
回路３及び３ａは、基準電圧を発生させるために設けら
れた複数の電流源（Ａ１〜Ａ８）と、電流源を任意に選
択して電流値を段階的に設定するためのスイッチ回路
（Ｓ１〜Ｓ８）と、設定された電流値に応じた速さで基
準電圧を発生及び変化させるための積分回路３２と、入
力信号と基準電圧との比較結果に応じてスイッチ回路の
次回の接続を制御するための制御回路３１と、を有し、
積分回路３２は比較器３３、容量３４及び抵抗３５から
構成されている。
【００１６】尚、定電流源Ａ１乃至Ａ４及びＡ５乃至Ａ
８の各電流値は、入力される信号入力の振幅に応じて基
準電圧の変化するように設定すれば良く、図１の場合
は、積分回路３２の出力電圧（基準電圧）を徐々に上昇
させるように電流が流れる定電流源Ａ１の電流値（Ｉ）
を基準の値として、２Ｉ，４Ｉ，８Ｉの電流がそれぞれ
流れる定電流源と、積分回路３２の出力電圧を徐々に低
下させるように−Ｉ，−２Ｉ，−４Ｉ，−８Ｉの電流が
それぞれ流れる定電流源とを用いる場合を示している。
即ち、本実施例では各電流値が２のｎ乗（ｎは整数）倍
毎の電流値を有する複数の定電流源を、カレントミラー
構成されたトランジスタの面積比を変えることにより形
成している。
８の各電流値は、入力される信号入力の振幅に応じて基
準電圧の変化するように設定すれば良く、図１の場合
は、積分回路３２の出力電圧（基準電圧）を徐々に上昇
させるように電流が流れる定電流源Ａ１の電流値（Ｉ）
を基準の値として、２Ｉ，４Ｉ，８Ｉの電流がそれぞれ
流れる定電流源と、積分回路３２の出力電圧を徐々に低
下させるように−Ｉ，−２Ｉ，−４Ｉ，−８Ｉの電流が
それぞれ流れる定電流源とを用いる場合を示している。
即ち、本実施例では各電流値が２のｎ乗（ｎは整数）倍
毎の電流値を有する複数の定電流源を、カレントミラー
構成されたトランジスタの面積比を変えることにより形
成している。
【００１７】接続関係について更に説明する。入力端子
ＶＩはフィルタ回路１を介して比較器２の非反転入力
（＋）に接続され、比較器２の出力はＤ／Ａ変換回路３
及び信号処理回路４に接続され、Ｄ／Ａ変換回路３の出
力は比較器２の反転入力（−）に接続され、信号処理回
路４の出力はＤ／Ａ変換回路３ａ及びフィルタ回路５を
介して出力端子ＶＯに接続されている。
ＶＩはフィルタ回路１を介して比較器２の非反転入力
（＋）に接続され、比較器２の出力はＤ／Ａ変換回路３
及び信号処理回路４に接続され、Ｄ／Ａ変換回路３の出
力は比較器２の反転入力（−）に接続され、信号処理回
路４の出力はＤ／Ａ変換回路３ａ及びフィルタ回路５を
介して出力端子ＶＯに接続されている。
【００１８】Ｄ／Ａ変換回路３及び３ａは、直列接続さ
れた定電流源とスイッチ回路とからなる電流回路が複数
個並列に接続されたものが電源（＝Ｖｃｃ）側及び基準
電位（＝ＧＮＤ）側に各々設けられ、選択された電流回
路は比較器３３の反転入力に接続されている。比較器３
３の非反転入力は基準電位に接続され、反転入力と出力
との間には容量３４及び抵抗３５が並列して接続されて
積分回路が構成されているともに、その出力は比較器２
の非反転入力に接続されている。
れた定電流源とスイッチ回路とからなる電流回路が複数
個並列に接続されたものが電源（＝Ｖｃｃ）側及び基準
電位（＝ＧＮＤ）側に各々設けられ、選択された電流回
路は比較器３３の反転入力に接続されている。比較器３
３の非反転入力は基準電位に接続され、反転入力と出力
との間には容量３４及び抵抗３５が並列して接続されて
積分回路が構成されているともに、その出力は比較器２
の非反転入力に接続されている。
【００１９】図２は図１のデータ変換装置の動作を示す
ための説明図で、横軸は時間の経過を示し縦軸は電圧レ
ベルを示しているとともに、図２（ａ）は実線で示す変
換すべき信号入力（ＶＩ＋）と点線の折れ線で示す基準
電圧（ＶＩ−）の入力状態を表し、図２（ｂ）はスイッ
チ回路９の選択状態を表し、図２（ｃ）は比較器２の出
力状態を表している。尚、図２（ａ）中の棒グラフは選
択スイッチにより選択された電流源の電流値を模式的に
表しており、Δ１〜Δ４は選択された電流値による電圧
の変化幅を表しているとともに、同図下欄には選択され
ているスイッチ回路の番号を示している。また、図２
（ｂ）は定電流源Ａ１乃至Ａ４が選択されて基準電圧が
上昇する側を正側とし、図２（ｃ）は信号入力（ＶＩ
＋）よりも基準電圧（ＶＩ−）の方が電圧レベルが低い
ときを”１”、信号入力（ＶＩ＋）の方が基準電圧（Ｖ
Ｉ−）よりも電圧レベルが高いときを”０”と表してい
る。
ための説明図で、横軸は時間の経過を示し縦軸は電圧レ
ベルを示しているとともに、図２（ａ）は実線で示す変
換すべき信号入力（ＶＩ＋）と点線の折れ線で示す基準
電圧（ＶＩ−）の入力状態を表し、図２（ｂ）はスイッ
チ回路９の選択状態を表し、図２（ｃ）は比較器２の出
力状態を表している。尚、図２（ａ）中の棒グラフは選
択スイッチにより選択された電流源の電流値を模式的に
表しており、Δ１〜Δ４は選択された電流値による電圧
の変化幅を表しているとともに、同図下欄には選択され
ているスイッチ回路の番号を示している。また、図２
（ｂ）は定電流源Ａ１乃至Ａ４が選択されて基準電圧が
上昇する側を正側とし、図２（ｃ）は信号入力（ＶＩ
＋）よりも基準電圧（ＶＩ−）の方が電圧レベルが低い
ときを”１”、信号入力（ＶＩ＋）の方が基準電圧（Ｖ
Ｉ−）よりも電圧レベルが高いときを”０”と表してい
る。
【００２０】図１及び図２に基づいて、例えば図２
（ａ）に示すような、カラオケ装置等の操作により制御
回路３１等が動作を開始した時間ｔ０の時点で任意の信
号レベルの信号入力（ＶＩ＋）があるとともに、その後
信号入力（ＶＩ＋）が急に増大してから緩やかに低下す
るような信号の場合について、本発明のデータ変換回路
の動作について説明する。尚、時間ｔ０では比較器２の
比較出力がないので、制御回路３１の各スイッチ回路の
制御により入力信号（ＶＩ＋）の信号レベルに係わらず
定電流源Ａ１が予め選択（予備選択）されるようになっ
ている。
（ａ）に示すような、カラオケ装置等の操作により制御
回路３１等が動作を開始した時間ｔ０の時点で任意の信
号レベルの信号入力（ＶＩ＋）があるとともに、その後
信号入力（ＶＩ＋）が急に増大してから緩やかに低下す
るような信号の場合について、本発明のデータ変換回路
の動作について説明する。尚、時間ｔ０では比較器２の
比較出力がないので、制御回路３１の各スイッチ回路の
制御により入力信号（ＶＩ＋）の信号レベルに係わらず
定電流源Ａ１が予め選択（予備選択）されるようになっ
ている。
【００２１】まづ、信号入力（ＶＩ＋）が急激に立ち上
がっている時間ｔ１からｔ４では、基準電圧（ＶＩ−）
よりも信号入力（ＶＩ＋）の電圧の方が高いので、基準
電圧（ＶＩ−）をできるだけ速く高めて信号入力（ＶＩ
＋）に近づけて、入力信号（ＶＩ＋）とデジタル信号の
誤差（「量子化誤差」ともいう）を最小にする必要があ
る。そのため、制御回路３１は、スイッチ回路Ｓ１、Ｓ
２、Ｓ３及びＳ４を順次電流値を増大するように比較毎
に切り換える制御信号を出力することにより、基準電圧
（ＶＩ−）の電圧増加幅を徐々に大きくして、より速く
基準電圧（ＶＩ−）が高くなるようにする。
がっている時間ｔ１からｔ４では、基準電圧（ＶＩ−）
よりも信号入力（ＶＩ＋）の電圧の方が高いので、基準
電圧（ＶＩ−）をできるだけ速く高めて信号入力（ＶＩ
＋）に近づけて、入力信号（ＶＩ＋）とデジタル信号の
誤差（「量子化誤差」ともいう）を最小にする必要があ
る。そのため、制御回路３１は、スイッチ回路Ｓ１、Ｓ
２、Ｓ３及びＳ４を順次電流値を増大するように比較毎
に切り換える制御信号を出力することにより、基準電圧
（ＶＩ−）の電圧増加幅を徐々に大きくして、より速く
基準電圧（ＶＩ−）が高くなるようにする。
【００２２】次に、時間ｔ４では、比較器２の各入力の
大小関係が反転し、比較器２の出力電圧が反転して比較
結果が”０”になっているので、これを受けた制御回路
３１では、前回選択の定電流源Ａ４による電流値と同じ
大きさで、積分回路３２に対して逆方向に電流が流れる
定電流源Ａ８をスイッチ回路Ｓ８により選択する制御出
力を行い、基準電圧（ＶＩ−）を低下させている。同様
に、時間ｔ５では、再度比較器２の各入力の大小関係が
反転しているので、スイッチ回路Ｓ４により定電流源Ａ
４が再び選択される。
大小関係が反転し、比較器２の出力電圧が反転して比較
結果が”０”になっているので、これを受けた制御回路
３１では、前回選択の定電流源Ａ４による電流値と同じ
大きさで、積分回路３２に対して逆方向に電流が流れる
定電流源Ａ８をスイッチ回路Ｓ８により選択する制御出
力を行い、基準電圧（ＶＩ−）を低下させている。同様
に、時間ｔ５では、再度比較器２の各入力の大小関係が
反転しているので、スイッチ回路Ｓ４により定電流源Ａ
４が再び選択される。
【００２３】以上の動作を繰り返すだけでも信号入力
（ＶＩ＋）に対応した連続するデジタル信号を得ること
はできるが、信号入力（ＶＩ＋）の変化が緩やかな場合
や途中から一定になったような場合には、基準電圧（Ｖ
Ｉ−）が時間ｔ４乃至ｔ６のように振動状態になってし
まうことがある。これを防ぐために、時間ｔ７、ｔ１１
及びｔ１４に示すように従前の比較結果の大小関係が２
回続けて同じ定電流源で反転するような場合、制御回路
３１で信号入力（ＶＩ＋）の大きさがその中間の電圧と
判断し、前回選択の電流値の半分の電流値で積分回路３
２に対して逆方向に電流が流れる定電流源がある場合に
は、その定電流源を選択するようにスイッチ回路を制御
するように動作する。
（ＶＩ＋）に対応した連続するデジタル信号を得ること
はできるが、信号入力（ＶＩ＋）の変化が緩やかな場合
や途中から一定になったような場合には、基準電圧（Ｖ
Ｉ−）が時間ｔ４乃至ｔ６のように振動状態になってし
まうことがある。これを防ぐために、時間ｔ７、ｔ１１
及びｔ１４に示すように従前の比較結果の大小関係が２
回続けて同じ定電流源で反転するような場合、制御回路
３１で信号入力（ＶＩ＋）の大きさがその中間の電圧と
判断し、前回選択の電流値の半分の電流値で積分回路３
２に対して逆方向に電流が流れる定電流源がある場合に
は、その定電流源を選択するようにスイッチ回路を制御
するように動作する。
【００２４】以上のようなデータ変換動作を繰り返すこ
とにより、信号入力（ＶＩ＋）のアナログ電圧波形と同
等なデジタル信号を得ることができる。一方、このよう
にして得られた比較器２の出力（デジタル信号）を、１
チップマイクロコンピュータやＤＳＰ等の信号処理回路
４で演算やサンプリング等の波形処理を行った後、Ｄ／
Ａ変換回路３ａでＤ／Ａ変換回路３と同様な動作により
アナログ信号を発生し、ローパスフィルタ回路５を介し
て滑らかなアナログ信号として端子ＶＯからスピーカ等
へ出力する。
とにより、信号入力（ＶＩ＋）のアナログ電圧波形と同
等なデジタル信号を得ることができる。一方、このよう
にして得られた比較器２の出力（デジタル信号）を、１
チップマイクロコンピュータやＤＳＰ等の信号処理回路
４で演算やサンプリング等の波形処理を行った後、Ｄ／
Ａ変換回路３ａでＤ／Ａ変換回路３と同様な動作により
アナログ信号を発生し、ローパスフィルタ回路５を介し
て滑らかなアナログ信号として端子ＶＯからスピーカ等
へ出力する。
【００２５】尚、上述の実施形態例では、定電流源の電
流値が４段階の場合を示したが、電流値の段階は４段階
に限定されるものではなく、必要に応じて任意の段階数
に設定すれば良い。同様に、従前の比較結果の大小関係
が２回続けて反転する場合に変化の速さを小さくする制
御動作を示したが、反転動作が継続する回数は信号入力
の波形に合わせて任意に設定すれば良い。また、比較結
果が反転したときに従前の電流値と反対方向で同じ電流
値の電流源を選択する動作の場合を示したが、従前の電
流値よりも少ない電流値の電流源を選択するようにして
も良い。更に、定電流源の電流値を基準電流値の２のｎ
乗（ｎは整数）倍になるように設定した場合を示した
が、カレントミラー構成された定電流源のトランジスタ
の面積比を変更すれば、容易に基準値の等倍や等比倍の
電流値を設定することができる。また、同一電流値の定
電流源を複数個設けておいて任意の個数のスイッチ回路
を接続して、定電流源の電流値を加算するようにしても
良い。
流値が４段階の場合を示したが、電流値の段階は４段階
に限定されるものではなく、必要に応じて任意の段階数
に設定すれば良い。同様に、従前の比較結果の大小関係
が２回続けて反転する場合に変化の速さを小さくする制
御動作を示したが、反転動作が継続する回数は信号入力
の波形に合わせて任意に設定すれば良い。また、比較結
果が反転したときに従前の電流値と反対方向で同じ電流
値の電流源を選択する動作の場合を示したが、従前の電
流値よりも少ない電流値の電流源を選択するようにして
も良い。更に、定電流源の電流値を基準電流値の２のｎ
乗（ｎは整数）倍になるように設定した場合を示した
が、カレントミラー構成された定電流源のトランジスタ
の面積比を変更すれば、容易に基準値の等倍や等比倍の
電流値を設定することができる。また、同一電流値の定
電流源を複数個設けておいて任意の個数のスイッチ回路
を接続して、定電流源の電流値を加算するようにしても
良い。
【００２６】本発明のデータ変換装置はバイポーラ素子
による回路でも、ＭＯＳ素子による回路でも同様な構成
で実施することができる。また、スイッチ回路Ｓ９は省
略しても構わない。更に、積分回路３２は図１の回路に
限定されるものではなく、電流を電圧に変換できる回路
方式ならば何でも良い。
による回路でも、ＭＯＳ素子による回路でも同様な構成
で実施することができる。また、スイッチ回路Ｓ９は省
略しても構わない。更に、積分回路３２は図１の回路に
限定されるものではなく、電流を電圧に変換できる回路
方式ならば何でも良い。
【００２７】
【発明の効果】以上のように本発明によれば、請求項１
の記載に係わるデータ変換装置は、簡単な回路構成であ
りながら基準電圧の電圧値を信号入力の電圧値に効率良
く近似させることができるようになるので、回路規模を
縮小して半導体チップの面積を容易に縮小できるように
なり半導体装置を安価に製造できるという効果がある。
また、請求項２および請求項３の記載に係わるデータ変
換装置は、より短時間で効率良く基準電圧の電圧値を信
号入力の電圧値に近似させることができるようになるの
で、より源音に忠実な音声等を出力することができると
いう効果がある。請求項４の記載に係わる音響装置は、
追従特性の良いデータ変換装置を容易に使用することが
できるようになるので、より安価且つ容易に音響機器を
提供できるようになるという効果がある。
の記載に係わるデータ変換装置は、簡単な回路構成であ
りながら基準電圧の電圧値を信号入力の電圧値に効率良
く近似させることができるようになるので、回路規模を
縮小して半導体チップの面積を容易に縮小できるように
なり半導体装置を安価に製造できるという効果がある。
また、請求項２および請求項３の記載に係わるデータ変
換装置は、より短時間で効率良く基準電圧の電圧値を信
号入力の電圧値に近似させることができるようになるの
で、より源音に忠実な音声等を出力することができると
いう効果がある。請求項４の記載に係わる音響装置は、
追従特性の良いデータ変換装置を容易に使用することが
できるようになるので、より安価且つ容易に音響機器を
提供できるようになるという効果がある。
【図１】本発明のデータ変換装置（適応型デルタ変調方
式）の実施の形態例を示す構成図、
式）の実施の形態例を示す構成図、
【図２】本発明のデータ変換装置の動作例を示すタイミ
ング図、
ング図、
【図３】従来のデルタ変調方式のデータ変換装置の動作
を示すためのタイミング図、
を示すためのタイミング図、
【図４】従来の適応型デルタ変調方式のデータ変換装置
の動作を示すためのタイミング図である。
の動作を示すためのタイミング図である。
１、５ ：フィルタ回路（ＬＰＦ：ローパスフィルタ） ２、３２：比較器（コンパレータ回路） ３、３ａ：Ｄ／Ａ変換回路 ４ ：信号処理回路 Ｓ１〜Ｓ９：スイッチ回路 Ａ１〜Ａ８：定電流源 ＶＩ ：入力端子 ＶＯ ：出力端子
Claims (4)
- 【請求項１】 変換すべき入力信号と従前の比較結果に
応じて設定された基準電圧とを比較器で周期的に比較し
た比較結果を連続するデジタル信号とするデルタ変調方
式のデータ変換装置において、前記基準電圧を発生させ
るために設けられた複数の電流源と、前記電流源を任意
に選択して電流値を段階的に設定するためのスイッチ回
路と、設定された電流値に応じた速さで前記基準電圧を
発生及び変化させるための積分回路と、前記入力信号と
前記基準電圧との比較結果に応じて前記スイッチ回路の
次回の接続を制御するための制御回路と、からなるＤ／
Ａ変換回路を有することを特徴とするデルタ変調方式の
データ変換装置。 - 【請求項２】 前記制御回路は、今回の比較結果が前回
の比較結果と同じで更に大電流の前記電流源がある場合
には１段階電流値の大きい前記電流源を選択し、比較結
果が前回の比較結果と異なる場合には前記積分回路に対
する電流の向きが逆方向で同じ電流値の前記電流源を選
択し、比較結果が前回の比較結果と連続して異なるとと
もに更に小電流の前記電流源がある場合には前記積分回
路に対する電流の向きが逆方向で１段階電流値の少ない
前記電流源を選択するようにスイッチ回路を制御するこ
とを特徴とする請求項１に記載のデータ変換装置。 - 【請求項３】 前記複数の電流源は、基準となる電流値
の２のｎ乗（ｎは正の整数）倍の大きさの電流値のもの
が電源側および基準電位側に各々接続されていることを
特徴とする請求項１または請求項２に記載のデータ変換
装置。 - 【請求項４】 請求項１乃至請求項３に記載のデータ変
換装置を使用したことを特徴とする音響装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19675096A JP3608639B2 (ja) | 1995-07-25 | 1996-07-25 | データ変換装置およびこれを用いた音響装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18874195 | 1995-07-25 | ||
| JP7-188741 | 1995-07-25 | ||
| JP19675096A JP3608639B2 (ja) | 1995-07-25 | 1996-07-25 | データ変換装置およびこれを用いた音響装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0998089A true JPH0998089A (ja) | 1997-04-08 |
| JP3608639B2 JP3608639B2 (ja) | 2005-01-12 |
Family
ID=26505121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19675096A Expired - Fee Related JP3608639B2 (ja) | 1995-07-25 | 1996-07-25 | データ変換装置およびこれを用いた音響装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3608639B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6542097B1 (en) * | 1998-04-16 | 2003-04-01 | Rohm Co., Ltd. | Adaptive delta modulation with step size variation responsive to sensed overload |
| US8013589B2 (en) | 2008-03-27 | 2011-09-06 | Fujitsu Semiconductor Limited | Semiconductor device |
-
1996
- 1996-07-25 JP JP19675096A patent/JP3608639B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6542097B1 (en) * | 1998-04-16 | 2003-04-01 | Rohm Co., Ltd. | Adaptive delta modulation with step size variation responsive to sensed overload |
| US8013589B2 (en) | 2008-03-27 | 2011-09-06 | Fujitsu Semiconductor Limited | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3608639B2 (ja) | 2005-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10276093A (ja) | Ｄ／ａ変換器 | |
| JPH05127672A (ja) | 倍音付与回路 | |
| US7102405B2 (en) | Pulse-width modulation circuit and switching amplifier using the same | |
| WO2001004732A1 (fr) | Generateur de formes d'onde et appareil d'essai | |
| JP3608639B2 (ja) | データ変換装置およびこれを用いた音響装置 | |
| US5815530A (en) | Data converters for sound equipment | |
| JPH114166A (ja) | 逐次比較型ａ／ｄ変換器 | |
| US6525573B1 (en) | Signal processing architecture | |
| JPH09270708A (ja) | ディジタル／アナログ変換器及び音声制御装置 | |
| JPH05347563A (ja) | Ｄ／ａ変換装置 | |
| JPH11266157A (ja) | フィードバック回路 | |
| JP2000347678A (ja) | トーン発生回路 | |
| JP3760503B2 (ja) | クランプ回路 | |
| JP3499691B2 (ja) | Ａｄｍ復調回路 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| JPH05276042A (ja) | アナログ・ディジタル変換装置 | |
| JPH026031B2 (ja) | ||
| JPH06216777A (ja) | 発振検出装置 | |
| JPH04167812A (ja) | パルス幅変換回路 | |
| JPH0611662Y2 (ja) | デイジタルアナログコンバ−タ | |
| JPS60245315A (ja) | Ｄ／ａ変換回路 | |
| JP2000174622A (ja) | Ａ／ｄ変換回路 | |
| JP2000031828A (ja) | デ―タ変換装置 | |
| JPH0832408A (ja) | ディレイラインフィルタ | |
| JPH06130098A (ja) | 電子式電力量計等の信号入力制御方法および装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041006 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |