JPH08116226A - 自動利得制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 基準電圧を可変としＡＧＣ利得の制御特性が
変更できる自動利得制御装置に関して、制御電圧のクラ
ンプ電圧を可変とし下限利得が常に一定となるように補
正できるようにする。 【解決手段】 可変利得増幅回路１は高周波成分が除去
された制御電圧Ｖｃにより制御される。制御電圧Ｖｃは
可変利得増幅回路１の出力電圧を整流回路２１を通して
整流した電圧と微小電圧検出回路８により検出された電
圧のうち高い方の電圧がホールド回路２２により平滑化
され、直流増幅回路３を介して得られる。クランプ回路
７は制御電圧Ｖｃを基準電圧回路５に応じてクランプ電
圧を変化させるため、基準電圧を変えてＡＧＣ特性を変
更しても下限利得は常に一定になるように補正される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】 本発明は、通信システム又
は音声システムにおいて、出力信号の振幅が一定となる
ように入力信号の振幅に応じて可変利得増幅回路の利得
を制御して入力信号の変動を抑制する自動利得制御装置
に関する。

【０００２】

【従来の技術】以下、入力信号の変動が抑制され、一定
の出力信号が取り出せる従来の自動利得制御装置を図面
を参照しながら説明する。

【０００３】図１１は従来の自動利得制御装置の構成図
である。図１１において、１は制御電圧により制御され
る利得に応じて入力信号電圧を増幅する可変利得増幅回
路、２は可変利得増幅回路１の出力電圧のピークを検出
して保持するピーク検出回路、２１は入力信号電圧を整
流する整流回路、２２は整流回路２１により整流された
整流電圧のピーク値を保持するホールド回路、３は入力
された電圧の差分に比例した電圧を出力する直流増幅回
路、４は直流増幅回路３の出力電圧の高周波成分を除去
して実効電圧を出力する低域通過フィルタ、５１は電源
電位Ｖｃｃから適当な基準電圧を生成する抵抗分圧回
路、Ｒ１は電源電位Ｖｃｃを分圧する第１の抵抗器、Ｒ
２は電源電位Ｖｃｃを分圧する第２の抵抗器、６１は入
力信号が可変利得増幅回路１を通る状態と通らない状態
とを切り替える制御端子付き切り替えバッファ回路、６
１Ａは入力信号が直接入力される入力端子、６１Ｂは可
変利得増幅回路１の出力信号が入力される入力端子、Ｙ
は本自動利得制御装置の出力端子、Ｖｒｅｆは抵抗分圧
回路５１により出力される基準電圧、Ｖｘはピーク検出
回路２により出力されるピーク電圧、Ｖｃはピーク電圧
Ｖｘと基準電圧Ｖｒｅｆとの差分により直流増幅回路３
により生成され低域通過フィルタ４によりリップル成分
が除去され可変利得増幅回路１を制御する制御電圧、Ｖ
ｃｃは装置を駆動する電源電圧である。

【０００４】前記のように構成された自動利得制御装置
の動作を以下に図面に基づいて説明する。

【０００５】図１２は従来の自動利得制御装置のＡＧＣ
（＝Ａｕｔｏｍａｔｉｃ ＧａｉｎＣｏｎｔｒｏｌ）特
性を示す図である。図１２（ａ）は従来の自動利得制御
装置の制御電圧Ｖｃと利得（＝Ｇａｉｎ）との相関図で
ある。図１２（ａ）において、Ｇ０は最大利得、Ｇ９は
最小利得である。

【０００６】図１２（ｂ）は基準電圧を一定にした場合
の直流増幅回路のピーク電圧Ｖｘと制御電圧Ｖｃとの相
関図である。図１２（ｂ）において、Ｖｘ１は図１０
（ａ）に示す基準電圧Ｖｒ１時における０ｄＢの利得と
なるピーク電圧、Ｖｃ１はピーク電圧Ｖｘ１時に可変利
得増幅回路１の利得を０ｄＢにする制御電圧である。

【０００７】図１２（ｃ）は従来の自動利得制御装置の
入力信号の電圧と出力信号の電圧とを対数値とした相関
図である。図１２（ｃ）において、ｖｉｎ０は入力信号
電圧のＡＧＣが有効となる最小値、ｖｉｎ１は図１０に
示す基準電圧Ｖｒ１時における０ｄＢの利得となる入力
信号電圧、ｖｉｎ９は入力信号電圧のＡＧＣが有効とな
る最大値、Ｇ０は最大利得、Ｇ９は最小利得である。ｖ
ｉｎ１を基準にして入力信号電圧が大きくなるにつれて
利得が下がり、入力信号電圧が小さくなるにつれて利得
が上がるため、出力信号電圧の振幅を一定に保つことが
できる。

【０００８】さらに、図１２（ｂ）に示す制御電圧Ｖｃ
１のとき、図１２（ｃ）に示すように利得は０ｄＢとな
る。直流増幅回路３に入力される基準電圧Ｖｒｅｆを図
１０（ａ）に示す標準の基準電圧Ｖｒ１から標準よりも
高い基準電圧Ｖｒ３に変化させると、制御電圧Ｖｃ１を
出力するためのピーク電圧Ｖｘ１が標準のＶｘ１よりも
高い方へシフトするため、入力信号電圧も標準のｖｉｎ
１からより高いｖｉｎ３にて利得が０ｄＢになる。逆
に、基準電圧Ｖｒｅｆを図１０（ａ）に示す基準電圧Ｖ
ｒ２に変化させると、制御電圧Ｖｃ１を出力するための
ピーク電圧Ｖｘ１がより低い方へシフトするため、入力
信号電圧も標準のｖｉｎ１よりも低いｖｉｎ２にて利得
が０ｄＢになる。従って、直流増幅回路３に入力する基
準電圧Ｖｒｅｆを変化させることにより自動利得制御装
置のＡＧＣ特性を変化させることができる。

【０００９】次に、従来の音声用自動利得制御装置を図
面を参照しながら説明する。

【００１０】図１３は従来の音声用自動利得制御装置の
回路図である。図１３において、図１１に示す従来の自
動利得制御装置に対して新たに追加されている部材のみ
を説明する。７は微小電圧検出回路の出力電圧が所定値
を越えると一定の電圧に保持するクランプ回路、７２は
微小電圧検出回路の出力電圧が所定値を越えると導通す
るＰＮＰトランジスタ、７３はクランプ電圧値を決める
定電圧電源、８は入力電圧が低下するにつれて出力電圧
を高くし、かつ整流する微小電圧検出回路である。

【００１１】前記のように構成された音声用自動利得制
御装置の動作を以下に図面に基づいて説明する。

【００１２】図１４は従来の音声用自動利得制御装置の
ＡＧＣ特性を示す図である。図１４（ａ）は従来の音声
用自動利得制御装置の入力信号電圧と制御電圧Ｖｃとの
相関図である。図１４（ｂ）は従来の自動利得制御装置
の入力信号電圧と出力信号電圧との相関図である。図１
４（ａ）において、Ｌ１は図１３に示す整流回路２１の
出力電圧、Ｌ２は図１３に示す微小電圧検出回路８の出
力電圧、Ｌ３は図１３に示すクランプ回路７の出力電
圧、ｖｉｎ１は図１０に示す基準電圧Ｖｒ１時における
０ｄＢの利得となる入力信号電圧、ｖｉｎ５は図１３に
示す微小電圧検出回路８と整流回路２１との出力電圧が
等しくなる入力信号電圧、ｖｉｎ６は図１３に示す微小
電圧検出回路８とクランプ回路７との出力電圧が等しく
なる入力信号電圧、Ｖｃ１はピーク電圧Ｖｘ１時におけ
る制御電圧であって、０ｄＢの利得となる入力信号電圧
ｖｉｎ１及びｖｉｎ６に対応する制御電圧である。図１
４（ｂ）において、Ｇ０は最大利得、Ｇ９は最小利得で
ある。

【００１３】入力信号電圧がｖｉｎ１よりも小さい場合
は、利得が最大値Ｇ０に近づきやがて飽和する。入力信
号電圧が極めて小さい場合でも、微小電圧検出回路８が
なければ利得は最大のままでありノイズが増大する。こ
の微小電圧検出回路８は、入力信号電圧がｖｉｎ５以下
のとき図１３に示す直流増幅回路３よりも高い電圧を発
生させるため、図１４（ｂ）に示すように利得は低減す
る。また、クランプ回路７は、微小電圧検出回路８のみ
の場合、入力信号電圧がｖｉｎ６よりもさらに小さくな
ると利得が負になるので、制御電圧を利得が０ｄＢとな
るＶｃ１に強制的に印加するために設けられている。

【００１４】前記のＡＧＣ特性を有する音声用自動利得
制御装置によると、大きな音は緩和され小さな音はＳ／
Ｎ比が改善されて明瞭に再現される。

【００１５】

【発明が解決しようとする課題】しかしながら、前記従
来の自動利得制御装置は、基準電圧の可変機能による利
得の変更とＡＧＣオン・オフ機能とは分離されているた
め、複数の端子により制御しなくてはならないという第
１の問題点と、基準電圧を可変とした場合にＡＧＣ特性
の変化に対して微小入力時の利得が一定値に保持できな
いという第２の問題点と、任意の入力信号レベルによる
ＡＧＣ特性を自由に設定したり又は記憶したりできない
という第３の問題点と、低域通過フィルタの容量を充電
するのに時間を要するためＡＧＣオン・オフ切り替えが
高速に行なえないという第４の問題点を有していた。

【００１６】本発明は、前記従来の問題点を解決するも
ので、基準電圧の修正によるＡＧＣ特性の変更とＡＧＣ
オン・オフ切り替えとが容易に制御できるようにするこ
とを第１の目的とし、ＡＧＣ特性の下限利得が一定とな
るようにすることを第２の目的とし、ＡＧＣ特性の設定
及び記憶ができるようにすることを第３の目的とし、さ
らにＡＧＣオン・オフ切り替えが高速にできるようにす
ることを第４の目的とする。

【００１７】

【課題を解決するための手段】請求項１の発明は前記第
１の目的を達成するものであり、自動利得制御装置を、
制御電圧により制御される利得に応じて入力信号を増幅
又は減衰する可変利得増幅回路と、該可変利得増幅回路
の出力信号を整流する整流回路と、該整流回路により整
流された整流電圧のピーク電圧を出力するホールド回路
と、外部電圧に基づき変化する基準電圧を出力する基準
電圧回路と、前記ピーク電圧と前記基準電圧との差分に
応じて前記制御電圧を出力する直流増幅回路と、前記基
準電圧に基づき前記可変利得増幅回路の出力信号と前記
入力信号とを切り替える切り替え回路とを備えている構
成とするものである。

【００１８】前記の構成により、基準電圧回路は、抵抗
分圧回路とＭＯＳトランジスタ等の電圧制御スイッチと
からなるため、基準電圧の修正によるＡＧＣ特性の変更
とＡＧＣオン・オフ切り替えとを１つの端子により行な
うことができる。

【００１９】請求項２の発明は、請求項１の構成に、前
記直流増幅回路により出力される前記制御電圧から直流
電圧の高周波成分を除く低域通過フィルタをさらに備え
ている構成を付加するものである。

【００２０】前記の構成により、低域通過フィルタは可
変利得増幅回路を制御する制御電圧の高周波成分を除去
するため、可変利得増幅回路の動作は安定する。

【００２１】請求項３の発明は前記第１の目的を達成す
るものであり、自動利得制御装置を、制御電圧により制
御される利得に応じて入力信号を増幅又は減衰する可変
利得増幅回路と、該可変利得増幅回路の出力信号を整流
する整流回路と、該整流回路により整流された整流電圧
の実効電圧を出力する低域通過フィルタと、外部電圧に
基づき変化する基準電圧を出力する基準電圧回路と、前
記実効電圧と前記基準電圧との差分に応じて前記制御電
圧が出力される直流増幅回路と、前記基準電圧に基づき
前記可変利得増幅回路の出力信号と前記入力信号とを切
り替える切り替え回路とを備えている構成とするもので
ある。

【００２２】前記の構成により、基準電圧回路は、抵抗
分圧回路とＭＯＳトランジスタ等の電圧制御スイッチと
からなるため、基準電圧の修正によるＡＧＣ特性の変更
とＡＧＣオン・オフ切り替えとを１つの端子により行な
うことができる。

【００２３】さらに、低域通過フィルタはホールド回路
を兼ねているため、素子数を減らすことができる。

【００２４】請求項４の発明は前記第２の目的を達成す
るものであり、自動利得制御装置を、制御電圧により制
御される利得に応じて入力信号を増幅又は減衰する可変
利得増幅回路と、該可変利得増幅回路の出力信号を整流
して第１の整流電圧を出力する整流回路と、前記可変利
得増幅回路の入力信号の電圧の高低を逆にすると共に整
流して第２の整流電圧を出力する微小電圧検出回路と、
該微小電圧検出回路から出力される第２の整流電圧を前
記基準電圧の値に応じて所定値以下に抑制するクランプ
回路と、前記整流回路から出力される第１の整流電圧と
前記微小電圧検出回路から出力されかつ前記クランプ回
路により抑制された第２の整流電圧のうちのいずれか高
い方の整流電圧のピーク電圧を出力するホールド回路
と、適当な基準電圧を供給する基準電圧回路と、前記ホ
ールド回路から出力されるピーク電圧と前記基準電圧と
の差分に応じて前記制御電圧を出力する直流増幅回路と
を備えている構成とするものである。

【００２５】前記の構成により、クランプ回路は、微小
電圧検出回路の出力電圧をクランプする電圧を基準電圧
の値に応じて変化させるため、微小信号が入力されたと
きＡＧＣ利得が０ｄＢとなるように補正することができ
る。

【００２６】請求項５の発明は、請求項４の構成に、前
記直流増幅回路により出力される前記制御電圧から直流
電圧の高周波成分を除く低域通過フィルタをさらに備え
ている構成を付加するものである。

【００２７】前記の構成により、低域通過フィルタは可
変利得増幅回路を制御する制御電圧の高周波成分を除去
するため、可変利得増幅回路の動作は安定する。

【００２８】請求項６の発明は、請求項４又は５の構成
に、前記クランプ回路は、前記基準電圧を増幅する直流
増幅回路を有している構成を付加するものである。

【００２９】前記の構成により、クランプ回路は直流増
幅回路を有しているため、適当なクランプ電圧を生成す
ることができる。

【００３０】請求項７の発明は前記第２の目的を達成す
るものであり、自動利得制御装置を、制御電圧により制
御される利得に応じて入力信号を増幅又は減衰する可変
利得増幅回路と、該可変利得増幅回路の出力信号を整流
して第１の整流電圧を出力する整流回路と、前記可変利
得増幅回路の入力信号の電圧の高低を逆にすると共に整
流して第２の整流電圧を出力する微小電圧検出回路と、
該微小電圧検出回路から出力される第２の整流電圧を前
記基準電圧の値に応じて所定値以下に抑制するクランプ
回路と、前記整流回路から出力される第１の整流電圧と
前記微小電圧検出回路から出力されかつ前記クランプ回
路により抑制された第２の整流電圧のうちのいずれか高
い方の整流電圧の実効電圧を出力する低域通過フィルタ
と、適当な基準電圧を供給する基準電圧回路と、前記低
域通過フィルタから出力される実効電圧と前記基準電圧
との差分に応じて前記制御電圧を出力する直流増幅回路
とを備えている構成とするものである。

【００３１】前記の構成により、クランプ回路は、基準
電圧の値に応じて微小電圧検出回路の出力電圧をクラン
プする電圧を変化させるため、微小信号が入力されたと
きＡＧＣ利得が０ｄＢとなるように補正することができ
る。

【００３２】さらに、低域通過フィルタはホールド回路
を兼ねているため、素子数を減らすことができる。

【００３３】請求項８の発明は、請求項７の構成に、前
記クランプ回路は、前記基準電圧を増幅する直流増幅回
路を有している構成を付加するものである。

【００３４】前記の構成により、クランプ回路は直流増
幅回路を有しているため、適当なクランプ電圧を生成す
ることができる。

【００３５】請求項９の発明は前記第３の目的を達成す
るものであり、自動利得制御装置を、制御電圧により制
御される利得に応じて入力信号を増幅又は減衰する可変
利得増幅回路と、入力信号と前記可変利得増幅回路の出
力信号とを切り替えて出力する切り替え回路と、該切り
替え回路の出力信号を整流する整流回路と、該整流回路
により整流された整流電圧を開閉する開閉回路と、該開
閉回路を介して前記整流電圧のピーク電圧を出力するホ
ールド回路と、前記ピーク電圧をデジタル信号に変換す
るアナログ／デジタル変換回路と、該アナログ／デジタ
ル変換回路の出力データを記憶する記憶回路と、該記憶
回路から読み出されたデータをアナログ信号に変換する
デジタル／アナログ変換回路と、前記ピーク電圧と前記
デジタル／アナログ変換回路の出力電圧との差分に応じ
て前記制御電圧を出力する直流増幅回路とを備えている
構成とするものである。

【００３６】前記の構成により、アナログ／デジタル変
換回路はホールド回路により出力されるピーク電圧をデ
ジタル化し、記憶回路はデジタル化されたピーク電圧を
記憶し、デジタル／アナログ変換回路はデジタル化され
記憶されていたピーク電圧をアナログに戻し基準電圧を
生成するため、基準電圧の設定値はいつでも記憶できま
た再生できる。

【００３７】請求項１０の発明は前記第４の目的を達成
するものであり、請求項９の構成に、前記切り替え回路
が前記入力信号を出力している間、前記デジタル／アナ
ログ変換回路の出力電圧を前記ホールド回路に充電する
充電回路をさらに備えている構成を付加するものであ
る。

【００３８】前記の構成により、可変利得増幅回路が作
動していない間、ホールド回路は、充電回路により充電
されているため、可変利得増幅回路が作動し始めるとす
ぐに起動する。

【００３９】請求項１１の発明は、請求項９又は１０の
構成に、前記直流増幅回路により出力される前記制御電
圧から直流電圧の高周波成分を除く低域通過フィルタを
さらに備えている構成を付加するものである。

【００４０】前記の構成により、低域通過フィルタは可
変利得増幅回路を制御する制御電圧の高周波成分を除去
するため、可変利得増幅回路の動作は安定する。

【００４１】請求項１２の発明は、請求項９〜１１の何
れか１項の構成において、前記記憶回路は不揮発性メモ
リである構成とするものである。

【００４２】請求項１３の発明は、請求項９〜１１の何
れか１項の構成において、前記記憶回路は、揮発性メモ
リと該揮発性メモリの内容を保持するためのバックアッ
プ回路とからなる構成とするものである。

【００４３】

【発明の実施の形態】以下、本発明の第１の実施形態を
図面に基づいて説明する。図１は本発明の第１の実施形
態に係る自動利得制御装置の構成図である。図２は本発
明の第１の実施形態に係る自動利得制御装置の回路図で
ある。図１及び２において、図１１に示す従来の自動利
得制御装置の構成図と同じ部材には同一の符号を付すこ
とにより説明を省略する。図１及び図２において、５は
ピーク電圧Ｖｘとの差分により制御電圧Ｖｃを生成する
ための基準電圧Ｖｒｅｆを発生させる基準電圧回路、６
は可変利得増幅回路１を通る状態と通らない状態とを切
り替える切り替え回路、Ｖｃｔｌは基準電圧回路５に印
加され切り替え回路６を制御する外部電圧である。図２
において、５２は切り替え回路６を制御するｎチャネル
ＭＯＳトランジスタ、６２は基準電圧回路５により生成
される基準電圧Ｖｒｅｆ及び切り替え回路６の切り替え
電圧Ｖｓｗにより制御され、基準電圧Ｖｒｅｆが切り替
え電圧Ｖｓｗよりも高い場合は電圧「Ｈ」を出力し、そ
の他の場合は電圧「Ｌ」を出力する電圧コンパレータ回
路である。

【００４４】図１に示す第１の実施形態の特徴は、基準
電圧Ｖｒｅｆを可変にすることによるＡＧＣ特性の変更
とＡＧＣオン・オフ切り替えとを１つの外部端子により
行えることである。

【００４５】前記のように構成された自動利得制御装置
の切り替え動作を以下に説明する。

【００４６】ＡＧＣオン・オフ切り替えを行なう外部電
圧Ｖｃｔｌとして、例えば自動利得制御装置の外部から
のマイコン等の制御によりデジタル的に電圧「Ｈ」又は
電圧「Ｌ」が入力される。

【００４７】まず、外部電圧Ｖｃｔｌが「Ｌ」の場合、
ｎチャネルＭＯＳトランジスタ５２は遮断されるため、
基準電圧Ｖｒｅｆは式Ｖｃｃ×Ｒ２／（Ｒ１＋Ｒ２）に
より求められる値になり、第１の抵抗器Ｒ１又は第２の
抵抗器Ｒ２の値を変化させて基準電圧Ｖｒｅｆの変更が
行なえる。また、電圧コンパレータ回路６２により基準
電圧Ｖｒｅｆと切り替え電圧Ｖｓｗとが比較され、基準
電圧Ｖｒｅｆが切り替え電圧Ｖｓｗよりも高くなるよう
に切り替え電圧Ｖｓｗを定めると、電圧コンパレータ回
路６２は電圧「Ｈ」を出力するため、制御端子付き切り
替えバッファ回路６１の入力端子６１Ｂが選択され、自
動利得制御装置からの出力信号が出力される。

【００４８】次に、外部電圧Ｖｃｔｌが「Ｈ」のとき、
ｎチャネルＭＯＳトランジスタ５２は導通するため、基
準電圧Ｖｒｅｆは切り替え電圧Ｖｓｗよりも低くなり、
電圧コンパレータ回路６２の出力は電圧「Ｌ」となるの
で、制御端子付き切り替えバッファ回路６１は入力端子
６１Ａが選択され、入力信号が直接出力される。

【００４９】本実施形態の特徴として、基準電圧Ｖｒｅ
ｆの制御によるＡＧＣ特性の設定とＡＧＣオン・オフ機
能とを１つの端子により行なうことができる。本自動利
得制御装置をＩＣ化する際には、外部電圧Ｖｃｔｌ又は
基準電圧Ｖｒｅｆを外部端子とすればよい。

【００５０】なお、基準電圧回路５は切り替え電圧Ｖｓ
ｗ以下の電圧とそれ以上の直流電圧とを切り替え、かつ
制御できる回路構成であればよいので、例えばデジタル
／アナログ変換回路をマイコンにより制御したり、複数
の直流電圧ラインをスイッチにより切り替えて基準電圧
Ｖｒｅｆに供給したり、ｎチャネルＭＯＳトランジスタ
５２をｎｐｎバイポーラトランジスタや電磁リレーと置
き換えたりする方法であっても同等の効果が得られる。
また、前記において基準電圧Ｖｒｅｆが切り替え電圧Ｖ
ｓｗよりも低い場合に、可変利得増幅回路１がオフにな
ると仮定して説明したが、ｎチャネルＭＯＳトランジス
タ５２、電圧コンパレータ回路６２及び切り替えバッフ
ァ回路６１の極性の組み合わせにより、基準電圧Ｖｒｅ
ｆが切り替え電圧Ｖｓｗよりも高い場合に可変利得増幅
回路１がオフになるように動作させることも明らかに可
能である。

【００５１】以下、本発明の第２の実施形態を図面に基
づいて説明する。図３は本発明の第２の実施形態に係る
自動利得制御装置の回路図である。図３において、図２
に示す第１の実施形態に係る自動利得制御装置の回路図
と同じ部材には同一の符号を付し説明を省略する。図３
において、低域通過フィルタ４は整流回路２１と直流増
幅回路３との間に直列に接続されていて、整流回路２１
により出力される整流電圧が入力され、入力された整流
電圧の実効電圧Ｖｘ２を出力する。直流増幅回路３は基
準電圧回路５の基準電圧Ｖｒｅｆと実効電圧Ｖｘ２との
差分を増幅して制御電圧Ｖｃを生成する。なお、本実施
形態は、可変利得増幅回路１、整流回路２、低域通過フ
ィルタ４及び切り替え回路６を追加して、直流増幅回路
４には多入力の実行電圧Ｖｘ２のうち最も高い電圧又は
平均値が入力される複数の可変利得増幅回路１が制御で
きる構成にも対応できる。

【００５２】本実施形態の特徴として、第１の実施形態
と同様に、基準電圧Ｖｒｅｆの制御によるＡＧＣ特性の
設定とＡＧＣオン・オフ機能とを１つの端子により行な
うことができる。

【００５３】さらに、ホールド回路２２が低域通過フィ
ルタ４により兼用されているため、装置の構成が簡単に
なる。

【００５４】以下、本発明の第３の実施形態を図面に基
づいて説明する。図４は本発明の第３の実施形態に係る
自動利得制御装置の構成図である。図５は本発明の第３
の実施形態に係る自動利得制御装置の回路図である。図
４及び図５において、図１３に示す従来の音声用自動利
得制御装置の回路図と同じ部材には同一の符号を付すこ
とにより説明を省略する。図４において、可変利得増幅
回路１は図１２（ａ）の利得特性を有するので、入力信
号が微小電圧の場合は、図１４（ａ）のＬ１の特性に示
すように、ピーク検出回路２の出力は下降する。また、
図１４（ａ）のＬ２の特性に示すように、入力信号電圧
が所定の電圧よりも低くなるにつれて高い電圧が出力さ
れる微小電圧検出回路８の出力電圧は整流回路２１の出
力電圧と結合されて、ホールド回路２２の出力電圧であ
るピーク電圧Ｖｘは、前記２つの出力電圧のうちの高い
方の出力電圧となる。このピーク電圧Ｖｘが高くなるに
つれて直流電圧回路３と低域通過フィルタ４とを介した
制御電圧Ｖｃが上昇し、可変利得増幅回路１の利得を低
下させることになる。さらに、所定の入力レベル以下の
利得が減少し過ぎるのを防ぐため、微小電圧検出回路８
の出力電圧は図１４（ａ）のＬ３の特性に示すように、
クランプ回路７により制限されている。次に、基準電圧
Ｖｒｅｆを変化させてＡＧＣ特性が変更されると、クラ
ンプ回路７は基準電圧Ｖｒｅｆに応じてクランプ電圧が
変化して、所定の微小信号入力時の下限利得が基準電圧
Ｖｒｅｆの変化に応じて一定となるように補正できる。

【００５５】図４に示す第３の実施形態の特徴として、
微小信号が入力された際にＡＧＣ特性の利得が増大する
ことによるＳ／Ｎ比の劣化を防ぐため、微小電圧検出回
路８とクランプ回路７とを設けてＡＧＣ特性の利得を減
少させる。

【００５６】さらに、基準電圧Ｖｒｅｆを変化させてＡ
ＧＣ特性の変更を行ない、クランプ電圧を基準電圧Ｖｒ
ｅｆに応じて変化させるため、微小信号入力時のＡＧＣ
特性の下限利得が一定になるように補正できる。

【００５７】図５において、７１は基準電圧Ｖｒｅｆを
増幅してクランプ用の電圧を生成するクランプ用直流増
幅回路である。クランプ回路７は、基準電圧Ｖｒｅｆが
入力されるクランプ用直流増幅回路７１と増幅された基
準電圧Ｖｒｅｆがベース電極に印加されるＰＮＰトラン
ジスタ７２とからなる構成である。

【００５８】前記のように構成された自動利得制御装置
の動作を図面に基づいて以下に説明する。図１０は本発
明の第３の実施形態に係る自動利得制御装置のＡＧＣ特
性図である。図１０（ａ）は本発明の第３の実施形態に
係る自動利得制御装置の基準電圧Ｖｒｅｆと利得が０ｄ
Ｂとなる入力信号の電圧との相関図である。図１０
（ｂ）は本発明の第３の実施形態に係る自動利得制御装
置の入力信号の電圧と出力信号の電圧との相関図であ
る。図１０（ａ）において、Ｖｒ１は標準の基準電圧、
Ｖｒ２は標準よりも低い基準電圧、Ｖｒ３は標準よりも
高い基準電圧、ｖｉｎ１は基準電圧Ｖｒ１における０ｄ
Ｂの利得となる入力信号電圧、ｖｉｎ２は基準電圧Ｖｒ
２における０ｄＢの利得となる入力信号電圧、ｖｉｎ３
は基準電圧Ｖｒ３における０ｄＢの利得となる入力信号
電圧である。図１０（ｂ）において、ｖｉｎ１、ｖｉｎ
２及びｖｉｎ３は前記と同様である。ｖｉｎ５は微小電
圧検出回路８と整流回路２１との出力電圧が等しくなる
入力信号電圧、ｖｉｎ６は微小電圧検出回路８とクラン
プ回路７との出力電圧が等しくなる入力信号電圧、Ｇ０
は最大利得、Ｇ９は最小利得である。

【００５９】まず、基準電圧Ｖｒｅｆが図１０（ａ）に
示す標準の基準電圧Ｖｒ１の場合は、図１４（ａ）に示
す入力信号電圧Ｖｉｎ５よりも大きな入力信号に対して
整流回路２１の出力電圧は、微小電圧検出回路８の出力
電圧よりも大きくなり、この出力電圧がエミッタホロワ
で出力されて結合されるため、微小電圧検出回路８の低
い出力電圧は出力トランジスタが遮断されるので、電圧
の高い整流回路２の出力がホールド回路２２を介してピ
ーク電圧Ｖｘとして出力される。

【００６０】次に、入力信号電圧が図１４（ａ）に示す
入力信号電圧Ｖｉｎ５よりも低い入力信号に対して、微
小電圧検出回路８の出力は整流回路２１の出力よりも高
くなるため、ホールド回路２２を介してピーク電圧Ｖｘ
として出力されるので、入力信号電圧の低下に伴って微
小電圧検出回路８の出力電圧が高くなる。従って、ピー
ク電圧Ｖｘと制御電圧Ｖｃとが上昇し、図１４（ｂ）に
示すように利得が減衰する。クランプ回路７の出力電圧
が微小電圧検出回路８の出力電圧に付加されると、微小
電圧検出回路８の過大な出力電圧がクランプ回路７の出
力電圧にクランプされる。従って、入力信号の電圧が図
１４（ａ）に示す入力信号電圧Ｖｉｎ６よりも低い場合
は、微小な信号電圧が入力されても利得が０ｄＢとな
り、入力信号の振幅によらずＡＧＣ特性を一定にするこ
とができる。

【００６１】次に、基準電圧Ｖｒｅｆを標準より高めの
図１０（ａ）に示すＶｒ３に設定する場合は、入力信号
電圧をｖｉｎ１とすると、直流増幅回路３と低域通過フ
ィルタ４とを介した制御電圧Ｖｃは低くなるため、ＡＧ
Ｃ特性の利得は増加するが、クランプ電圧が前記と同一
値であるとすると微小入力時の利得も増加することにな
る。この現象を防ぐため、基準電圧Ｖｒｅｆを入力値と
するクランプ用直流増幅回路７１とｐｎｐバイポーラト
ランジスタ７２とを介してクランプ電圧を標準の基準電
圧Ｖｒ１の場合よりも高く設定することにより、所定電
圧ｖｉｎ６以下の微小信号入力時における下限利得をＶ
ｒｅｆが標準の基準電圧Ｖｒ１の場合と同じ０ｄＢの利
得に保つことができる。

【００６２】次に、基準電圧Ｖｒｅｆを標準より低めの
Ｖｒ２に設定する場合の各部の動作や電圧変化は前記の
逆となり、クランプ電圧を標準の基準電圧Ｖｒ１の場合
よりも低めに設定することにより下限利得を標準の場合
と同じ０ｄＢの利得に保つこことができる。

【００６３】なお、可変利得増幅回路１及びピーク検出
回路２を追加することにより、直流増幅回路３には多入
力のピーク電圧Ｖｘのうちの最も高い電圧又は平均値が
入力される複数の可変利得増幅回路１を制御できる構成
にも対応できる。

【００６４】以下、本発明の第４の実施形態を図面に基
づいて説明する。図６は本発明の第４の実施形態に係る
自動利得制御装置の回路図である。図６において、図５
に示す本発明第３の実施形態に係る自動利得制御装置の
回路図と同じ部材には同一の符号を付すことにより説明
を省略する。図６において、第３の実施形態と異なる点
のみを説明すると第２の実施形態と同様に、低域通過フ
ィルタ４は、整流回路２１と直流増幅回路３との間に直
列に接続されていて、整流回路２１により出力される整
流電圧が入力され、入力された整流電圧の実効電圧Ｖｘ
２を出力する。直流増幅回路３は実効電圧Ｖｘ２と基準
電圧Ｖｒｅｆとの差分を直流増幅して、制御電圧Ｖｃを
生成する構成である。

【００６５】本実施形態の特徴として、基準電圧Ｖｒｅ
ｆを変化させてもクランプ電圧が共に変化することによ
り、所定値以下の微小信号入力時の下限利得を一定値に
保つことができる。

【００６６】さらに、ホールド回路２２が低域通過フィ
ルタ４により兼用されているため、装置の構成が簡単に
なる。

【００６７】なお、可変利得増幅回路１、整流回路２
１、低域通過フィルタ４及び切り替え回路６を追加する
ことにより、直流増幅回路３には多入力の実効電圧Ｖｘ
２のうちの最も高い電圧又は平均値が入力され複数の可
変利得増幅回路１を制御できる構成にも対応できる。

【００６８】以下、本発明の第５の実施形態を図面に基
づいて説明する。図７は本発明の第５の実施形態に係る
自動利得制御装置の構成図である。図８は本発明の第５
の実施形態に係る自動利得制御装置の回路図である。図
７及び図８において、図１に示す本発明の第１の実施形
態の自動利得制御装置に新たに追加されている部材のみ
を説明する。図７及び図８において、９はホールド回路
２２により出力されるピーク電圧Ｖｘをデジタル化する
Ａ／Ｄ変換回路、１０ＡはＡ／Ｄ変換回路９によりデジ
タル化されたピーク電圧Ｖｘを記憶する記憶回路、１０
ＢはＳＲＡＭ等の半導体メモリ、１１は記憶回路１０Ａ
により記憶されているデジタル化されたピーク電圧Ｖｘ
を基準電圧Ｖｒｅｆに復元するＤ／Ａ変換回路、１２は
ホールド回路２２の容量を充電する充電回路、１３はホ
ールド回路２２を開閉する開閉回路、１４はＡ／Ｄ変換
回路９、記憶回路１０Ａ、Ｄ／Ａ変換回路１１、充電回
路１２、開閉回路１３及び切り替え回路６を制御する制
御回路、１５はＳＲＡＭ等のバックアップ電源が必要と
なる記憶回路のためのバックアップ回路である。なお、
半導体メモリ１０ＢとしてＥＥＰＲＯＭ等の不揮発性メ
モリを用いる場合はバックアップ回路１５は不要とな
る、前記のように構成された自動利得制御装置の動作を
以下に説明する。

【００６９】まず、制御回路１４により切り替え回路６
は入力端子６Ａに選択されて開閉回路１３は閉じている
とすると、入力信号は整流回路２１及びホールド回路２
２を介してピーク電圧Ｖｘが生成されＡ／Ｄ変換回路９
によりデジタル化され、デジタル化されたデータＶｘが
バックアップ回路１５を備えた記憶回路１０Ａに記憶さ
れる。

【００７０】次に、記憶回路１０ＡのデータＶｘがＤ／
Ａ変換回路１１により復元され、その復元された電圧が
直流増幅回路４に基準電圧Ｖｒｅｆとして入力される。
Ａ／Ｄ変換回路９の入力電圧ＶｘとＤ／Ａ変換回路１１
の出力電圧Ｖｒｅｆとは常に等しくなる関係を有し、Ａ
／Ｄ変換回路９の量子化誤差も無視できるようにビット
数を確保する。

【００７１】次に、制御回路１４により切り替え回路６
は、入力端子６Ｂに選択されて、入力信号が可変利得増
幅回路１、整流回路２１及びホールド回路２２を介して
直流増幅回路３に入力される。ピーク電圧Ｖｘと基準電
圧Ｖｒｅｆとが等しい場合に、制御電圧Ｖｃに対して可
変利得増幅回路１の利得が０ｄＢとなるように、ピーク
電圧Ｖｘ、基準電圧Ｖｒｅｆ及びＶｃ若しくは可変利得
増幅回路１の利得との関係をあらかじめ定めておくとＡ
ＧＣの動作特性により利得は０ｄＢに収束する。なお、
ピーク電圧Ｖｘと基準電圧Ｖｒｅｆとが等しい場合に、
制御電圧Ｖｃに対して可変利得増幅回路１の利得が０ｄ
Ｂとなるように、可変利得増幅回路１の利得の関係を仮
定したが、可変利得増幅回路１の利得が任意のＮｄＢ
（Ｎは実数を示す）となるように定めておくと、前記と
同じ手順を用いることにより同じ標準入力信号によるＮ
ｄＢの利得を持つＡＧＣ特性が実現できる。

【００７２】従って、基準電圧Ｖｒｅｆの記憶が可能と
なり、さらに任意の入力信号に対するＡＧＣ特性の設定
も可能となる。

【００７３】次に、制御回路１４により切り替え回路６
は入力端子６Ａに選択され、開閉回路１３が開いてＡＧ
Ｃオフの状態にされるとき、充電回路１２を通してピー
ク電圧Ｖｘが基準電圧Ｖｒｅｆと等しくなるようにホー
ルド回路２２の容量の充電が行なわれる。切り替え回路
６がオフからオンに切り替わると同時に、充電回路１２
は制御回路１４によりその出力がハイインピーダンス状
態となり、また開閉回路１３は閉じるため、ピーク電圧
Ｖｘは再び整流回路２１による駆動に切り替わる。

【００７４】ＡＧＣオフからオンへの切り替え時に整流
回路２１を介してホールド回路２２に充電する時間が省
略できるので、自動利得制御装置は瞬時に安定し高速な
切り替えができる。切り替え時間の大半を占めるホール
ド回路２２の充電があらかじめ完了していることによ
り、ＡＧＣ特性が安定するまでの立ち上がり時間が短縮
できるため、ＡＧＣオフからオンへの高速切り替えが実
現できる。なお、ＡＧＣオンからオフへの切り替えは十
分に高速であるため対策は不要である。

【００７５】以下、本発明の第６の実施形態を図面に基
づいて説明する。図９は本発明の第６の実施形態に係る
自動利得制御装置の回路図である。図９において、図８
に示す本発明の第５の実施形態の自動利得制御装置に新
たに追加されている部材のみを説明する。図９におい
て、１６は基準となる利得を設定するための基準電圧回
路、Ｖｒｅｆ２は基準となる利得を設定する第２の制御
電圧である。制御端子付き切り替えバッファ回路６１
は、基準電圧回路１６の出力電圧である第２の制御電圧
Ｖｒｅｆ２と低域通過フィルタの出力電圧である制御電
圧Ｖｃとが入力され、可変利得増幅回路１に第２の制御
電圧Ｖｒｅｆ２又は制御電圧Ｖｃのいずれかが入力され
る構成である。

【００７６】前記のように構成された自動利得制御装置
の動作を以下に説明する。

【００７７】まず、切り替えバッファ回路６１の入力端
子が６１Ａに選択され、第２の制御電圧Ｖｒｅｆ２によ
り可変利得制御回路１の利得が０ｄＢに設定される。

【００７８】次に、ＡＧＣ特性を０ｄＢに設定するため
の標準入力信号を入力して、整流回路２１及びホールド
回路２２を介したピーク電圧ＶｘがＡ／Ｄ変換回路９に
よりデータＶｘに変換されて半導体メモリ１０Ｂに記憶
される。

【００７９】次に、データＶｘが読み出されＤ／Ａ変換
回路１１により基準電圧Ｖｒｅｆが生成される。ピーク
電圧Ｖｘと基準電圧Ｖｒｅｆとは常に等しく、デジタル
化に伴う量子化誤差は十分に小さくなるようにデータ長
を確保する必要がある。

【００８０】次に、制御端子付き切り替えバッファ回路
６１が入力端子６１Ｂに選択されて前記標準入力信号が
入力されると、ピーク電圧Ｖｘと基準電圧Ｖｒｅｆとが
等しい関係を有するため、可変利得制御回路１の利得は
０ｄＢとなるように制御電圧Ｖｃと利得の関係が定めて
あるので、整流回路２１及びホールド回路２２を介した
ピーク電圧Ｖｘは、ＡＧＣの動作特性として基準電圧Ｖ
ｒｅｆと等しい電圧に収束する。なお、記憶容量の大き
い半導体メモリ１０Ｂを用いると標準信号を複数設定
し、そのなかから適時読み出してＡＧＣ利得の制御特性
を変更することも可能である。

【００８１】本実施形態の特徴として、第５の実施形態
と同様に、基準電圧Ｖｒｅｆの記憶が可能となり、任意
の入力信号に対するＡＧＣ特性の設定も可能となる。

【００８２】さらに、開閉回路１３に比べて素子数の少
ない基準電圧回路１６を用いるため構造が簡単になる。

【００８３】

【発明の効果】以上説明したように、請求項１の発明に
係る自動利得制御装置によると、基準電圧の変更とＡＧ
Ｃオン・オフ機能とが１つの端子により実現できるた
め、基準電圧を変更したり、自動利得制御装置の動作を
切り替えたりする制御が容易になる。

【００８４】さらに、ＩＣ化した際に端子の数を低減で
きるので、パッケージコストの削減を図ることができ
る。

【００８５】請求項２の発明に係る自動利得制御装置に
よると、請求項１の発明に係る自動利得制御装置の効果
が得られる上に、可変利得増幅回路の動作が安定するた
め、ＡＧＣ特性がさらに優れたものになる。

【００８６】請求項３の発明に係る自動利得制御装置に
よると、請求項１の発明に係る自動利得制御装置の効果
が得られる上に、素子数が減るため装置は作り易くな
る。

【００８７】請求項４の発明に係る自動利得制御装置に
よると、微小信号が入力されたときにＡＧＣ利得が０ｄ
Ｂとなるように補正することができるため、安定したＡ
ＧＣ特性が実現できる。

【００８８】請求項５の発明に係る自動利得制御装置に
よると、請求項４の発明に係る自動利得制御装置の効果
が得られる上に、可変利得増幅回路の動作が安定するた
め、ＡＧＣ特性がさらに優れたものになる。

【００８９】請求項６の発明に係る自動利得制御装置に
よると、請求項４又は５の発明に係る自動利得制御装置
の効果が得られる上に、適当なクランプ電圧が生成でき
るため、微小入力時のＡＧＣ特性がさらに優れたものに
なる。

【００９０】請求項７の発明に係る自動利得制御装置に
よると、請求項４の発明に係る自動利得制御装置の効果
が得られる上に、素子数が減るため装置は作り易くな
る。

【００９１】請求項８の発明に係る自動利得制御装置に
よると、請求項７の発明に係る自動利得制御装置の効果
が得られる上に、適当なクランプ電圧が生成できるた
め、微小入力時のＡＧＣ特性がさらに優れたものにな
る。

【００９２】請求項９の発明に係る自動利得制御装置に
よると、基準電圧の設定値が記憶でき、かつ再生できる
ため、使用目的に応じたＡＧＣ特性が設定できる。

【００９３】さらに、ＩＣ化した際には、検査行程によ
り例えばＩＣテスタ等で標準波形によりプログラムする
ことにより、製造工程のばらつきが抑えられ均一なＡＧ
Ｃ特性を得ることができる。

【００９４】請求項１０の発明に係る自動利得制御装置
によると、請求項９の発明に係る自動利得制御装置の効
果が得られる上に、可変利得増幅回路が立上がり後すぐ
に作動するため、ＡＧＣオン・オフの高速切り替えを行
なうことができる。

【００９５】請求項１１の発明に係る自動利得制御装置
によると、請求項９又は１０の発明に係る自動利得制御
装置の効果が得られる上に、可変利得増幅回路の動作が
安定するため、ＡＧＣ特性がさらに優れたものになる。

【００９６】請求項１２の発明に係る自動利得制御装置
によると、請求項９〜１１のいずれか１項の発明に係る
自動利得制御装置の効果が得られる上に、電源がオフに
なっても記憶されたデータは保持されているため容易に
再設定できる。

【００９７】さらに、メモリは不揮発性であるためバッ
クアップ回路が不要となる。

【００９８】請求項１３の発明に係る自動利得制御装置
によると、請求項９〜１１のいずれか１項の発明に係る
自動利得制御装置の効果が得られる上に、記憶回路への
データの書き込み時間及び記憶回路からのデータの読み
出し時間が早くなる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る自動利得制御装
置の構成図である。

【図２】本発明の第１の実施形態に係る自動利得制御装
置の回路図である。

【図３】本発明の第２の実施形態に係る自動利得制御装
置の回路図である。

【図４】本発明の第３の実施形態に係る自動利得制御装
置の構成図である。

【図５】本発明の第３の実施形態に係る自動利得制御装
置の回路図である。

【図６】本発明の第４の実施形態に係る自動利得制御装
置の回路図である。

【図７】本発明の第５の実施形態に係る自動利得制御装
置の構成図である。

【図８】本発明の第５の実施形態に係る自動利得制御装
置の回路図である。

【図９】本発明の第６の実施形態に係る自動利得制御装
置の回路図である。

【図１０】本発明の第３の実施形態及び第４の実施形態
に係る自動利得制御装置のＡＧＣ特性を示す図である。
（ａ）は本発明の第３の実施形態及び第４の実施形態に
係る自動利得制御装置の基準電圧Ｖｒｅｆと利得が０ｄ
Ｂとなる入力信号電圧との相関図である。（ｂ）は本発
明の第３の実施形態及び第４の実施形態に係る自動利得
制御装置の入力信号電圧と出力信号電圧とを対数値とし
て表わした相関図である。

【図１１】従来の自動利得制御装置の回路図である。

【図１２】従来の自動利得制御装置のＡＧＣ特性を示す
図である。（ａ）は従来の自動利得制御装置の制御電圧
Ｖｃと利得との相関図である。（ｂ）は基準電圧を一定
にした場合の直流増幅回路のピーク電圧Ｖｘと制御電圧
Ｖｃとの相関図である。（ｃ）は従来の自動利得制御装
置の入力信号電圧と出力信号電圧とを対数値として表わ
した相関図である。

【図１３】従来の音声用自動利得制御装置の回路図であ
る。

【図１４】従来の音声用自動利得制御装置のＡＧＣ特性
を示す図である。（ａ）は従来の音声用自動利得制御装
置の入力信号電圧と制御電圧Ｖｃとの相関図である。
（ｂ）は従来の音声用自動利得制御装置の入力信号電圧
と出力信号電圧とを対数値として表わした相関図であ
る。

【符号の説明】

１ 可変利得増回路 ２ ピーク検出回路 ２１ 整流回路 ２２ ホールド回路 ３ 直流増幅回路 ４ 低域通過フィルタ ５ 基準電圧回路 ５１ 抵抗分圧回路 ５２ ｎチャネルＭＯＳトランジスタ Ｒ１ 第１の抵抗器 Ｒ２ 第２の抵抗器 ６ 切り替え回路 ６１ 制御端子付き切り替えバッファ回路 ６Ａ 入力端子 ６Ｂ 入力端子 ６１Ａ 入力端子 ６１Ｂ 入力端子 ６２ 電圧コンパレータ回路 Ｙ 出力端子 ７ クランプ回路 ７１ クランプ用直流増幅回路 ７２ ＰＮＰトランジスタ ７３ 定電圧電源 ８ 微小電圧検出回路 ９ Ａ／Ｄ変換回路 １０Ａ 記憶回路 １０Ｂ 半導体メモリ １１ Ｄ／Ａ変換回路 １２ 充電回路 １３ 開閉回路 １４ 制御回路 １５ バックアップ回路 １６ 基準電圧回路 Ｖｃ 制御電圧 Ｖｘ ピーク電圧 Ｖｘ２ 実効電圧 Ｖｒｅｆ 基準電圧 Ｖｒｅｆ２ 制御電圧 Ｖｃｔｌ 外部電圧 Ｖｃｃ 電源電圧 Ｖｓｗ 切り替え電圧 Ｖｒ１ 標準の基準電圧 Ｖｒ２ 標準よりも低い基準電圧 Ｖｒ３ 標準よりも高い基準電圧 ｖｉｎ０ 入力信号電圧のＡＧＣが有効となる最小値 ｖｉｎ１ 基準電圧Ｖｒ１時における０ｄＢの利得と
なる入力信号電圧 ｖｉｎ２ 基準電圧Ｖｒ２時における０ｄＢの利得と
なる入力信号電圧 ｖｉｎ３ 基準電圧Ｖｒ３時における０ｄＢの利得と
なる入力信号電圧 ｖｉｎ５ 微小電圧検出回路８と整流回路２１との出
力電圧が等しくなる入力信号電圧 ｖｉｎ６ 微小電圧検出回路８とクランプ回路７との
出力電圧が等しくなる入力信号電圧 ｖｉｎ９ 入力信号電圧のＡＧＣが有効となる最大値 Ｇ０ 最大利得 Ｇ９ 最小利得 Ｖｘ１ 基準電圧Ｖｒ１時における０ｄＢの利得と
なるピーク電圧 Ｖｃ１ ピーク電圧Ｖｘ１時における制御電圧 Ｌ１ 整流回路２１の出力電圧 Ｌ２ 微小電圧検出回路８の出力電圧 Ｌ３ クランプ回路７の出力電圧

Claims (13)

【特許請求の範囲】
1. 【請求項１】 制御電圧により制御される利得に応じて
   入力信号を増幅又は減衰する可変利得増幅回路と、 該可変利得増幅回路の出力信号を整流する整流回路と、 該整流回路により整流された整流電圧のピーク電圧を出
   力するホールド回路と、 外部電圧に基づき変化する基準電圧を出力する基準電圧
   回路と、 前記ピーク電圧と前記基準電圧との差分に応じて前記制
   御電圧を出力する直流増幅回路と、 前記基準電圧に基づき前記可変利得増幅回路の出力信号
   と前記入力信号とを切り替える切り替え回路とを備えて
   いることを特徴とする自動利得制御装置。
2. 【請求項２】 前記直流増幅回路により出力される前記
   制御電圧から直流電圧の高周波成分を除く低域通過フィ
   ルタをさらに備えていることを特徴とする請求項１に記
   載の自動利得制御装置。
3. 【請求項３】 制御電圧により制御される利得に応じて
   入力信号を増幅又は減衰する可変利得増幅回路と、 該可変利得増幅回路の出力信号を整流する整流回路と、 該整流回路により整流された整流電圧の実効電圧を出力
   する低域通過フィルタと、 外部電圧に基づき変化する基準電圧を出力する基準電圧
   回路と、 前記実効電圧と前記基準電圧との差分に応じて前記制御
   電圧を出力する直流増幅回路と、 前記基準電圧に基づき前記可変利得増幅回路の出力信号
   と前記入力信号とを切り替える切り替え回路とを備えて
   いることを特徴とする自動利得制御装置。
4. 【請求項４】 制御電圧により制御される利得に応じて
   入力信号を増幅又は減衰する可変利得増幅回路と、 該可変利得増幅回路の出力信号を整流して第１の整流電
   圧を出力する整流回路と、 前記可変利得増幅回路の入力信号の電圧の高低を逆にす
   ると共に整流して第２の整流電圧を出力する微小電圧検
   出回路と、 該微小電圧検出回路から出力される第２の整流電圧を前
   記基準電圧の値に応じて所定値以下に抑制するクランプ
   回路と、 前記整流回路から出力される第１の整流電圧と前記微小
   電圧検出回路から出力されかつ前記クランプ回路により
   抑制された第２の整流電圧のうちのいずれか高い方の整
   流電圧のピーク電圧を出力するホールド回路と、 適当な基準電圧を供給する基準電圧回路と、 前記ホールド回路から出力されるピーク電圧と前記基準
   電圧との差分に応じて前記制御電圧を出力する直流増幅
   回路とを備えていることを特徴とする自動利得制御装
   置。
5. 【請求項５】 前記直流増幅回路により出力される前記
   制御電圧から直流電圧の高周波成分を除く低域通過フィ
   ルタをさらに備えていることを特徴とする請求項４に記
   載の自動利得制御装置。
6. 【請求項６】 前記クランプ回路は、前記基準電圧を増
   幅する直流増幅回路を有していることを特徴とする請求
   項４又は５に記載の自動利得制御装置。
7. 【請求項７】 制御電圧により制御される利得に応じて
   入力信号を増幅又は減衰する可変利得増幅回路と、 該可変利得増幅回路の出力信号を整流して第１の整流電
   圧を出力する整流回路と、 前記可変利得増幅回路の入力信号の電圧の高低を逆にす
   ると共に整流して第２の整流電圧を出力する微小電圧検
   出回路と、 該微小電圧検出回路から出力される第２の整流電圧を前
   記基準電圧の値に応じて所定値以下に抑制するクランプ
   回路と、 前記整流回路から出力される第１の整流電圧と前記微小
   電圧検出回路から出力されかつ前記クランプ回路により
   抑制された第２の整流電圧のうちのいずれか高い方の整
   流電圧の実効電圧を出力する低域通過フィルタと、 適当な基準電圧を供給する基準電圧回路と、 前記低域通過フィルタから出力される実効電圧と前記基
   準電圧との差分に応じて前記制御電圧を出力する直流増
   幅回路とを備えていることを特徴とする自動利得制御装
   置。
8. 【請求項８】 前記クランプ回路は、前記基準電圧を増
   幅する直流増幅回路を有していることを特徴とする請求
   項７に記載の自動利得制御装置。
9. 【請求項９】 制御電圧により制御される利得に応じて
   入力信号を増幅又は減衰する可変利得増幅回路と、 入力信号と前記可変利得増幅回路の出力信号とを切り替
   えて出力する切り替え回路と、 該切り替え回路の出力信号を整流する整流回路と、 該整流回路により整流された整流電圧を開閉する開閉回
   路と、 該開閉回路を介して前記整流電圧のピーク電圧を出力す
   るホールド回路と、 前記ピーク電圧をデジタル信号に変換するアナログ／デ
   ジタル変換回路と、 該アナログ／デジタル変換回路の出力データを記憶する
   記憶回路と、 該記憶回路から読み出されたデータをアナログ信号に変
   換するデジタル／アナログ変換回路と、 前記ピーク電圧と前記デジタル／アナログ変換回路の出
   力電圧との差分に応じて前記制御電圧を出力する直流増
   幅回路とを備えていることを特徴とする自動利得制御装
   置。
10. 【請求項１０】 前記切り替え回路が前記入力信号を出
    力している間、前記デジタル／アナログ変換回路の出力
    電圧を前記ホールド回路に充電する充電回路をさらに備
    えていることを特徴とする請求項９に記載の自動利得制
    御装置。
11. 【請求項１１】 前記直流増幅回路により出力される前
    記制御電圧から直流電圧の高周波成分を除く低域通過フ
    ィルタをさらに備えていることを特徴とする請求項９又
    は１０に記載の自動利得制御装置。
12. 【請求項１２】 前記記憶回路は不揮発性メモリである
    ことを特徴とする請求項９〜１１のいずれか１項に記載
    の自動利得制御装置。
13. 【請求項１３】 前記記憶回路は、揮発性メモリと該揮
    発性メモリの内容を保持するためのバックアップ回路と
    からなることを特徴とする請求項９〜１１のいずれか１
    項に記載の自動利得制御装置。