KR100436187B1

KR100436187B1 - 향상된 동적 범위 및 ｄｃ 오프셋 정정 기능을 갖춘 무선전화 수신기 및 방법

Info

Publication number: KR100436187B1
Application number: KR10-2001-7012645A
Authority: KR
Inventors: 유다와이 루즈; 아리엘 루짜또; 딘 이. 돌슨
Original assignee: 모토로라 인코포레이티드
Priority date: 2000-01-31
Filing date: 2001-01-05
Publication date: 2004-06-16
Also published as: KR20010108446A; JP2003521192A; US6321073B1; WO2001056177A1

Abstract

무선 전화 수신기용 자동 이득 제어 장치(106) 및 방법은 무선 전화 수신기 및 이득 추정 회로(200)의 저장된 역 전달 함수 데이터(400)를 채용한다. 이득 추정 회로(200)는 수신된 신호(103)의 입력 전력을 추정하고, 무선 전화 수신기의 역 전달 함수 데이터(400)의 비선형 부분에 기초하여 요구 이득을 결정하여, 향상된 동적 범위의 수신기를 제공한다. 상기 장치 및 방법은 빠른 이득 제어를 행하기 위해 한 번의 이터레이션(iteration)으로 수렴한다. 또한, 원한다면 피드포워드 DC 오프셋 보상 회로(202)와 같은 DC 오프셋 보상 회로가 이득 추정 회로(200)에서 사용되기 위해 디지털로 표현된 입력 신호를 보상한다.

Description

향상된 동적 범위 및 ＤＣ 오프셋 정정 기능을 갖춘 무선 전화 수신기 및 방법{RADIOTELEPHONE RECEIVER AND METHOD WITH IMPROVED DYNAMIC RANGE AND DC OFFSET CORRECTION}

비교적 일정한 전력 레벨을 유지하기 위해, 검출된 입력 전력 레벨에 기초하여 하나 이상의 이득 단(gain stage)을 제어하도록 시도하는 자동 이득 제어(AGC) 회로를 갖는 무선 주파수 수신기가 공지되어 있다. 따라서, 수신되는 신호의 넓은 동적 범위를 감소시키거나 또는 증폭시키는 것과 같이, 가감하여 신호 처리를 위한 신호의 레벨을 보다 일정하게 할 수 있다. 통상적으로, 다중 이득 단과 같은 아날로그 단과, 디지털 단의 2개의 단이 있다. 디지털 단은 아날로그/디지털 컨버터 및 아날로그 이득 단을 적절히 제어하기 위한 다른 디지털 회로를 가질 수 있다. 이들 2개의 단을 갖는 AGC 회로는 시 분할 다중 접속(TDMA) 신호 및 몇몇 코드 분할 다중 접속(CDMA) 시스템에서의 이득을 제어하도록 개발되어왔다.

그러나, 공지된 AGC 회로는 통상적으로 너무 느려서, CDMA 시스템과 같이 초 당 수 백만 칩의 데이터를 정확히 계산하고 제어할 수 없다. 예를 들어, 공지된 CDMA형 수신기는 너무 작은 한정된 동적 범위를 가질 수 있으며, 너무 느려서 빠르게 변화할 수 있는 입력 신호를 따랄 갈 수 없다. 일반적으로, CDMA 시스템에서, 저전력의 고속으로 변화하는 코딩된 신호를 적절히 캡쳐하는 데에는 AGC 입력 단의 저역 통과 필터 시상수가 너무 느려서 반응할 수 없다. 또한, CDMA 수신기에서, 1 내지 5 MHz의 대역을 갖는 광대역 수신기가 통상 사용된다. 그러나, 이동 유닛이 전송국 혹은 수신국으로 접근함에 따라 전력 레벨을 재빨리 변화시킬 수 있기 때문에, 이러한 시스템은 통상 더 넓은 주파수 범위에 대한 고속 페이딩 신호에 적용될 필요가 있다. 공지된 바와 같이, CDMA 시스템은 이동국들이, 동일한 무선 주파수들과 차동 코드들(differing codes)을 사용하는 것을 허용한다. 따라서, 수신기는 동일한 주파수에서 수신된 상이한 코드 별로 변화하는 전력 레벨을 재빨리 검출할 필요가 있다. 또한, 공지된 AGC 회로는 코드 도메인 감쇠를 결과할 수 있는 동위상(in-phase) 및 직교 위상(quadrature phase) 이득을 실질적으로 독립하여 제어한다. 공지된 바와 같이, CDMA 시스템은 동위상 및 직교 위상 복조 서브-시스템을 이용한다. 이들 서브-시스템들의 이득 불균형은 복조 처리에서 에러를 생성한다. 동위상 진폭 대 직교 신호 진폭 비는 입력(incoming) 신호의 상대 위상을 측정하는 데 사용된다. 직교 전력과 동위상 전력의 총합의 제곱 루트(square root)를 진폭 측정으로서 사용한다. 복조 처리에서의 임의의 에러는 수신 신호 측정 품질을 저하하며, 이 저하는 코드 영역(domain) 저하로서 알려져 있다.

또한, 예를 들어 시스템 온도의 변화와 로컬 오실레이터 누출(leakage), 그리고 다른 공지된 요인들에 의해 도입된 DC 오프셋은, 보정되지 않은 DC 오프셋으로 인하여 수신된 신호가 A/D의 최고 한계치(high end limit)를 초과하도록 할 수 있다. 또한, 입력 신호가 수신기의 선형 범위를 초과하면, 수신기는 그 신호를 자동으로 클립핑하는 데, 예를 들어 DC 오프셋이 신호의 일부로써 수신되면, 낮은 세기의 신호를 생략한다(truncate).

따라서, AGC 회로 및 그 방법을 사용하여 무선 전화 수신기의 동적 범위를 증가시킬 필요가 있다. 이러한 AGC 회로 및 그 방법들은 CDMA 입력 신호 및 빠르게 변화하는 전력 레벨을 갖는 다른 입력 신호에 적용되기 위해, 2중 단의 수신기에 비해 증가된 속도를 가지도록 설계되어야만 한다. 또한, DC 오프셋 정정은 수신된 신호에 대한 이득 보상을 보다 정확히 제어하는 것을 돕기 위해 채택되어야만 한다.

본 발명은 일반적으로, 무선 전화 수신기에 관한 것으로, 특히 무선 전화 수신기용 자동 이득 제어 장치 및 방법에 관한 것이다.

도 1은 본 발명의 일 실시예에 따른 자동 이득 제어 장치의 일례를 도시한 블럭도이다.

도 2는 본 발명에 따른 자동 이득 제어 장치의 일례를 도시한 블럭도이다.

도 3a 및 도 3b는 본 발명의 일 실시예에 따른 DC 오프셋 정정을 갖는 자동 이득 제어 회로의 예를 보다 상세히 도시한다.

도 4a는 이동 전화 수신기의 전달 특성을 도시한 다이어그램이다.

도 4b는 본 발명의 일 실시예의 이득 응답(gain response)을 도시한 다이어그램이다.

간단히 말하자면, 본 무선전화 수신기용 자동 이득 제어 장치 및 방법은 무선 전화 수신기 및 이득 추정 회로의 저장된 역 전달 함수 데이터를 채택한다. 이득 추정 회로는 무선 전화 수신기의 역 전달 함수의 비선형 부분에 기초하여 수신된 신호의 입력 전력을 추정하고, 요구 이득을 결정하여, 수신기의 향상된 동적 이득을 제공한다. 이 장치 및 방법은, 한 번의 이터레이션(iteration) 내에서 수렴(convergence)하여 고속의 이득 제어를 수행한다. 또한 원한다면, 피드포워드 DC 오프셋 보상 회로와 같은 DC 오프셋 보상 회로가, 이득 추정 회로에 사용하기 위해 디지털로 표현된 입력 신호를 보상한다.

도 1은 CDMA 신호 또는 다른 적합한(suitable) 신호와 같이, 입력되는 신호를 수신하기 위해 수신안테나 소자(102)를 갖는 무선 전화 수신기(100)의 일부를 도시한다. 무선 전화 수신기(100)는, 비선형 이득 추정에 기초한 수신기의 전달 함수 및 DC 오프셋 보상을 이용하는 자동 이득 제어 회로(106)에 의해, 동시 제어되는 복수의 아날로그 이득 단(104a-104n)을 포함한다. 자동 이득 제어 회로(106)는 무선 전화 수신기(100)의 역 전달 함수와 같이 전달 함수를 나타내는 데이터를 포함한 메모리(108)를 포함한다. 또한, 자동 이득 제어 회로(106)는 이득 단(104a-104n)에 이득 제어 신호(108a-108n)를 제공한다. 아날로그/디지털(A/D) 컨버터(110)는 이득 보상된 신호(112)를 수신하고, 보상된 신호(112)에 기초하여 동위상(I) 신호(114) 및 직교 위상(Q) 신호(116)의 디지털 표현을 AGC 회로(106)에 대하여 출력한다. 신호(112)의 셋트 포인트를 제공하기 위해 이득 단(104-104n)을 제어하는 AGC 회로(106)에 의해 사용되는 셋트 포인트 신호(107)를 수신하도록 AGC 회로(106)가 동작된다. I 및 Q 신호(114 및 116)는 종래 기술에 공지된 바와 같이, 무선 전화 수신기의 종래의 신호 처리 단으로의 출력신호로서 기능한다.

도 2는 수신기(100)의 일부를 도시하며, 같은 참조 부호는 동일한 블럭을 지정하는 데 사용된다. 도시된 바와 같이, AGC 회로(106)는 AGC 이득 추정 회로(200) 및 피드포워드 DC 오프셋 보상 회로(202)를 포함한다. 이득 추정 회로(200)는 메모리(108)에 동작가능하게 결합되며, 메모리(108)에 저장된 역 전달 함수의 비선형(및 선형) 부분에 기초하여, 입력 신호(103)에 필요한 이득을 결정하기 위해, 디지털 신호(114 및 116)를 사용하여 신호(112)의 입력 전력을 추정한다. 종래 기술에 도시된 바와 같이, 주파수 다운 컨버터(204) 또한 사용될 수 있다.

피드포워드 DC 보상 회로(202)는 이득 단으로부터 신호(112)를 제공하는 출력과, 이득 추정 회로(20)로의 입력과의 사이에 동작가능하게 결합된다. 피드포워드 DC 오프셋 보상 회로(202)는 동위상 디지털 에러 신호(360a)(도 3a를 볼 것)와, 직교 위상 DC 에러 신호(360b)를 생성하여, ADC 또는 다른 소스에 의해 도입된 DC 오프셋을 제거한다. 이들 신호는 결합되어 상기 신호로부터 감산된다. 이하에서는, 메모리(108)는 무선 전화 수신기의 전달 함수를 나타내는 데이터를 포함하고, 바람직하게는 무선 전화 수신기의 전달 함수의 역(inverse)을 포함한다. 일 실시예에서, 데이터는 수신기의 역 전달 함수를 나타내며, 미리 저장된 룩업 표(lookup table)의 형태로 나타난다.

또한, AGC 이득 추정 회로(200)는 이득 추정 회로에 의해 결정된, 입력 신호(103)에 필요한 이득에 기초하여 모든 복수의 이득 단(104-104n)에 대한 이득을 동시 조정한다.

도 3a 및 도 3b를 참조할 때, 아날로그/디지털 컨버터(110)는 동위상 아날로그 신호(112a) 및 직교 위상 아날로그 입력 신호(112b)를 수신한다. 피드포워드 DC 오프셋 보상기(202)의 일 실시예는 도시된 바와 같이, 블럭(202a, 202b, 202c)으로 나누어진다. 아날로그/디지털 컨버터(110)는 예를 들어, 한 쌍의 8-비트 아날로그/디지털 컨버터(300a, 300b)를 포함할 수 있다. 8-비트 아날로그/디지털 컨버터(300a, 300b)는 변환된 동위상 신호 및 변환된 직교 위상 신호(302a, 302b)를 각각 출력한다. 절대 값 단(304a, 304b)은 변환된 신호(302a, 302b)의 절대 값을 취하여 예를 들어, 8-비트 변환된 입력 신호로부터 7-비트 출력을 출력한다. 7-비트 절대 값 신호(306a, 306b)는 입력을 제곱하여, 14-비트 제곱된 동위상 신호(310a) 및 직교 위상 신호(310b)를 출력하는 제곱 단(308a, 308b)에 입력으로써 기능한다. 가산기(312)는 신호(310a, 310b)를 더하여, 합산된 출력(314) 형태의 캐리 비트를 포함하는 결과를 가산기(316)로 출력한다. 가산기(316) 및 메모리(318)는 피드백을 갖는 평균화 단으로 기능한다. 가산기(316) 및 메모리(318)는 n×N(샘플의 개수) 샘플을 평균화하도록 기능한다. 샘플 수는 예를 들어, 일 실시예에서는 1820이다. 메모리(318)는 가산기(316)의 이전 결과를 저장하고, 그 이전 결과를 새 샘플에 더한다. 메모리(318)는 샘플의 평균값이 결정되는 매 시간 마다 클리어된다. 그러나, 샘플을 누산하는 임의의 다른 적합한 방법 또한 사용될 수 있음을 인식할 수 있을 것이다. 결과되는 26-비트 값(320)은 버퍼(322)에 저장된다. N으로 분할되는 블럭(324)은 샘플 평균 값(per sample mean value)(326)을 얻는 데 사용된다.

수신기(100)는 예를 들어, 하기의 식에 따라 입력 신호의 전력 또는 분산을결정하도록 기획된다.

여기서, x(n)은 입력 신호 샘플이며, n=1, 2, 3,..., N이다.

평균 값(326)은 하기의 식에 따라 결정된다.

생략(truncating) 블럭(328)은 상기 평균 값을 28-비트 값에서 21-비트 값으로 생략한다. 이 실시예에서, 21 비트는 63dB의 동적 범위까지 허락하고, 63dB은 대부분의 응용예에 적용될 수 있다. 생략된 출력 평균 값(330)은 분산의 기대값의 반올림된(rounded) 버젼이다.

피드포워드 DC 오프셋 보상기 회로(202)는 동위상 DC 보상 회로(334) 및 직교 DC 보상 회로(336)를 포함한다. 동작시 각 피드포워드 DC 보상 회로(334, 336)는 실질적으로 동일하다. 도시된 바와 같이, 버퍼(338a, 338b)는 디지털화된 동위상 신호 및 직교 위상(302a, 302b)의 각 샘플을 수신하고 저장한다. 합산기(316) 및 메모리(318)의 동작시와 유사하게, 피드포워드 DC 오프셋 보상 회로(334, 336) 각각은 동위상 신호용 합산기(342a) 및 대응 메모리(344a)와, 직교 위상 DC 보상 회로용 합산기(342b) 및 메모리(344b)를 포함하는 합산 단(340a, 340b)을 포함한다. 이들 합산 단(340a, 340b)은 전술한 바와 같이, N개의 샘플, 예컨대 1820개의 샘플에 대한 평균 합을 구한다. 19-비트 합산 값(346a, 346b)은 N으로의 분할 단(348a, 348b)에 각각 입력된다. 그 결과가 16-비트 평균 값(350a, 350b)이 된다. 이들 평균 값(350a, 350b)은 적절한 버퍼(352a, 352b)에 저장된다. 제곱 단(354a, 354b)은 생성된 평균 값(350a, 350b)을 수신하고, 제곱 동작을 행하여, 동위상 제곱 결과(356a)와, 직교 제곱 결과(356b)가 결과된다. 이들 각각의 결과는 생략자(truncator)(358a, 358b)에서 20-비트로 생략된다. 그 결과, 동위상 신호에 대한 DC 오프셋 에러(360a) 및 직교 위상 신호에 대한 DC 오프셋 에러(360b)가 발생된다. 이들 DC 오프셋 에러(360a, 360b)는 에러 결합기(362)에서 결합되고, 총 오프셋 에러(364)는 감산기(332)에서 신호(330)로부터 제거되어, DC 보상된 입력 신호(366)를 얻을 수 있다. DC 보상된 입력 신호(366)는 그 후, 5-비트 멱지수(exponent) 값(370) 및 3-비트 가수(mantissa) 값(372)과 같은 부동소수점 출력을 제공하기 위해, 고정소수점에서 부동소수점으로의 컨버터(368)로 통과된다.

멱지수 값(370) 및 가수 값(372)은, 전달 함수 룩업 표의 형태로 수신기의 역 전달 함수를 포함한 메모리(108)에서의 인덱스로서 기능한다. 대응하는 자동 이득 제어 값(374)은, 전달 함수 룩업 표로부터 얻어진 자동 이득 제어 값(374)과 셋트 포인트 값(107)을 비교하는 비교기(376)로의 입력으로서 기능한다. 비교기(376)는 실제로 메모리(380)에 저장된 이전 제어 값(378)을 셋트 포인트 값(107)과 자동 이득 제어 값(374)에 비교한다. 일단 새로운 이득 제어 설정(378)이 결정되면, 복수의 이득 단(104a-104n)에 대한 이득 제어(384)를 설정하기 위해, 이득 할당 룩업 표를 포함한 메모리(382)용 인덱스로서 사용된다. 이득 할당 룩업 표는 하나 이상의 이득 단(104a, 104b, 내지 104n)별로 결정된다. 대부분의 어플리케이션에서, 제1 단은 가장 큰 이득 값을 갖는다. 이러한 방법은 전체 직렬 연결된 증폭기가 최상의 노이즈 특징을 가질 수 있도록 한다. 예를 들면, 참조 부호 104a가 0 또는 32dB의 이득 단이라면, 총 이득이 32dB 이하일 때마다, 상기 이득 단은 룩업 표에서 0dB로 설정된다. 그러나, 총 이득이 32dB보다 크면(가령, 34dB이면), 제1 단은 32dB로 설정되고, 다음 2dB는 룩업 표에 의해 단(104b)로 설정된다. 모든 이득 단에 이득 제어가 동시에 적용되도록, 이득 제어(384)는 디지털 아날로그 컨버터(386, 388)로 동시에 입력된다. 이것은 필요할 때, 감쇠 혹은 증폭 속도를 효과적으로 증가시킬 수 있다.

비교기(376)는, 역 전달 함수 데이터로서 저장된 비선형 데이터에 기초하여 이득 추정치로서 기능하는 자동 이득 제어 값(374)을 비교하도록 결합된다. 이득 추정은 이득 단에 대한 조정(384) 량을 결정하기 위해 셋트 포인트 데이터와 비교된다.

수신기의 역 전달 함수가 저장되었기 때문에, 수신기의 비선형 반응 포인트가 검출되고, 룩업 표는 이득 단에 대한 적합한 이득 제어 설정을 정확히 판단한다. 피드포워드 DC 오프셋 정정은 낮은-레벨의 신호에 대한 이득을 정확히 측정하도록 도와준다. 높은 전력의 신호가 검출되면, 수신기 응답에서의 비선형 부분은 또한 메모리(108)에 저장된 역 전달 함수에 기초되어 이득 추정을 보다 정확히 제공하도록 사용된다. 따라서, 향상된 동적 범위의 수신기가 제공된다. 수신기의 동적 범위는 예를 들어, 60에서 70dB까지 증가할 수 있다.

각 부분의 조정(calibration)은 제조 공정 동안 적합한 I 또는 Q 비를 유지하도록 행해질 수 있거나, 또는 저장된 증가 전달(increase transfer) 함수는 수신기를 조정하는 데 사용될 수 있다. A/D 컨버터의 클럭 속도는 수신되는 신호의 대역폭에 기초하여 적합한 변환(conversion)을 할 수 있도록 선택되어야만 한다.

상술된 블럭 구조는 임의의 적합한 형태로 구현될 수 있다. 예를 들어, 메모리 소자 및 적합하게 프로그래밍된 디지털 신호 프로세서, 소프트웨어, 펌 웨어, 스테이트 머신, 이산 로직 또는 임의의 다른 적합한 구조가 사용될 수 있다.

도 4a를 참조하면, 수신기(100)에 대한 전달 특성 곡선의 예가 도시되어 있다. CDMA 무선용으로 저장된 입력-출력 역 전달 함수를 도시하는 데이터(400)로써, 전달 함수 메모리(108)에 저장된 무선 전화 수신기의 전달 함수를 나타내는 데이터의 일례가 예를 들어 도 4.2에서 도시된다. 이득 추정 회로가 역 전달 함수의 비선형 부분을 따른 전력 레벨을 나타내는 디지털 데이터를 수신하면, 룩업 표는 수신기의 이들 비선형 부분과 관련된 이득 추정 값을 포함한다. 그 후, 이득 추정 회로는 복수의 이득 단에 대한 적합한 이득 절약을 판단하기 위해, 이들 비선형 값을 적용한다.

도 3a 및 도 3b에 도시된 장치를 조정하기 위한 하나의 방법은 다음과 같다. 그러나, 임의의 적합한 측정 방법이 사용될 수 있다. CDMA 입력 신호를 수신할 때, 최하위 채널 번호로 튜닝된 1MHz 오프셋 신호가 -110dBm의 레벨에서 수신기로 도입될 수 있다. 복수의 이득 단은 내부 전력 계기 상에서의 계획대로의(nominal) 판독을 하도록 설정된다. 전력 계기는 입력(110), 즉 신호(112a, 112b)에서의 복소수 값을 갖는 전력 x=I+jQ를 측정한다. 전력 계기는 (I-Idc)²+(Q-Qdc)²을 판독하도록 디지털 방식으로 제어되며, I, Q는 디지털 처리되기 전에 최종 아날로그 전압 신호로 8 비트로 표현되며, Idc, Qdc는 디지털 처리, 즉 실(true) 전력 계기에서 생성된 임의의 DC 오프셋이다.

감쇠기 설정 값은 도입된 전력 레벨의 함수로써 다른 계산 장치에 임시 저장된다. 이 처리는 1dB 해상도에서 110개의 전력 레벨들에 대하여 반복된다. 5MHz의 채널 공간을 갖는 12개의 채널과 같이, 필요한 정도의 많은 채널에 대하여, 이 처리가 다시 반복될 수 있다. 마지막으로, 섭씨 -20, 6, 30, 및 60 도와 같이 원하는 온도 범위 동안 전체 처리가 반복된다. 저장된 감쇠기 값에 기초하여, 감쇠기 설정 매트릭스는 220개의 전력 레벨, 12개의 채널, 및 16개의 온도에 대한 처리 장치에 프로그램되어 있다. 매트릭스는 수신기의 역 전달 함수로써 기능하고, 메모리(108)로 다운로드된다.

동작시, 신호가 수신기에 의해 수신되면, 시스템 감쇠기 예를 들어, 이득 단을 사용하여 내부 전력 계기에 의해 측정될 때, 전력 제어 회로는 계획대로의 전력 레벨로 된다. 공지된 동작 채널, 측정된 온도 및 감쇠기 설정에 기초하여, 입력 전력의 정확한 측정은, 메모리에 저장된 측정 데이터 또는 역 전달 함수 데이터로부터 계산될 수 있다. 그 후, 이렇게 결정된 전력 레벨 또는 수신된 신호 세기 표시 값은 대략 625 ㎲의 속도로 컴퓨터와 같은 수신기 마스터 제어기에 보고된다. 그것은 330, 332, 364, 368과, 최종적으로 370 및 372의 결과를 액세스하도록 결합된다. 그것은 룩업 표(108, 382)로 접속하여, 필요로하는 데이터를 표에 저장함으로서, 이들 표를 조정하는 것이다. 표는 메모리의 어드레스 입력과 유사한 입력과, 컴퓨터 메모리의 출력과 유사한 출력을 갖는다.

본 발명이 속하는 기술분야의 숙련자에게는 본 발명을 여러 측면을 다르게 변형하고 수정하는 구현이 가능하다는 것이 명백할 것이며, 본 발명이 상술된 특정 실시예에 의해 제한되어서는 안된다. 따라서, 본 명세서에서 개시되고 청구된, 본질적인 기본 원리의 사상과 그 범위 내에 속하는, 본 발명에 대한 임의의 모든 변형, 수정, 그리고 균등물(equivalents) 등은 본 발명에 포함되는 것으로 의도한다.

Claims

무선 전화 수신기용 자동 이득 제어 장치에 있어서,

상기 자동 이득 제어 장치는,

상기 무선 전화 수신기의 전달 함수를 나타내는 데이터를 포함하는 메모리,

상기 메모리와 연결되어 동작하고, 입력 전력을 추정하며, 상기 전달 함수를 나타내는 상기 데이터의 비선형 부분에 기초하여 입력 신호에 대한 요구 이득을 결정하는 이득 추정 회로와,

상기 이득 추정 회로와 연결되어 동작하는 DC 오프셋 보상 회로(202)를 포함하고,

상기 DC 오프셋 보상 회로는,

동위상(I) 성분과 직교 위상(Q) 성분을 갖는 상기 신호의 평균 값을 계산하기 위한 회로(348),

상기 I 성분에 대한 DC 오프셋 에러를 계산하기 위한 동위상 DC 보상 회로(352a, 354a, 358a),

상기 Q 성분에 대한 DC 오프셋 에러를 계산하기 위한 직교 위상 DC 보상 회로(352b, 354b, 358b)와 - 상기 I 성분에 대한 상기 DC 오프셋 에러와 상기 Q 성분에 대한 상기 DC 오프셋 에러는 상기 신호의 상기 평균 값으로부터 감산됨 -,

상기 신호의 평균 값을 계산하기 위한 상기 회로와 연결된 제1 A/D (analog to digital) 변환기(300) - 상기 제1 A/D 변환기는 상기 I 성분을 수신하여 8비트를 갖는 제1 디지털 I 성분과 상기 8비트의 부분집합인 4 비트를 갖는 제2 디지털 I 성분을 생성함 -,를 포함하는

자동 이득 제어 장치.
삭제
제1항에 있어서, 상기 무선 전화 수신기의 상기 전달 함수를 나타내는 상기 데이터는 상기 무선 전화 수신기의 전달 함수의 역(inverse)을 나타내는 데이터를 포함하는 자동 이득 제어 장치.
제3항에 있어서, 상기 전달 함수의 역을 나타내는 상기 데이터는 미리 저장된 표의 형태인 자동 이득 제어 장치.
제1항에 있어서, 상기 자동 이득 제어 장치는 복수의 이득 단을 포함하고, 상기 이득 추정 회로는 상기 입력 신호에 대한 상기 요구 이득에 기초하여 상기 복수의 모든 단에 대하여 이득을 동시에 조정하는 자동 이득 제어 장치.
무선 전화 수신기용 자동 이득 제어 방법에 있어서,

상기 무선 전화 수신기의 전달 함수를 나타내는 데이터를 저장하는 단계,

I 성분을, 8비트를 갖는 제1 디지털 I 성분과 상기 8비트의 부분집합인 4비트를 갖는 제2 디지털 I 성분으로 변환하는 단계,

Q 성분을, 8비트를 갖는 제1 디지털 Q 성분과 상기 8비트의 부분집합인 4비트를 갖는 제2 디지털 Q 성분으로 변환하는 단계,

동위상 (I) 성분과 직교 위상(Q) 성분을 갖는 입력 신호의 평균 값을 계산하는 단계,

상기 I 성분에 대한 DC 오프셋의 제곱 에러(squared error)를 계산하고, 상기 Q 성분에 대한 DC 오프셋의 제곱 에러를 계산하며, 상기 I 성분에 대한 상기 DC 오프셋의 제곱 에러와 상기 Q 성분에 대한 상기 DC 오프셋의 제곱 에러를 상기 입력 신호의 상기 평균 값으로부터 감산하는 단계와,

입력 전력을 추정하고, 상기 전달 함수를 나타내는 상기 데이터의 비선형 부분에 기초하여 상기 입력 신호에 대한 요구 이득을 결정하는 단계

를 포함하는 자동 이득 제어 방법.
제6항에 있어서, 상기 입력 신호에 대한 요구 이득을 결정하기 이전에, 상기 입력 신호에서의 DC 오프셋을 보상하는 단계를 포함하는 자동 이득 제어 방법.
제6항에 있어서, 상기 입력 신호에 대한 상기 요구 이득에 기초하여 복수의 이득 단 모두에 대하여 이득을 동시에 조정하는 단계를 포함하는 자동 이득 제어 방법.
제8항에 있어서, 상기 복수의 이득 단 각각에 대한 이득 제어를 설정하기 위하여 이득 할당 룩업 표를 저장하는 단계를 포함하는 자동 이득 제어 방법.
제6항에 있어서, 메모리로부터의 상기 비선형 데이터에 기초한 이득 추정을 셋트 포인트 데이터와 비교하여, 이득 단에 대한 조정량을 결정하는 단계를 포함하는 자동 이득 제어 방법.