JP3468009B2

JP3468009B2 - 受信機

Info

Publication number: JP3468009B2
Application number: JP03492997A
Authority: JP
Inventors: 亮司林; 信久片岡; 隆雄中島; 真三宅
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-02-19
Filing date: 1997-02-19
Publication date: 2003-11-17
Anticipated expiration: 2017-02-19
Also published as: JPH10233711A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、無線通信システ
ムにおける受信機に関するもので、特に、ベースバンド
信号を増幅する可変利得増幅器のオフセット電圧を補正
する補正回路を備えた受信機に関する。

【０００２】

【従来の技術】無線通信システムにおける受信機は、小
形化、軽量化が進んでいる。小形で軽量な受信機を実現
する一方式として、ダイレクトコンバージョンと呼ばれ
る受信方式がある。従来例１として、図９に文献１“ベ
ースバンドＡＧＣを用いたダイレクトコンバージョン受
信機”，添谷みゆき、上野隆、鶴見博史、電子情報通
信学会春季大会Ｂ−３２２、１９９３．に示されたダイ
レクトコンバージョン方式による受信機の構成図を示
す。

【０００３】図９において、１はアンテナ、２は高周波
信号を増幅する増幅器、３は帯域通過フィルタ（ＢＰ
Ｆ）、４はミクサで、局部発振器５が発振する局部発振
信号と、帯域通過フィルタ３の出力信号が入力される。
６は低域通過フィルタ（ＬＰＦ）、７は制御電圧により
利得を可変できる増幅器で、低域通過フィルタ６で濾波
された信号が、増幅器７で増幅される。８はＡ／Ｄ変換
器、９は復調器である。１０は信号レベル検出器で、Ａ
／Ｄ変換器８の出力信号が入力される。１１は増幅器７
のの利得を制御する電圧を発生する制御電圧発生回路
で、制御電圧発生回路１１が出力する利得制御電圧は、
可変利得増幅器７に入力される。

【０００４】次に、図９に示された従来の受信機の動作
について説明する。アンテナ１で受信した高周波信号
は、まず、高周波増幅器２で増幅された後、帯域通過フ
ィルタ３で不要な周波数成分が除去される。帯域通過フ
ィルタ３の出力信号は、ミクサ４で局部発振器５の出力
信号と混合される。ここで、局部発振器５は、アンテナ
１で受信した信号と周波数がほぼ等しい局部発振信号を
出力する。従って、ミクサ４の出力信号は、ベースバン
ド信号と局部発振周波数の２倍の周波数の信号を含んで
いる。低域通過フィルタ６は、ミクサ４の出力信号か
ら、局部発振周波数の２倍の周波数の信号を除去して、
ベースバンド信号のみを出力する。

【０００５】低域通過フィルタ６で濾波したベースバン
ド信号は、可変利得増幅器７で、後段のＡ／Ｄ変換器８
の入力に適正な振幅まで増幅される。可変利得増幅器７
で増幅した信号は、それぞれ、Ａ／Ｄ変換器８によりデ
ィジタル信号に変換される。

【０００６】Ａ／Ｄ変換器８でＡ／Ｄ変換した信号は、
２分岐し、一方は、復調器９でデータが判定されて復調
データを得る。分岐した他方の信号は、信号レベル検出
器１０に入力されてベースバンド信号のレベルを検出
し、得られた信号レベルから、制御電圧発生回路１１
で、可変利得増幅器の出力が一定の信号レベルになるよ
うに可変利得増幅器７の利得を制御する電圧を発生させ
る。制御電圧発生回路１１は、信号レベルが規定値未満
である場合には、可変利得増幅器７の利得が増加するよ
うに利得制御電圧を変化させ、逆に、規定値を越える場
合には、可変利得増幅器７の利得が減少するように利得
制御電圧を変化させる。これにより、Ａ／Ｄ変換器８に
入力する信号の振幅が常に一定値になるように制御して
いる。

【０００７】このように、ダイレクトコンバージョン方
式の受信機では、アンテナで受信した高周波信号を、中
間周波信号に変換せずに、直接ベースバンド信号に変換
する。このため、中間周波信号に対する増幅、濾波等の
処理が不要となり、その分、所要部品が低減できて、受
信機の小形化、軽量化が図れる。

【０００８】しかし、ダイレクトコンバージョン方式の
受信機において、ベースバンド信号を増幅する可変利得
増幅器７の最大利得が大きい場合には、可変利得増幅器
７から出力されるベースバンド信号に大きなＤＣオフセ
ット電圧が含まれる。すなわち、可変利得増幅器７の入
力には、前段の低域通過フィルタ６で発生するＤＣオフ
セット電圧と、可変利得増幅器７の内部で発生する入力
換算ＤＣオフセット電圧が存在する。一般に、このＤＣ
オフセット電圧は僅かではあるが、利得が大きい場合に
は、このＤＣオフセット電圧が大きく増幅され、Ａ／Ｄ
変換器８の入力信号には大きなＤＣオフセット電圧が生
じてしまう。Ａ／Ｄ変換器８の入力信号に含まれるＤＣ
オフセット電圧は、後段の復調器１２におけるデータ判
定の際に、データの誤判定の原因となり、ビット誤り率
特性が劣化する。

【０００９】例えば、可変利得増幅器７の入力端のＤＣ
オフセット電圧が１００μＶであったとしても、最大利
得が８０dB（真数で表すと１０^80/20＝１０⁴）の場合に
は、１００μＶ＊１０⁴＝１Ｖとなるので、最大利得時には、Ａ／Ｄ変換器８に入力さ
れるベースバンド信号には１Ｖという非常に大きなＤＣ
オフセット電圧が生じる。

【００１０】上述のような大きなＤＣオフセット電圧
は、ダイレクトコンバージョン方式の受信機を、特に、
陸上の移動体通信に使用する場合に生じる。陸上の移動
体通信では、基地局と移動体との距離変動やフェージン
グによって受信信号電力が大きく変化する。Ａ／Ｄ変換
器８の入力信号振幅を一定にするためには、可変利得増
幅器７の利得の変化幅を、例えば８０dBという大きな値
にする必要があるからである。

【００１１】続いて、図１０は、文献“倍周波デジタル
移相復調方式のダイレクトコンバージョン受信機”、三
村政博、大庭基、長谷川誠、牧本三夫、横崎克
司、電子情報通信学会春季大会Ｂ−２１１、１９９１．
に示された、従来例２のダイレクトコンバージョン方式
の受信機を図１０に示す。図９に示した従来例１と対応
する部分には、同一の番号を付して、説明を省略する。

【００１２】図１０において、１３は、可変利得増幅器
７とＡ／Ｄ変換器８の間に挿入した、高域通過フィルタ
である。可変利得増幅器７で増幅した信号は、高域通過
フィルタ１３で濾波され、Ａ／Ｄ変換器８に入力され
る。可変利得増幅器７の出力に含まれるＤＣオフセット
電圧は、高域通過フィルタ１３で除去される。

【００１３】ここで、図１０に示した従来例２は、ＦＳ
Ｋ信号を受信するダイレクトコンバージョン方式の受信
機である。ＦＳＫ変調の場合、低域通過フィルタ６から
出力されるベースバンド信号のスペクトルは、例えば数
ｋＨｚの周波数近傍のみに存在し、ＤＣ近傍には信号は
存在しない。従って、数ｋＨｚ未満の遮断周波数に設定
した高域通過フィルタ１３により、ＤＣオフセット電圧
と数ｋＨｚ未満の低域周波数成分を同時に除去しても、
ビット誤り率特性は劣化しない。

【００１４】しかし、近年の移動体通信において主に用
いられているＰＳＫ変調の場合は、低域通過フィルタ６
から出力されるベースバンド信号のスペクトルは、ＤＣ
近傍にも存在する。したがって、高域通過フィルタ１３
は、ＤＣオフセット電圧のみならずベースバンド信号の
低域周波数成分も同時に除去してしまう。このため、ベ
ースバンド信号が歪み、この歪みにより、ビット誤り率
特性が劣化する。

【００１５】以上のように、ダイレクトコンバージョン
方式の受信機は、受信機の小形化、軽量化が図れる一
方、陸上移動体通信のように、受信信号電力が大きく変
動するシステムに使用する場合には、大きなＤＣオフセ
ット電圧が生じてビット誤り率特性が劣化するという問
題点がある。また、ＤＣオフセット電圧を除去する従来
の方式では、低域周波数成分を除去してしまうので、Ｐ
ＳＫ信号を受信する場合には、ベースバンド信号のスペ
クトルの一部が失われてしまうという問題点があった。

【００１６】

【発明が解決しようとする課題】この発明の目的は、上
記のような問題点を解消するためになされたもので、ベ
ースバンド信号に含まれるＤＣオフセット電圧を、ベー
スバンド信号のスペクトルを失わずに補正できる受信機
を得ることを目的とする。

【００１７】

【課題を解決するための手段】この発明の第１の請求項
に係る受信機は、受信信号を増幅する増幅器と、受信信
号のレベルを検出するレベル検出器と、前記レベル検出
器の出力から前記増幅器の利得を制御する制御信号を生
成する制御回路と、前記制御回路の出力をデジタル信号
に変換する第一の変換器と、前記増幅器の特性から予め
定められたデータを記憶したメモリと、前記第一の変換
器の出力に基づいて前記メモリから読み出されたデータ
をアナログ信号に変換する第二の変換器と、前記第二の
変換器の出力を前記増幅器の出力信号から減じる減算器
とを備える。

【００１８】また、この発明に係る受信機では、前記増
幅器の利得は、前記第一の変換器の出力信号を第三の変
換器でアナログ信号に変換し、前記変換されたアナログ
信号で制御される。

【００１９】また、この発明に係る受信機は、前記増幅
器はデジタル信号により利得を制御される増幅器であっ
て、前記増幅器の利得は、前記第一の変換器の出力で制
御される。

【００２０】また、この発明に係る受信機は、受信信号
を増幅する増幅器と、受信信号のレベルを検出するレベ
ル検出器と、前記レベル検出器の出力に基づいて前記増
幅器の利得を制御するためのデータを発生する制御回路
と、前記増幅器の特性から予め定まるデータを記憶した
メモリと、前記制御データで前記メモリから読み出され
るデータをアナログ信号に変換する変換器と、前記変換
器の出力を前記可変利得増幅器が出力する信号から減算
する減算器とを備える。

【００２１】また、この発明に係る受信機は、受信信号
を増幅する増幅器と、受信信号のレベルを検出するレベ
ル検出器と、前記レベル検出器の出力に基づいて前記増
幅器の利得を制御するためのデータを発生する制御回路
と、前記増幅器の特性から予め定まるデータを記憶した
メモリと、前記増幅器の出力信号をデジタル信号に変換
する変換器と、前記制御データで読み出されるメモリの
データを前記変換器で変換されたデジタル信号から減算
する減算器とを備える。

【００２２】また、この発明に係る受信機は、前記増幅
器の利得制御電圧を、前記利得制御回路が出力するデー
タをアナログ信号に変換する第２の変換器で変換して生
成する。

【００２３】また、この発明に係る受信機は、前記増幅
器はディジタル制御によって利得を変化するものであっ
て、その利得制御データは、前記制御回路が出力するも
のである。

【００２４】

【発明の実施の形態】

実施の形態１．図１は、本発明による受信機の構成を示
す図である。図において、１はアンテナ、２は高周波増
幅器、３は帯域通過フィルタ（ＢＰＦ）、４はミクサで
局部発振器５が発振する局部発振信号と帯域通過フィル
タの出力信号が入力される。６は低域通過フィルタ（Ｌ
ＰＦ）、７は制御電圧により利得を可変できる増幅器、
８はＡ／Ｄ変換器、９は復調器、１０はベースバンド信
号レベルを検出するレベル検出器、１１は制御回路で増
幅器７の利得を制御する電圧を発生する制御電圧発生回
路、１３は制御電圧発生回路１１が発生する利得制御電
圧をアナログ信号からデジタル信号に変換するＡ／Ｄ変
換器、１４は予め補正データを記憶したメモリ、１５は
メモリ１４から読み出された補正データをデジタル信号
からアナログ信号に変換するＤ／Ａ変換器、１６はＤ／
Ａ変換器１５でＤ／Ａ変換された電圧を増幅器７の出力
信号から減算する減算器である。ここで、以降の説明を
行なう上で、増幅器７、レベル検出器１０、制御電圧発
生回路１１、Ａ／Ｄ変換器１３、メモリ１４、Ｄ／Ａ変
換器１５および減算器１６から構成される部分をベース
バンド増幅変換部と称し、符号２１を付す。また、その
中のＡ／Ｄ変換器１３、メモリ１４、Ｄ／Ａ変換器１５
および減算器１６から構成される部分をＤＣオフセット
補正回路と称し、符号２０を付す。

【００２５】次に、動作について説明する。アンテナ１
で受信された信号がベースバンド信号に変換され低域フ
ィルタ６に出力されるまでの動作は従来例の動作と同じ
である。低域通過フィルタ６の出力ベースバンド信号は
増幅器７で増幅される。増幅器７で増幅されたベースバ
ンド信号はレベル検出器１０に入力され、レベル検出さ
れる。レベル検出器１０は、ベースバンド信号の二乗電
圧を低域通過フィルタ（図示していない）で平均化し、
その平方根電圧をとってベースバンド信号のＲＭＳレベ
ルに比例する直流電圧を出力する。あるいは、ベースバ
ンド信号の絶対値電圧を低域通過フィルタで平均化し、
全波整流電圧を出力して、平均振幅レベルを検出するこ
とでもよい。そして、制御電圧発生回路１１は、この検
出されたベースバンドの信号レベルから、増幅器７の出
力ベースバンド信号レベルが所定のレベルになるような
制御電圧を生成する。この制御電圧により、増幅器７の
利得を制御して、所定レベルのベースバンド信号出力を
得る。また、この制御電圧は、Ａ／Ｄ変換器１３にも入
力されて、デジタル値に変換される。そして、この変換
されたデジタル値を読出しアドレスとして、メモリ１４
から、アドレスに対応して記憶している補正データを読
み出す。ここで、メモリ１４が記憶している補正データ
について説明する。従来技術のところで述べたように、
増幅器７の入力のＤＣオフセット電圧は、利得倍されて
出力に現れるから、増幅器７の利得によって変化する。
すなわち、増幅器７の利得を制御する利得制御電圧によ
りＤＣオフセット電圧は変化することになる。そこで、
あらかじめ、増幅器７の利得を制御する利得制御電圧に
対する増幅器７の出力のＤＣオフセット電圧を測定し、
それを２値表現（Ａ／Ｄ変換）したデジタル値をＤＣオ
フセット電圧の補正データとしてメモリ１４に書き込ん
でおく。すなわち、制御電圧のデジタル値を読出しアド
レスとし、このアドレスに対応させてその時の増幅器７
の出力のオフセット電圧のデジタル値を補正データとし
てメモリ１４に記憶させる。

【００２６】このように、メモリ１４には増幅器７のオ
フセット電圧を補正するデータが記憶されているから、
検出信号レベルにより生成された利得制御電圧をＡ／Ｄ
変換器１３でデジタル値に変換し、このデジタル値を読
出しアドレスとしてメモリ１４に供給し、そのアドレス
に対応して記憶されている補正データを読み出す。この
読み出された補正データをＤ／Ａ変換器１５でアナログ
の電圧値に変換する。この変換されたアナログ電圧値は
ほぼベースバンド信号中のオフセット電圧に等しい。こ
れを減算器１６に供給する。減算器１６では、増幅器７
の出力ベースバンド信号からＤ／Ａ変換器１５の出力電
圧を減算し、ベースバンド信号中のオフセット電圧を補
正する。このオフセット電圧を補正されたベースバンド
信号はＡ／Ｄ変換器８に入力されてデジタル値に変換さ
れた後、復調器９に入力されて、データが復調される。

【００２７】上述のように、本実施の形態１による構成
では、ベースバンド信号から相殺すべきＤＣオフセット
電圧を減算しているだけであるから、従来の構成のよう
に、ベースバンド信号のスペクトルが削られることな
く、ＤＣオフセット電圧を補正でき、誤り率の低い復調
が可能となる。

【００２８】実施の形態２．上記実施の形態１では、制
御電圧発生回路１１の出力を、Ａ／Ｄ変換器１３でＡ／
Ｄ変換して得たデータで、メモリ１４からＤＣオフセッ
ト電圧を相殺する電圧を発生させるようなデータを読み
出す。しかし、実際に増幅器７に与えられる利得制御電
圧は、メモリ１４から読み出すＤＣオフセット電圧に対
応する利得制御電圧と、Ａ／Ｄ変換時に生じる量子化誤
差だけ差を生じる。このため、Ａ／Ｄ変換器１３のＡ／
Ｄ変換の量子化ビット数が少ない場合、増幅器７の利得
に対応するＤＣオフセット電圧が与えられず、増幅器７
で増幅されたＤＣオフセット電圧を相殺しきれなくな
る。そこで、Ａ／Ｄ変換器１３でＡ／Ｄ変換されたデー
タをＤ／Ａ変換した電圧で、増幅器の利得を制御すれ
ば、常に増幅器７の利得に対応するＤＣオフセット電圧
を減算するようになる。

【００２９】図２は、このような構成のベースバンド信
号増幅変換部２１を示したものである。ここで、１７
は、Ａ／Ｄ変換器１３でアナログ信号からデジタルデー
タにＡ／Ｄ変換された利得制御電圧データを、再びアナ
ログ信号に変換するＤ／Ａ変換器である。増幅器７は、
Ｄ／Ａ変換器１７でＤ／Ａ変換された利得制御電圧で利
得を制御される。このため、メモリ１４からは、常に増
幅器７の利得に対応するＤＣオフセット電圧を補正する
データが読み出される。このデータをＤ／Ａ変換器１５
でアナログの補正電圧に変換し、減算器１６に入力す
る。減算器１６では、入力された補正電圧を増幅器７の
出力ベースバンド信号から減じて、ＤＣオフセット電圧
を補正して出力する。ＤＣオフセット電圧が補正された
ベースバンド信号はＡ／Ｄ変換器８に入力され、デジタ
ルデータに変換され、復調器９で復調される。

【００３０】以上のように、この実施の形態では、メモ
リの読出しアドレスを生成するＡ／Ｄ変換器１３の量子
化ビット数が少ない場合でも、利得を制御する制御電圧
をメモリ読出しアドレスを生成したＡ／Ｄ変換器１３の
出力をＤ／Ａ変換することで量子化ビット誤差が吸収で
き、ベースバンド信号中のＤＣオフセット電圧の補正が
できる。

【００３１】実施の形態３．以上の実施の形態では、増
幅器７は、アナログの利得制御電圧で利得を制御される
場合について説明したが、電子ボリウムのようにディジ
タル制御によって利得を変化するものであってもよい。
図３は、このような増幅器７を用いたときのベースバン
ド信号増幅変換部２１の構成を示したものである。増幅
器７は、利得制御電圧発生回路１６が出力する利得制御
電圧を、Ａ／Ｄ変換器１３でＡ／Ｄ変換したデータによ
ってディジタル制御される。また、Ａ／Ｄ変換されたデ
ータは、メモリ１４にも読出しアドレスとして入力さ
れ、メモリ１４からそのアドレスに対応して記憶されて
いる補正データが読み出される。読み出された補正デー
タは、Ｄ／Ａ変換器１５でアナログ信号の電圧に変換さ
れて、減算器１６に入力される。そして、減算器１６で
増幅器７で増幅されたベースバンド信号から減じられ、
ベースバンド信号中のＤＣオフセット電圧を補正する。
そして、ＤＣオフセット電圧が補正されたベースバンド
信号は、Ａ／Ｄ変換器８に入力され、ここでデジタルデ
ータに変換されて復調器９で復調される。

【００３２】実施の形態４．以上の実施の形態では、増
幅器７で増幅されＡ／Ｄ変換器８に入力されるベースバ
ンド信号の信号レベルをレベル検出する構成を示した
が、ＤＣオフセット電圧が主として増幅器７で発生する
場合には、増幅器７の入力側でベースバンド信号のレベ
ルを検出し、検出された信号レベルから増幅器７の利得
を制御する制御電圧を発生させて増幅器７の出力の信号
レベルが一定になるように利得を制御することもでき
る。このような構成のベースバンド信号増幅変換部２１
を図４に示す。図４において、信号レベル検出器１０
は、増幅器７の入力信号のレベルを検出し、この検出レ
ベルが制御電圧発生回路１１に入力されて増幅器７の出
力の信号レベルが一定になるように、増幅器７の利得制
御電圧を発生する。そして、制御電圧発生回路１１の出
力する制御電圧はＡ／Ｄ変換器１３でデジタル値に変換
され、読出しアドレスとしてメモリ１４に入力される。
入力されたアドレスに対応して記憶されている補正デー
タがメモリ１４から読み出される。この補正データはＤ
／Ａ変換器１５でアナログ電圧に変換されて減算器１６
で増幅されたベースバンド信号から減じられる。これに
より、ベースバンド信号中のＤＣオフセット電圧は補正
される。

【００３３】なお、図４では、ＤＣオフセット電圧補正
回路２０が、実施の形態１と同じ構成のものについて示
したが、実施の形態２や実施の形態３と同じ構成であっ
てもよい。

【００３４】実施の形態５．以上の実施の形態では、Ａ
／Ｄ変換器８でＡ／Ｄ変換される前のアナログのベース
バンド信号の信号レベルをレベル検出する実施の形態を
示したが、Ａ／Ｄ変換されたベースバンド信号のディジ
タル値から信号レベルを算出することもできる。図５
は、このような構成のベースバンド信号増幅変換部２１
の実施の形態を示す図である。図５において、１０は、
Ａ／Ｄ変換器でＡ／Ｄ変換されたベースバンド信号から
信号レベルを計算する信号レベル検出器、１２は、信号
レベル検出器１０が計算した信号レベルのデータから、
増幅器７の利得を制御するデータを発生する利得制御デ
ータ発生回路である。

【００３５】次に、動作について説明する。信号レベル
検出器１０は、Ａ／Ｄ変換器８でＡ／Ｄ変換されたベー
スバンド信号から信号レベルを計算する。この計算は、
例えば、Ａ／Ｄ変換器８でデジタル値に変換されたベー
スバンド信号データの二乗を平均し、その平方根を計算
して入力信号のＲＭＳレベルに比例する値を得る。ある
いは、更に簡単に、入力の絶対値を平均して入力の平均
振幅レベルを求めてもよい。利得制御データ発生回路１
１は、信号レベル検出器１０が計算した信号レベルのデ
ータから、増幅器７の利得を制御するデータを発生す
る。このデータでメモリ１４から読み出されたデータ
を、Ｄ／Ａ変換器１５でＤ／Ａ変換して、ＤＣオフセッ
ト電圧を相殺する電圧を発生し、減算器１６で、増幅器
７で増幅されたベースバンド信号から減算して、ＤＣオ
フセット電圧を除去する。また、利得制御データ発生回
路が出力する利得制御データは、Ｄ／Ａ変換器１７でＤ
／Ａ変換され、利得制御電圧となって、増幅器７の利得
を制御する。

【００３６】実施の形態６．上述の説明では、オフセッ
ト電圧補正回路２０が、Ａ／Ｄ変換器８の入力のベース
バンド信号から、ＤＣオフセット電圧を相殺する電圧を
減算するとして説明したが、Ａ／Ｄ変換器８の出力信号
からメモリ１４の出力データを減算して、ＤＣオフセッ
ト電圧を除去してもよい。図６は、このような構成のベ
ースバンド信号増幅変換部２１の一例を示したもので、
図において、減算器１６は、Ａ／Ｄ変換器８でＡ／Ｄ変
換されたベースバンド信号から、メモリ１４の出力デー
タを減算して、ＤＣオフセット電圧を除去する。

【００３７】実施の形態７．実施の形態５、６では、増
幅器７は、アナログの利得制御電圧で利得を制御される
場合について説明したが、ディジタル制御によって利得
を変化するものであってもよい。図７は、このような増
幅器７を用いたときのベースバンド信号増幅変換部２１
の構成を示したものである。増幅器７は、利得制御デー
タ発生回路１２が出力する利得制御データによって直接
ディジタル制御される。また、このデータでメモリ１４
から読み出されたデータを、Ｄ／Ａ変換器１５でＤ／Ａ
変換して、ＤＣオフセット電圧を相殺する電圧を発生
し、減算器１６で、増幅器７で増幅されたベースバンド
信号から減算して、ＤＣオフセット電圧を除去する。

【００３８】実施の形態８．図８は、実施の形態７にお
けるオフセット補正回路２０の減算器１６をＡ／Ｄ変換
器８の出力側に設けたベースバンド増幅変換部２１の実
施の形態の構成を示す図である。動作について説明す
る。増幅器７で増幅されたベースバンド信号はＡ／Ｄ変
換器８でデジタルデータに変換される。このデータは減
算器１６でベースバンド信号中のＤＣオフセット電圧を
補正された後、レベル検出器１０で信号レベルを計算に
より求める。計算により求められた信号レベルが制御デ
ータ発生回路１２に入力され、増幅器７の利得を制御す
るデータが生成される。増幅器７はデジタル信号で利得
を制御される増幅器で、このデータにより増幅器７の利
得が制御されると共に、メモリ１４の読出しアドレスと
してメモリ１４に入力される。このアドレスに対応して
メモリ１４に記憶されている補正データが読み出され、
減算器１６でＡ／Ｄ変換器８で変換されたベースバンド
データから減算され、オフセット電圧の補正が行われ
る。

【００３９】

【発明の効果】この発明は、以上説明したようにベース
バンド信号を増幅する増幅器の利得制御電圧と出力信号
中のＤＣオフセット電圧の特性から予め制御電圧に対応
するＤＣオフセット電圧データを補正データとしてメモ
リに記憶し、検出信号レベルに基づいて増幅器の利得を
制御すると共に、制御電圧に対応したメモリに記憶され
ている補正データを読出し出力信号中のＤＣオフセット
電圧を補正する構成にしているから、ベースバンド信号
のスペクトルを損なうことなくＤＣオフセット補正がで
き、データ復調において誤り率の低い復調が可能となる
効果を奏する。

【図面の簡単な説明】

【図１】この発明の実施の形態１による受信機のブロ
ック図である。

【図２】この発明の実施の形態２によるベースバンド
信号増幅変換部のブロック図である。

【図３】この発明の実施の形態３によるベースバンド
信号増幅変換部のブロック図である。

【図４】この発明の実施の形態４によるベースバンド
信号増幅変換部のブロック図である。

【図５】この発明の実施の形態５によるベースバンド
信号増幅変換部のブロック図である。

【図６】この発明の実施の形態６によるベースバンド
信号増幅変換部のブロック図である。

【図７】この発明の実施の形態７によるベースバンド
信号増幅変換部のブロック図である。

【図８】この発明の実施の形態８によるベースバンド
信号増幅変換部のブロック図である。

【図９】従来の受信機のブロック図である。

【図１０】従来の他の受信機のブロック図である。

【符号の説明】

７増幅器、８、１３Ａ／Ｄ変換器、１０レベ
ル検出器、１１制御電圧発生回路、１２制御デ
ータ発生回路、１４メモリ、１５、１７Ｄ／Ａ変
換器、１６減算器。

───────────────────────────────────────────────────── フロントページの続き (72)発明者三宅真東京都千代田区丸の内二丁目２番３号三菱電機株式会社内 (56)参考文献特開平８−256079（ＪＰ，Ａ) 特開平９−331257（ＪＰ，Ａ) 特表平８−510892（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04B 1/26 H04B 1/06,1/16 H03G 1/00 - 3/34

Claims

(57)【特許請求の範囲】

【請求項１】受信信号を増幅する増幅器と、受信信号
のレベルを検出するレベル検出器と、前記レベル検出器
の出力から前記増幅器の利得を制御する制御信号を生成
する制御回路と、前記制御回路の出力をデジタル信号に
変換する第一の変換器と、前記増幅器の特性から予め定
められたデータを記憶したメモリと、前記第一の変換器
の出力に基づいて前記メモリから読み出されたデータを
アナログ信号に変換する第二の変換器と、前記第二の変
換器の出力を前記増幅器の出力信号から減じる減算器と
を備えたことを特徴とする受信機。
【請求項２】前記増幅器の利得の制御は、前記第一の
変換器の出力信号を第三の変換器でアナログ信号に変換
し、前記変換されたアナログ信号で制御されることを特
徴とする請求項１に記載の受信機。
【請求項３】前記増幅器はディジタル制御によって利
得を変化するものであって、その利得制御データは、前
記第一の変換器の出力信号であることを特徴とする請求
項１に記載の受信機。
【請求項４】受信信号を増幅する増幅器と、受信信号
のレベルを検出するレベル検出器と、前記レベル検出器
の出力に基づいて前記増幅器の利得を制御するための制
御データを発生する制御回路と、前記増幅器の特性から
予め定まるデータを記憶したメモリと、前記制御データ
で前記メモリから読み出されるデータをアナログ信号に
変換する変換器と、前記変換器の出力を前記増幅器が出
力する信号から減算する減算器とを備えたことを特徴と
する受信機。
【請求項５】受信信号を増幅する増幅器と、受信信号
のレベルを検出するレベル検出器と、前記レベル検出器
の出力に基づいて前記増幅器の利得を制御するための制
御データを発生する制御回路と、前記増幅器の特性から
予め定まるデータを記憶したメモリと、前記増幅器の出
力信号をデジタル信号に変換する変換器と、前記制御デ
ータで読み出されるメモリのデータを前記変換器で変換
されたデジタル信号から減算する減算器とを備えたこと
を特徴とする受信機。
【請求項６】前記増幅器の利得制御電圧は、前記制御
回路が出力するデータをアナログ信号に変換する第２の
変換器で変換して生成することを特徴とする請求項４ま
たは５に記載の受信機。
【請求項７】前記増幅器はディジタル制御によって利
得を変化するものであって、その利得制御データは、前
記制御回路が出力することを特徴とする請求項４または
５に記載の受信機。
【請求項８】受信信号を増幅する増幅器と、前記増幅器により増幅された受信信号のＤＣオフセット
を補正するＤＣオフセット補正回路と、前記ＤＣオフセット補正回路の出力レベルを検出するレ
ベル検出器と、前記レベル検出器の出力に基づいて前記増幅器の利得を
制御するための制御データを発生する制御回路とを備え
た受信機であって、前記ＤＣオフセット補正回路は、前記増幅器の特性から予め定まり前記制御回路の出力に
対応して読み出される補正データを記憶したメモリと、デジタル値またはアナログ値に統一された前記増幅器の
出力および前記補正データの前者から後者を減算する減
算器を備えたことを特徴とする受信機。