JPH10513322A - ワイド・ダイナミック・レンジ・アナログ・ディジタル変換 - Google Patents

Abstract

(57)【要約】 入力信号の抽出されたエンベロープをアナログ・ディジタル変換器における基準信号として用いて、ワイド・ダイナミック・レンジを提供すると共に、自動利得制御の必要性をなくす、アナログ・ディジタル変換器回路。

Description

【発明の詳細な説明】 ワイド・ダイナミック・レンジ・アナログ・ディジタル変換 発明の背景 １）発明の技術分野 本発明は、そのレンジを入力信号のレベルに適応させるアナログ・ディジタル 変換器回路における基準信号として、その入力信号が作用する、可変利得増幅器 のないアナログ・ディジタル変換器回路に関する。 ２）関連技術説明 従来、大きなダイナミック・レンジを有するアナログ信号をディジタル信号に 変換するときは、高い分解能を有するアナログ・ディジタル変換器（ＡＤＣ）を 必要とした。典型的には、六（６）により割算されたデシベル（ｄＢ）によるレ ンジは、ＡＤＣが出力するのに必要なビット数を与える。例えば、入力信号のレ ベルが１００ｄＢのレンジにわたって変動する無線受信機では、その処理に１７ ビット以上を備えたＡＤＣを必要とする。大きなダイナミック・レンジに加えて 、入力信号の広い帯域幅のために、例えば、高い変換速度（１００ＫＨｚより大 きい）を十分に必要とする。 これらの必要条件に対処するために、ダイナミック・レンジ問題に対する最も 一般的な解決法は、自動利得制御（ＡＧＣ）と呼ばれる機能に関連させることで ある。図１に示すような典型的なＡＧＣ装置では、入力信号Ｖ_inが整流器１２に より整流され、ロー・パス・フィルタを介してろ波されて信号のエンベロープを 抽出する。この信号のエンベロープは可変利得増幅器１１の利得を制御するため の制御信号として用いられる。増幅器１１は、入力信号、従って制御信号が大の ときは利得が小さく、また制御信号が小さいときは利得が大きい。この増幅器は 、増幅後は圧縮されたダイナミック・レンジにより出力信号を供給する。この信 号がディジタル信号に変換されると、固定された基準電圧によるＡＤＣ１４が用 いられる。この基準電圧はＡＤＣのレンジを設定する。通常のＡＧＣにより十分 に広いダイナミック・レンジを達成するためには、直列にいくつかの可変利得増 幅 器を接続することが必要となる。 他の解決法は、１９９１年２月５日にボーデュセル（Ｂｅａｄｕｃｅｌ）に対 して発行された米国特許第４，９９０，９１３号に開示されている。このボーデ ュセル特許は可変基準電圧を用いたＡＤＣを開示している。その入力信号は、固 定利得増幅器による増幅後に、サンプル・ホールド装置に印加され、その出力は ＡＤＣに接続されている。サンプル電圧と予め定められた電圧との間で行われる 比較機能として、ＡＤＣ用に多数の可能基準電圧のうちの一つが選択される。 更に他の解決法は、１９９３年３月１６日にメイソン（Ｍａｉｓｏｎ）ほかに 発行された米国特許第５，１９４，８６５号に開示されている。このメイソンほ かの特許は、自動レンジ制御を有するＡＤＣを開示している。自動レンジ制御は 、入力信号のピーク増幅に対応した基準電位を発生するピーク検出器と、前記基 準電位に従って前記入力信号の直流レベルをシフトするレベル・シフト回路と、 高解像度のディジタル出力信号に対する前記基準電位に相対してシフトされた入 力信号を変換するＡＤＣとの形式のものである。 他の解決法には、対数ＡＤＣと、複数ブロックのサンプリングを各ブロックに 対して異なるシフト係数によりシフトさせるテレビジョン音声用のＮＩＣＡＭ（ Ｎｅａｒ Ｉｎｓｔａｎｔａｎｅｏｕｓ Ｃｏｍｐａｎｄｉｎｇ Ａｕｄｉｏ Ｍｕｌｔｉｐｌｅｘ：近瞬時圧縮音声多重化）システムとを含み、その処理はブ ロック浮動少数点と呼ばれている。しかし、これらの解決法の主目的はＡＤＣに 続くディジタル伝送におけるビット速度を低くすることにある。これらのＡＤＣ は、ビット数を低減するために、いくつかの処理、例えばＲＯＭテーブルが続く 高解像度ＡＤＣとして実施されてもよい。そのときは、伝送チェーンの他端にお いて逆処理が実行される。もしその目的が次のＡＤＣに続くビット速度を低減さ せる代わりに、ＡＤＣそのものを簡単にすることであるならば、これらの処理は よく適合しているものではない。 発明の概要 本発明は、ＡＧＣを使用することなく、ＡＤＣダイナミック・レンジに対する 解決を与える。本発明は、可変利得を有する増幅器を備える代わりに、入力信号 を整流し、通常の方法によりロー・パス・フィルタを介して整流した入力信号を ろ波して、信号エンベロープを抽出し、この信号エンベロープをＡＤＣにおける 基準信号として用いる。 いくつかの実施例を開示する。例えば、アナログ・ディジタル変換器回路は、 更に、アナログ入力信号にオフセットとして基準信号を加算する加算器と、前記 基準信号を２倍にする乗算器とを含み、前記２倍にされた基準信号は２つの基準 入力を有するアナログ・ディジタル変換器のレンジを設定する。 更に、前記アナログ・ディジタル変換器回路は前記基準信号の補数を発生する 乗算器を含み、前記基準信号及びその補数は、前記２つの基準入力によりアナロ グ・ディジタル変換器の前記レンジを設定するために用いられる。他の実施例は 出力信号レベルの絶対測定を可能にする。 更に、ディジタル基準信号により前記ディジタル出力信号をスケーリングして 、ある期間にわたり信号パスにおける利得を一定に保持し、これによってこの特 徴を備えてもよい処理を必要条件にさせる他の実施例が提供される。 更に、前記ディジタル基準信号をアナログ基準信号に変換し、このアナログ基 準信号を用いて広いレンジのＡＤＣのレンジを設定することにより、量子化誤り を減少させる他の実施例が提供される。 図面の簡単な説明 本発明の更なる特徴、その性質及び種々の効果は、本発明の下記の詳細な説明 及び添付する図面により更に明らかとなる。 図１は従来の自動利得制御されたアナログ・ディジタル変換器の概略図である 。 図２は本発明による第１の実施例の概略図である。 図３は本発明による第２の実施例の概略図である。 図３（ａ）は図３の実施例に用いるのに適した１形式の乗算器の概略図である 。 図３（ｂ）は図３の実施例に用いるのに適した１形式の総和器の概略図である 。 図４は本発明による第３の実施例の概略図である。 図４（ａ）は図４の実施例に用いるのに適した１形式の乗算器の概略図である 。 図５は本発明による第１の実施例の概略図である。 図６及び図７は本発明による第５の実施例の概略図である。 好ましい実施例の詳細な説明 図２は本発明の第１の実施例を示し、入力信号Ｖ_inが整流器２２により整流さ れ、かつロー・パス・フィルタ２３によりろ波されて入力信号Ｖ_inの信号エンベ ロープを表す基準電圧Ｖ_refを発生する。入力信号Ｖ_inは更にＡＤＣ２５の入力 部に入力されてディジタル信号に変換される。従って、入力信号Ｖ_inは、自動利 得制御により通常に行われているように、整流され、かつロー・パス・フィルタ によりろ波され、可変利得による増幅器を備えるのに代わって、信号エンベロー プはアナログ・ディジタル変換における基準信号として用いられる。基準電圧Ｖ_ref はＡＤＣ２５のレンジを設定し、またＡＤＣ２５はそのレンジを入力信号Ｖ_{i n} のレベルにさせる。基準電圧Ｖ_refと同一のレベルによる入力サンプルは、ＡＤ Ｃ２５の最大出力コードを与えるものとなる。８ビット変換器では、最大出力コ ードが２５５ビットとなる。この実施例は、可変利得を有する増幅器を必要とす ることなく、自動利得制御を設けたものと同一の問題を解決する。 本発明の他の一特徴は、本発明が、広いレンジにわたって利得が可変な増幅器 を作成するという問題のために、可変利得増幅器に比較して、広いダイナミック なレンジにわたって作動するようにさせることが容易である。 商業的に最も入手し易いＡＤＣは、２つの基準入力、即ち最大出力コードを与 える入力レベルに対応するもの、及び最小出力コードを与える入力レベルに対応 するものを有する。商業的に入手し易いＡＤＣの１例は、ナショナル・セミコン ダクタ社のＡＤＣ０８２０である。 第１の実施例では、簡単のために最大基準入力のみを用いる。しかし、２つの 基準電圧入力を有するＡＤＣのときは、本発明を図３及び図４に示すように実施 することができる。 第２の実施例は図３に示されており、ＡＤＣ２５の負の基準入力が０Ｖ（接地 ）に設定され、ＡＤＣ２５の正入力は乗算器３８によりロー・パス・フィルタ２ ３の出力の２倍（２×Ｖ_ref）に設定される。Ｖ_ref（ロー・パス・フィルタ２３ の出力）のオフセットは加算器３９を介して入力信号Ｖ_inに加算される。従って 、フル・レンジは、入力信号Ｖ_inの上向きのオフ・セットに沿って、０Ｖ〜最大 値（即ち２×Ｖ_ref）のレンジにシフト・アップされる。 図３（ａ）は増幅器３８を実現する１方法を示す。ここで、増幅器３８は増幅 器３８Ｂの形式を取り、その出力は抵抗Ｒ_38Aを介して増幅器３８Ｂの負入力に フィードバックされる。更に、増幅器３８Ｂの負入力と抵抗Ｒ_38Aとを接続する ノードも他の抵抗Ｒ_38Cを介して接地へ接続される。従って、増幅器３８Ｂに対 する入力Ｖ_refは２Ｒ_38A＝Ｒ_38Cの利得にされる。このような乗算器３８を実現 するのに多くの方法があり、図３（ａ）はその一つに過ぎないことを強調する必 要がある。 図３（ｂ）は、図３に示す全ての抵抗が図３に示す実施例に用いるのに適した 等しい値のものであるときは、利得１を有する加算増幅器３９を示す。任意の加 算増幅器を用いることができ、図３（ｂ）は単なる１例を示すものに過ぎない。 この実施例において、２つの入力Ｖ_ref及びＶ_inは、抵抗Ｒ_39A及びＲ_39Bを介し てそれぞれ入力される。抵抗Ｒ_39A及びＲ_39Bの出力は第１の増幅器３８Ｃのフィ ードバック出力信号を有するノードで接続されており、このフィードバック出力 信号はフィードバック抵抗Ｒ_39Dを介して転送される。このノードにおける信号 は増幅器３９Ｃの負入力に入力される。増幅器３９Ｃの正入力は接地されている 。増幅器３９Ｃの出力は抵抗Ｒ_39Eを介して転送されて第２の増幅器３９Ｆの負 入力においてフィードバック信号と組合わせられる。増幅器３９Ｆの正入力は接 地されている。そのフィードバック信号はフィードバック抵抗Ｒ_39Gを介して転 送される。この回路部分の構成は、与えられた応用に固有であって、実現しよう とする固有の設計は当該技術分野の習熟レベル内のものである。 第３の実施例は図４に示されており、ロー・パス・フィルタの出力は正の基準 入力として用いられると共に、（乗算器４８により−１が乗算されることにより ）相補的な負数に変換された後に、負の基準入力として用いられる。 図４（ａ）は乗算器４８を実施する１方法を示す。ここで、乗算器４８は乗算 器４８Ａの形式を取り、その出力は抵抗Ｒ_48Bを介して乗算器４８Ａの負入力に フィードバックされる。更に、乗算器４８Ａの負入力と抵抗Ｒ_48Bとを接続する ノードは入力信号Ｖ_refにも接続されており、この入力信号Ｖ_refは他の抵抗Ｒ_{48 C} を介して転送される。乗算器４８Ａの正入力は接地されている。従って、この 回路構成により、乗算器４８Ａへの入力Ｖ_refは−１の利得にされる。従って、 図３（ａ）のように、このような乗算器４８を実現する多くの方法が存在し、 図４（ａ）は単なる一つを示すに過ぎないことを強調しなければならない。 図２、図３及び図４に示す回路はワイド・ダイナミック・レンジを有する入力 信号に伴う問題を解決するが、いくつかの限界が明らかになる。図２、図３及び 図４に示す回路の欠点は、信号レベルの絶対的な測定をするものではないことで ある。他の欠点は、信号パスにおける利得がある期間にわたり一定であると仮定 する信号処理がＡＤＣに続き存在することである。 このことが問題ではない場合、及び図２における回路が満足に動作する場合が 存在することに注意すべきである。第１の例は簡単なＦＭ復調器である。これら の欠点は図１に示す従来の技術にも存在することに注意すべきである。 図５は絶対レベル測定が得られる点でこのような問題を起こさない第４の実施 例を示す。第１のＡＤＣ５５に加えて、第２のＡＤＣ５６にはロー・パス・フィ ルタ２３から出力される入力Ｖ_refを測定することが含まれる。本発明によれば 、ロー・パス・フィルタ２３における時定数は、典型的には、入力信号における ばらつきに比較して長い。これは入力Ｖ_refが入力信号Ｖ_inよりもゆっくりと変 動することを意味する。このために、より遅いＡＤＣは第２のＡＤＣ５６として 用いられてもよく、これは第１のＡＤＣ５５より実現が簡単、かつより安価とな る。 第２のＡＤＣ５６は固定基準レベルＶ_fixを有することになる。ＬＰフィルタ ２３からの出力Ｖ_refは入力信号Ｖ_inのエンベロープに従った信号であり、従っ て第２のＡＤＣ５６の出力Ｄ_refは入力信号レベルの絶対測定値として用いられ てもよい。いくつかの応用では、第１のＡＤＣ５５のサンプリング速度より低い 速度でその絶対レベルを測定可能な十分なものとなり得る。例えば、セルラ電話 システムでは、ハンドオーバ・アルゴリズムに対する入力として信号強度の絶対 レベル測定値を用いる。 しかし、次の処理に影響する変動利得による問題を解決しなければならないと きは、各出力サンプルＤ_outを基準電圧Ｖ_refにより選択する必要がある。図６に 示す実施例はこの能力を与える。図５に示す、丁度第４の実施例におけるように 、ロー・パス・フィルタ２３からのエンベロープ信号Ｖ_rは第２のＡＤＣ６６に おいてアナログからディジタルに変換される。第１のＡＤＣ６５に対する基準電 圧としてアナログ信号Ｖ_rを用いる代わりに、第１のＡＤＣ６５に対する基準 電圧Ｖ_refがディジタル・アナログ変換器（ＤＡＣ）６７を介してディジタル信 号プロセッサ（ＤＳＰ）６８から供給される。図６に示すＤＳＰ６８は、特定用 途集積回路（ＡＳＩＣ）として実施されてもよい。ＤＡＣ６７を設ける利点は以 下で説明される。 図７はどのようにすれば出力サンプルをスケール設定できるかの一実施例を示 す。この解決方法は図５に示す実施例に比較して利点がある。特に、ＤＳＰ６８ は第１のＡＤＣ６５からのディジタル出力をスケール設定するためにソフトウェ アにより実現された乗算器６９を含むことができる。図５に示した解決方法では 、第１のＡＤＣ５５からの出力は、 である。ただしＮは第１のＡＤＣ５５におけるビット数であり、量子化誤差 である。 ＡＤＣ５５のディジタル出力Ｄ_outが図２の実施例と同じような方法によって、 Ｄ_ref（ＡＤＣ５６の出力）によりスケール設定されて、基準レベルから独立さ せるときは、 ただし、Ｍは第２のＡＤＣ５６におけるビット数であり、Ｖ_jtxはその基準及び である。 ＡＤＣ２における量子化誤差 により 残念ながら、ＡＤＣ５６即ちｑ_err2からの量子化誤差に依存する第２項は、消去 できない。その代わりに、図６及び図７に示す回路を用いるときは、 Ｄ_outScaledは、 となり、 により、 そこで、 により これは、第２のＡＤＣ６６から量子化誤差に従属する第２項をスケール設定され た出力Ｄ_outScaledから消去できることを意味する。換言すれば、第１のＡＤＣ ６５、次いでその量子化値Ｄ_refによるスケールＤ_outに対する基準信号として、 量子化していない電圧Ｖ_rを用いる代わりに、量子化誤差なしに、Ｄ_refに対して 正確に対応する量子化電圧Ｖ_refを用いるほうがよい。 抽出された信号エンベロープＶ_rが各ディジタル・サンプルＤ_r間の期間で変動 しても、付加的な誤りは導入されない。第２のＡＤＣ６６のサンプリング速度が 第１のＡＤＣ６５のサンプリング速度より遅いのであれば、これも重要であり得 る。出力Ｄ_outScaledは、それでも第１のＡＤＣ６５のレンジを設定するために 用いられる同一基準により正確にスケール設定される。ディジタルＤｒが絶対信 号強度の測定値として用いられるのであれば、量子化誤差ｑ_err2を有することに なる。 図６及び図７に示した実施例を実現する際に、ＡＤＣ６６は、例えば、連続的 な近似の変換器を含む型式のものであってもよい。その場合に、第２のＡＤＣ６ ６から直接、量子化電圧Ｖ_refを得ることも可能となる。図６及び図７における 変換器のように実現されたものがＮ＋Ｍビットのダイナミック・レンジを有する ことに注意すべきである。しかし、量子化誤差はＮビット変換器のものと同じよ うになる。図７に示したＤＳＰ６８における異なるアルゴリズムにより、及びロ ー・パス・フィルタなしに、ボーデュセル特許において説明された回路の結果を エミュレートすることができることにも注意すべきである。この場合に、２つの ＡＤＣのサンプル結果は等しい必要がある。 当該技術分野に習熟する者には、限定ではなく、説明のために提供された前述 の実施例以外にも本発明を実施可能であることを理解すべきである。本発明の範 囲は付記した請求項により定義されるべきである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，Ｕ Ｇ)，ＵＡ(ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＲＵ，ＴＪ，ＴＭ )，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ，ＢＲ ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ， ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，Ｋ Ｇ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ， ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，Ｓ Ｉ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．アナログ入力信号を整流する整流器と、 前記整流器に作動的に接続されて前記整流器から整流されたアナログ信号出力 をろ波して基準信号を得るフィルタと、 前記アナログ入力信号をレンジ内のディジタル信号に変換する第１のアナログ ・ディジタル変換器であって、前記レンジが前記フィルタから供給される前記基 準信号に従ってダイナミックに設定される前記第１のアナログ・ディジタル変換 器と を含むアナログ・ディジタル変換器回路。 ２．前記フィルタはロー・パス・フィルタである請求項１記載のアナログ・デ ィジタル変換器回路。 ３．更に、オフセットとして前記アナログ入力信号に前記基準信号を加算する 加算器と、前記基準信号を２倍にする乗算器とを含み、前記２倍にされた前記基 準信号は前記第１のアナログ・ディジタル変換器のレンジを設定するために用い られる請求項１記載のアナログ・ディジタル変換器回路。 ４．更に、前記基準信号の補数を発生する乗算器を含み、前記基準信号及びこ の基準信号の補数は前記第１のアナログ・ディジタル変換器のレンジを設定する ために用いられる請求項１記載のアナログ・ディジタル変換器回路。 ５．更に、前記基準信号をディジタル基準信号に変換する第２のアナログ・デ ィジタル変換器を含む請求項１記載のアナログ・ディジタル変換器回路。 ６．更に、前記基準信号をディジタル基準信号に変換する第２のアナログ・デ ィジタル変換器と、 前記第１のアナログ・ディジタル変換器からの前記ディジタル信号出力により 前記ディジタル基準信号を乗算して前記ディジタル信号をスケール設定する手段 と を含む請求項１記載のアナログ・ディジタル変換器回路。 ７．更に、 前記基準信号をディジタル基準信号に変換する第２のアナログ・ディジタル変 換器と、 前記ディジタル基準信号を第２のアナログ基準信号に変換するディジタル・ア ナログ変換器であって、前記第２のアナログ基準信号は前記第１のアナログ・デ ィジタル変換器のレンジを設定するために用いられるディジタル・アナログ変換 器と、 前記ディジタル基準信号を前記第１のアナログ・ディジタル変換器からの前記 ディジタル信号出力により乗算して前記ディジタル信号をスケール設定する手段 と を含む請求項１記載のアナログ・ディジタル変換器回路。