JP5565206B2 - Ad変換器及びad変換回路の電圧制御方法 - Google Patents
Ad変換器及びad変換回路の電圧制御方法 Download PDFInfo
- Publication number
- JP5565206B2 JP5565206B2 JP2010187371A JP2010187371A JP5565206B2 JP 5565206 B2 JP5565206 B2 JP 5565206B2 JP 2010187371 A JP2010187371 A JP 2010187371A JP 2010187371 A JP2010187371 A JP 2010187371A JP 5565206 B2 JP5565206 B2 JP 5565206B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- output
- detection unit
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 29
- 238000001514 detection method Methods 0.000 claims description 117
- 238000006243 chemical reaction Methods 0.000 claims description 115
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 16
- 238000013139 quantization Methods 0.000 description 13
- 230000003321 amplification Effects 0.000 description 12
- 238000003199 nucleic acid amplification method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000012986 modification Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 7
- 238000004904 shortening Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 1
- 101710170231 Antimicrobial peptide 2 Proteins 0.000 description 1
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 1
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/186—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
<1.従来技術の問題点>
<2.本発明の一実施形態>
[2−1.AD変換器の構成例]
[2−2.AD変換器の動作]
[2−3.AD変換器の変形例]
<3.まとめ>
まず、従来技術及びその従来技術が抱える問題点について説明する。図10は、従来のAD変換回路を備えたデジタル復調回路10の構成例を示す説明図であり、デジタル出力から取り出される信号の振幅値を所定の設定値と比較して得られる差分データによって、アナログ入力ダイナミックレンジを定める参照電圧を可変設定させる技術を適用したデジタル復調回路10の構成を示したものである。
[2−1.AD変換器の構成例]
次に、本発明の一実施形態にかかるAD変換器の構成例について説明する。図1は、本発明の一実施形態にかかるAD変換器100を示す説明図である。以下、図1を用いて本発明の一実施形態にかかるAD変換器100の構成について説明する。
図5は、本発明の一実施形態にかかるAD変換器100の動作を示す流れ図である。以下、図5を用いて、本発明の一実施形態にかかるAD変換器100の動作について説明する。
次に、本発明の一実施形態にかかるAD変換器100の変形例について説明する。図8は、本発明の一実施形態にかかるAD変換器100の変形例の構成を示す説明図である。以下、図8を用いて本発明の一実施形態にかかるAD変換器100の変形例について説明する。
以上説明したように本発明の一実施形態によれば、AD変換回路120の参照電圧VOH、VOLの差と、AGC回路110で増幅されたアナログ入力信号の振幅とを検波部140で比較し、比較結果に応じてAGC回路110の増幅率を変化させることができるAD変換器が提供される。
110 AGC回路
120 AD変換回路
122 エンコーダ
130 参照電圧可変レベル発生回路
140 検波部
142 比較器
144 ループフィルタ
146 ゲインコントロール信号出力回路
150 第2検波部
160 性能モニタ・セレクト信号生成部
Claims (9)
- アナログ信号からデジタル信号に変換するAD変換回路へ、前記アナログ信号の入力の振幅を可変させて出力するAGC回路と、
前記AGC回路が出力するアナログ信号の出力範囲と、既定の電圧の範囲と比較して、該比較の結果に基づいて前記AGC回路が出力するアナログ信号の出力範囲を制御する第1検波部と、
前記AGC回路の出力から該AGC回路が出力するアナログ信号の出力範囲を任意の範囲に制御する第2検波部と、
を備える、AD変換器。 - 前期第1検波部は、前記AGC回路が出力するアナログ信号の出力範囲と、前記AD変換回路の参照電圧とを比較して、該比較の結果に基づいて前記AGC回路が出力するアナログ信号の出力範囲を制御する、請求項1に記載のAD変換器。
- 前記第1検波部は、前記AGC回路が出力するアナログ信号の出力範囲が前記参照電圧の範囲を超えている期間に、前記AGC回路の出力が前記AD変換回路の参照電圧の範囲を超えていることを示す信号を出力する、請求項2に記載のAD変換器。
- 前記第1検波部が出力する前記信号はパルスである、請求項3に記載のAD変換器。
- 前記第1検波部を用いることによる前記AD変換回路のAD変換性能と、前記第2検波部を用いることによる前記AD変換回路のAD変換性能とを比較する性能比較部をさらに備え、
前記性能比較部は、前記第1検波部による検波と前記第2検波部による検波の内、前記AD変換回路のAD変換性能が優れている方の検波を選択する、請求項1に記載のAD変換器。 - 前記第1検波部を用いることによる前記AD変換回路のAD変換性能と、前記第2検波部を用いることによる前記AD変換回路のAD変換性能と、前記第1検波部及び前記第2検波部によるAD変換性能とを比較する性能比較部をさらに備え、
前記性能比較部は、前記第1検波部による検波と、前記第2検波部による検波と、前記第1検波部及び前記第2検波部による検波の内、前記AD変換回路のAD変換性能が優れている方の検波を選択する、請求項1に記載のAD変換器。 - 前記AD変換回路の参照電圧を変化させる参照電圧変化部をさらに備える、請求項2に記載のAD変換器。
- 前記AD変換回路は、フラッシュ型のAD変換回路である、請求項1に記載のAD変換器。
- アナログ信号からデジタル信号に変換するAD変換回路へ、前記アナログ信号の入力の振幅を可変させて出力するゲインコントロールステップと、
前記ゲインコントロールステップで出力されるアナログ信号の出力範囲と、既定の電圧の範囲と比較して、該比較の結果に基づいて前記ゲインコントロールステップで出力されるアナログ信号の出力範囲を制御する第1検波ステップと、
前記ゲインコントロールステップで出力されるアナログ信号の出力範囲を任意の範囲に制御する第2検波ステップと、
を備える、AD変換回路の電圧制御方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010187371A JP5565206B2 (ja) | 2010-08-24 | 2010-08-24 | Ad変換器及びad変換回路の電圧制御方法 |
CN201110236236.1A CN102377433B (zh) | 2010-08-24 | 2011-08-15 | 模数转换器和模数转换器电路电压控制方法 |
US13/211,782 US8493254B2 (en) | 2010-08-24 | 2011-08-17 | AD converter and AD converter circuit voltage control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010187371A JP5565206B2 (ja) | 2010-08-24 | 2010-08-24 | Ad変換器及びad変換回路の電圧制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012049626A JP2012049626A (ja) | 2012-03-08 |
JP5565206B2 true JP5565206B2 (ja) | 2014-08-06 |
Family
ID=45696439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010187371A Active JP5565206B2 (ja) | 2010-08-24 | 2010-08-24 | Ad変換器及びad変換回路の電圧制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8493254B2 (ja) |
JP (1) | JP5565206B2 (ja) |
CN (1) | CN102377433B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8860598B2 (en) * | 2013-03-15 | 2014-10-14 | Analog Devices Technology | Bit error rate timer for a dynamic latch |
JP6222423B2 (ja) * | 2013-03-28 | 2017-11-01 | セイコーエプソン株式会社 | 物理量センサー、電子機器及び移動体 |
US9325336B2 (en) * | 2014-08-29 | 2016-04-26 | Broadcom Corporation | Gain calibration of ADC residue amplifiers |
FR3036480B1 (fr) * | 2015-05-22 | 2017-06-02 | Continental Automotive France | Capteur de proximite capacitif pour vehicule automobile |
JP6786829B2 (ja) * | 2016-03-18 | 2020-11-18 | ヤマハ株式会社 | Ad変換器 |
CN107154805B (zh) * | 2017-04-01 | 2020-09-15 | 西安电子科技大学 | 一种可编程的单dac多路基准输出电路 |
CN109887522B (zh) * | 2019-01-24 | 2021-05-04 | 深圳市微纳感知计算技术有限公司 | 一种麦克风阵列增益调节方法、装置及终端设备 |
CN111162784A (zh) * | 2020-01-08 | 2020-05-15 | 北京工业大学 | 一种高分辨率模数转换器的实现方式 |
CN114362755B (zh) * | 2022-03-18 | 2022-06-03 | 成都铭科思微电子技术有限责任公司 | 一种快闪型模数转换器、混合型模数转换器及电路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63244934A (ja) * | 1987-03-30 | 1988-10-12 | Matsushita Electric Ind Co Ltd | アナログ・デジタル変換装置 |
JPS6437121A (en) | 1987-08-01 | 1989-02-07 | Sharp Kk | Ad converting circuit |
JPH06177761A (ja) * | 1992-12-03 | 1994-06-24 | Nippon Avionics Co Ltd | 映像信号a/d変換回路 |
JPH0750583A (ja) | 1993-08-05 | 1995-02-21 | Hitachi Ltd | A/d変換器 |
JP2746158B2 (ja) | 1994-11-25 | 1998-04-28 | 日本電気株式会社 | Ad変換回路 |
JPH08154056A (ja) * | 1994-11-28 | 1996-06-11 | Nec Eng Ltd | アナログ−デジタル変換方法及び自動利得調整回路 |
US5684480A (en) * | 1995-01-30 | 1997-11-04 | Telefonaktiebolaget Lm Ericsson | Wide dynamic range analog to digital conversion |
JPH09116435A (ja) | 1995-10-18 | 1997-05-02 | Sanyo Electric Co Ltd | Ad変換回路 |
WO2001008365A1 (en) * | 1999-07-08 | 2001-02-01 | Koninklijke Philips Electronics N.V. | Receiver with optimal quantization and soft viterbi decoding |
US6657570B1 (en) * | 2000-06-22 | 2003-12-02 | Adc Telecommunications, Inc. | Automatic level control for input to analog to digital converter |
JP4350689B2 (ja) * | 2005-09-06 | 2009-10-21 | シャープ株式会社 | チューナ回路およびデジタル放送受信機 |
CN101826849B (zh) * | 2010-05-19 | 2013-03-06 | 中国电子科技集团公司第四十一研究所 | 一种数字式快速自动增益预调节的装置 |
-
2010
- 2010-08-24 JP JP2010187371A patent/JP5565206B2/ja active Active
-
2011
- 2011-08-15 CN CN201110236236.1A patent/CN102377433B/zh active Active
- 2011-08-17 US US13/211,782 patent/US8493254B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN102377433A (zh) | 2012-03-14 |
CN102377433B (zh) | 2016-11-23 |
US20120050087A1 (en) | 2012-03-01 |
JP2012049626A (ja) | 2012-03-08 |
US8493254B2 (en) | 2013-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5565206B2 (ja) | Ad変換器及びad変換回路の電圧制御方法 | |
US7158068B2 (en) | Technique for comparing analog signal with reference voltage | |
JP4879783B2 (ja) | 自動利得制御回路 | |
US8126087B2 (en) | DC offset correction circuit for canceling a DC offset in a real time and a receiving system having the same | |
US7295645B1 (en) | System, method and apparatus to implement low power high performance transceivers with scalable analog to digital conversion resolution and dynamic range | |
TW200711320A (en) | Column-parallel sigma-delta analog-to-digital conversion for imagers | |
US7680473B2 (en) | Circuits and methods for signal gain control | |
JP2006303524A (ja) | アバランシェフォトダイオード用バイアス電圧制御回路およびその調整方法 | |
JP2011188012A (ja) | Dcオフセットキャンセラ | |
CN1765052B (zh) | 基于低比特速率信号的比特速率判定电路 | |
JP2000286705A (ja) | 一定の微分非線形性を備えるアナログ−デジタル変換装置 | |
US9425759B2 (en) | Receiver circuit and gain controlling method thereof | |
JP3468264B2 (ja) | オフセット補償回路および方法 | |
JP2009182589A (ja) | Rf受信装置 | |
JP4094460B2 (ja) | アナログ信号レベル検出回路 | |
JP2005184794A (ja) | 自動利得制御装置 | |
US8374563B2 (en) | Gain control circuit of the wireless receiver | |
US8364109B2 (en) | Receiver | |
CN112019054B (zh) | 光耦电流传输比补偿 | |
JP4821639B2 (ja) | 振幅検出装置 | |
KR101840698B1 (ko) | 혼합형 아날로그 디지털 변환 장치 및 그것의 동작 방법 | |
JP2013198253A (ja) | Dc/dcコンバータ | |
US8188900B2 (en) | Analog-digital converter | |
JP2009077298A (ja) | 信号増幅装置及びチューナ装置 | |
KR101048306B1 (ko) | 무선 주파수 수신기 및 이를 이용한 무선 주파수 수신 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140602 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5565206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |