CN107154805B - 一种可编程的单dac多路基准输出电路 - Google Patents
一种可编程的单dac多路基准输出电路 Download PDFInfo
- Publication number
- CN107154805B CN107154805B CN201710214409.7A CN201710214409A CN107154805B CN 107154805 B CN107154805 B CN 107154805B CN 201710214409 A CN201710214409 A CN 201710214409A CN 107154805 B CN107154805 B CN 107154805B
- Authority
- CN
- China
- Prior art keywords
- dac
- output
- input
- resistor
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/002—Switching arrangements with several input- or output terminals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Programmable Controllers (AREA)
Abstract
本发明属于电路领域,具体涉及一种可编程的单DAC多路基准输出电路。一种可编程的单DAC多路基准输出电路,包括:控制单元,用于解析来自其他处理器或者上位机的命令或者设置DAC输出,选择接通模拟开关的通道;可编程DAC,其输入端与控制单元的输出端相连,用于输出一个基准的电压,将该基准电压分配给后端的模拟开关;多路模拟开关,其输入端分别与控制单元的输出端、可编程DAC的输出端相连,用于将来自可编程DAC的输出信号分配至后端的通道;多个滤波模块,其输出端与多路模拟开关的输入端相连,用于对输入信号的信号进行低通滤波处理后输出。
Description
技术领域
本发明属于电路领域,具体涉及一种可编程的单DAC多路基准输出电路。
背景技术
在电子系统中需要大量的不同幅度的电压作为A/D转换、比较器等部件的基准,电压的精确度决定着系统的精度。
现有的多路基准输出大多采用多片的DAC(数字模拟转换器)分别输出,其主要的缺点是:需要的基准输出的路数同需要的DAC器件的数目是一致的,使得板子面积变大,成本变高。
发明内容
发明目的:本发明针对上述现有技术存在的问题做出改进,即本发明公开了一种可编程的单DAC多路基准输出电路,其共享同一个DAC,解决基准输出多路需要多个DAC的问题。
技术方案:一种可编程的单DAC多路基准输出电路,包括:
控制单元,用于解析来自其他处理器或者上位机的命令或者设置DAC输出,选择接通模拟开关的通道;
可编程DAC,其输入端与所述控制单元的输出端相连,用于输出一个基准的电压,将该基准电压分配给后端的模拟开关;
多路模拟开关,其输入端分别与所述控制单元的输出端、所述可编程DAC的输出端相连,用于将来自可编程DAC的输出信号分配至后端的通道;
多个滤波模块,其输出端与所述多路模拟开关的输入端相连,用于对输入信号的信号进行低通滤波处理后输出。
进一步地,所述控制单元是控制器或FPGA。
进一步地,所述滤波模块包括电阻、电容和电压跟随器,
所述多路模拟开关的输出端与所述电阻的输入点相连,
所述电阻的输出端与所述电压跟随器的输入端相连,
所述电容的一端接地,所述电容的另一端分别与所述电阻、所述电压跟随器相连。
进一步地,所述滤波模块包括电阻、电容和同相输入的运算放大器,
所述多路模拟开关的输出端与所述电阻的输入点相连,
所述电阻的输出端与所述同相输入的运算放大器的输入端相连,
所述电容的一端接地,所述电容的另一端分别与所述电阻、所述同相输入的运算放大器相连。
其他处理器或者上位机与控制单元通过串口、以太网、SPI、IIC、USB中的一种通信协议进行信号传输。
有益效果:本发明公开的一种可编程的单DAC多路基准输出电路具有以下有益效果:
1、减少板子上器件的数量,减小板子面积;
2、节约成本。
附图说明
图1为本发明公开的一种可编程的单DAC多路基准输出电路的结构示意框图。
具体实施方式:
下面对本发明的具体实施方式详细说明。
具体实施例1
如图1所示,一种可编程的单DAC多路基准输出电路,包括:
控制单元,用于解析来自其他处理器或者上位机的命令或者设置DAC输出,选择接通模拟开关的通道;
可编程DAC,其输入端与控制单元的输出端相连,用于输出一个基准的电压,将该基准电压分配给后端的模拟开关;
多路模拟开关,其输入端分别与控制单元的输出端、可编程DAC的输出端相连,用于将来自可编程DAC的输出信号分配至后端的通道;
多个滤波模块,其输出端与多路模拟开关的输入端相连,用于对输入信号的信号进行低通滤波处理后输出。
进一步地,控制单元是控制器。
进一步地,滤波模块包括电阻、电容和电压跟随器,
多路模拟开关的输出端与电阻的输入点相连,
电阻的输出端与电压跟随器的输入端相连,
电容的一端接地,电容的另一端分别与电阻、电压跟随器相连。
进一步地,滤波模块包括电阻、电容和同相输入的运算放大器,
多路模拟开关的输出端与电阻的输入点相连,
电阻的输出端与同相输入的运算放大器的输入端相连,
电容的一端接地,电容的另一端分别与电阻、同相输入的运算放大器相连。
其他处理器或者上位机与控制单元通过串口通信协议进行信号传输。
控制单元的输入来自上位机或者是其他的控制器,控制单元通过解析输入命令,产生输出信号CLK、DATA、ADDR,其中:
CLK、DATA连接至可编程DAC模块,通过CLK、DATA引脚,控制器模块可实现控制可编程DAC模块的输出DACOUT;
ADDR信号连接至多路模拟开关,用于选择将DAC模块的输出DACOUT分配至多路模拟开关的输出O1、ON,R1和C1(以及RN和CN)实现对O1(ON)的低通滤波处理,最终的输出信号通过电压跟随器1(电压跟随器N)输出成Signal1(SignalN)
在控制单元完成对来自上位机或其他控制器的命令解析后,针对不同的通道对可编程DAC产生不同的DACOUT,通过设置相应的ADDR信号,动态快速切换多路模拟开关,使得DACOUT可分配至不同的输出基准通道,从而实现单DAC多路基准信号输出的目的。
具体实施例2
与具体实施例1大致相同,区别仅仅在于:
控制单元是FPGA;
其他处理器或者上位机与控制单元通过以太网通信协议进行信号传输。
具体实施例3
与具体实施例1大致相同,区别仅仅在于:
其他处理器或者上位机与控制单元通过SPI通信协议进行信号传输。
具体实施例4
与具体实施例1大致相同,区别仅仅在于:
其他处理器或者上位机与控制单元通过IIC通信协议进行信号传输。
具体实施例5
与具体实施例1大致相同,区别仅仅在于:
其他处理器或者上位机与控制单元通过USB通信协议进行信号传输。
上面对本发明的实施方式做了详细说明。但是本发明并不限于上述实施方式,在所属技术领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下做出各种变化。
Claims (3)
1.一种可编程的单DAC多路基准输出电路,其特征在于,包括:
控制单元,用于解析来自其他处理器或者上位机的命令或者设置DAC输出,选择接通模拟开关的通道;
可编程DAC,其输入端与所述控制单元的输出端相连,用于输出一个基准的电压,将该基准电压分配给后端的模拟开关;
多路模拟开关,其输入端分别与所述控制单元的输出端、所述可编程DAC的输出端相连,用于将来自可编程DAC的输出信号分配至后端的通道;
多个滤波模块,其输出端与所述多路模拟开关的输入端相连,用于对输入信号的信号进行低通滤波处理后输出,其中:
所述滤波模块包括电阻、电容和同相输入的运算放大器;
所述多路模拟开关的输出端与所述电阻的输入点相连;
所述电阻的输出端与所述同相输入的运算放大器的输入端相连;
所述电容的一端接地,所述电容的另一端分别与所述电阻、所述同相输入的运算放大器相连,或者
所述滤波模块包括电阻、电容和电压跟随器,
所述多路模拟开关的输出端与所述电阻的输入点相连,
所述电阻的输出端与所述电压跟随器的输入端相连,
所述电容的一端接地,所述电容的另一端分别与所述电阻、所述电压跟随器相连。
2.根据权利要求1所述的一种可编程的单DAC多路基准输出电路,其特征在于,所述控制单元是控制器或FPGA。
3.根据权利要求1所述的一种可编程的单DAC多路基准输出电路,其特征在于,其他处理器或者上位机与控制单元通过串口、以太网、SPI、IIC、USB中的一种通信协议进行信号传输。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710214409.7A CN107154805B (zh) | 2017-04-01 | 2017-04-01 | 一种可编程的单dac多路基准输出电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710214409.7A CN107154805B (zh) | 2017-04-01 | 2017-04-01 | 一种可编程的单dac多路基准输出电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107154805A CN107154805A (zh) | 2017-09-12 |
CN107154805B true CN107154805B (zh) | 2020-09-15 |
Family
ID=59792705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710214409.7A Active CN107154805B (zh) | 2017-04-01 | 2017-04-01 | 一种可编程的单dac多路基准输出电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107154805B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107769788A (zh) * | 2017-12-07 | 2018-03-06 | 中国兵器装备集团自动化研究所 | 一种多通道dac实现电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5565206B2 (ja) * | 2010-08-24 | 2014-08-06 | ソニー株式会社 | Ad変換器及びad変換回路の電圧制御方法 |
US9568503B2 (en) * | 2011-05-26 | 2017-02-14 | Tektronix, Inc. | Calibration for test and measurement instrument including asynchronous time-interleaved digitizer using harmonic mixing |
CN104849699A (zh) * | 2015-05-25 | 2015-08-19 | 扬州宇安电子科技有限公司 | 基于fpga可编程控制的数字射频存储器及信号处理方法 |
-
2017
- 2017-04-01 CN CN201710214409.7A patent/CN107154805B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107154805A (zh) | 2017-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7340541B2 (en) | Method of buffering bidirectional digital I/O lines | |
US20120323409A1 (en) | Dynamically Reconfigurable Electrical Interface | |
KR20050048595A (ko) | 범용 버스 테스트 장치를 위한 플렉시블 인터페이스 장치 | |
CA2626569A1 (en) | A sampling module and a method of sampling one or more analogue characteristics of a power transmission system | |
Fasnacht et al. | A serial communication infrastructure for multi-chip address event systems | |
CN107154805B (zh) | 一种可编程的单dac多路基准输出电路 | |
US10963412B2 (en) | Flexible expandable automation device with hot-swappable I/O-units | |
CN110958023B (zh) | 发送装置和通信系统 | |
CN106059966B (zh) | 含可编程数字阵列转换开关的电子卡及信号生成获取系统 | |
CN106548742B (zh) | 面板驱动电路 | |
CN103812576A (zh) | 自适应抗干扰天线信道综合系统 | |
CN113189911B (zh) | 一种超声阵列驱动系统及方法 | |
CN201781478U (zh) | 多通道高速模数转换并行处理卡 | |
CN102565742A (zh) | 高压高阻箱数字化电路 | |
EP2278715A1 (en) | Inexpensively improving resolution and reducing noise of low-noise signals | |
CN104181985A (zh) | 电脑主板 | |
JP4346539B2 (ja) | 制御装置 | |
US7042376B1 (en) | Scanning front end using single-pole, double-throw switches to reduce settling time | |
CN110658746A (zh) | 一种基于电容阵列的程控电容装置 | |
CN109687873B (zh) | 输出范围可调的dac电路 | |
CN216901651U (zh) | 一种24通道数据采集模块 | |
CN212569761U (zh) | 一种基于网络的多接口转换设备 | |
RU207875U1 (ru) | Вычислительный управляющий блок | |
CN112019992B (zh) | 支持多声道输入功能的音频处理电路 | |
CN110968545B (zh) | 一种高采样率输出数字板卡及其使用方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |