CN104849699A - 基于fpga可编程控制的数字射频存储器及信号处理方法 - Google Patents

Abstract

本发明公开了一种基于FPGA可编程控制的数字射频存储器及信号处理方法，上变频器接收雷达射频入射信号，并与A\D模数转换器件相连接，A\D模数转换器件通过多路分配与高速动静态相结合存储器相连；高速动静态相结合存储器通过多路选择与高速D\A数模转换器件相连，并将信号输出到上变频器上，由发射天线发出调制好的射频信号；大型现场可编程门阵列处理芯片与上变频器、下变频器、高速A\D模数转换器件、高速D\A数模转换器件、高速动静态相结合存储器相连并通过控制接口与上位机相连。本发明可以实现实时高速存储和处理信号，将寄生信号、谐波信号等一些杂波很好抑制。

Description

基于FPGA可编程控制的数字射频存储器及信号处理方法

技术领域

本发明属于雷达电子通信领域，涉及一种基于FPGA可编程控制的数字射频存储器及信号处理方法。

发明背景

在现代高技术战争中，电子战已经发展成为一种独立的作战方式，是不对称战争环境中具有信息威慑能力的主战武器和作战力量之一。雷达对抗已逐渐发展成为电子战的主要对抗手段。

数字射频存储器（Digtal RaidioFrequency Memory DRFM，以下简称DRFM），能够实现存储和重构射频信号和微波信号，是电子战雷达对抗的核心模块。其工作原理是对接收天线接收到的射频信号下变频后经模数转换成数字信号存储在高速存储器进行相关调制，再经过数模转换器转换成模拟信号上变频发射出去。

但在实际雷达应用中，宽带采集使得A/D 数字量化位数难以做到很大，因此造成了数字系统的动态范围变小，数字域上的信噪比也变小。传统的设计制作工艺，也使得其功耗较大、结构复杂不易适用操作和维修。

此外，用新型的正交双通道DRFM技术结构取代单一的单通道DRFM结构，瞬时带宽虽然增加，但增加了对各支路的幅相要求，对各支路采样器件（A\D）的硬性要求较高,否则会产生杂波信号，影响了DRFM的精度和有效发射功率，也增加了无谓的成本。

发明内容

本发明的目的是提供一种基于FPGA可编程控制的数字射频存储器及信号处理方法，该数字射频存储器具有较高的瞬时带宽、较大的且具有可选性的采样频率、较大的采样量化位数和较宽的且可选性的工作频率，同时可以实现实时高速存储和处理信号，将寄生信号、谐波信号等一些杂波很好抑制。

本发明的目的通过以下技术方案实现：

一种基于FPGA可编程控制的数字射频存储器，其特征在于：该模块包括均集成在相应电路板上的上变频器、下变频器、高速A\D模数转换器件、高速D\A数模转换器件、现场可编程门阵列处理芯片、高速动静态相结合存储器和控制接口，上变频器接收雷达射频入射信号，并与A\D模数转换器件相连接，A\D模数转换器件通过多路分配与高速动静态相结合存储器相连；高速动静态相结合存储器通过多路选择与高速D\A数模转换器件相连，并将信号输出到上变频器上，由发射天线发出调制好的射频信号；大型现场可编程门阵列处理芯片与上变频器、下变频器、高速A\D模数转换器件、高速D\A数模转换器件、高速动静态相结合存储器相连并通过控制接口与上位机相连。

本发明中，所述现场可编程门阵列处理芯片包括控制器和本振，控制器与控制接口连接。高速A\D模数转换器件和高速D\A数模转换器件时钟最大达到2.5GHz，采样精度位数也达到了10bit。

一种基于FPGA可编程控制的数字射频存储器的信号处理方法，其特征在于该方法步骤如下：

1）射频输入信号经过下变频器处理，经过两路相互正交的信号分路，将一路信号分离成相互正交的两路模拟信号；

2）两路模拟信号分别经低通滤波器滤除杂波分量后，高速A\D模数转换器件分别对两个信号进行A\D采样并存储进高速存储器中；由现场可编程门阵列处理芯片对两个信号进行相关性调制存储；

3）调制完成后，再经由高速D\A数模转换器件进行数模转换，经低通滤波后，再经上变频器转换为高频率的射频信号发射出去。

本发明中，由上变频器接收雷达射频入射信号，并与A\D模数转换器件相连接，同时后面相连着高速动静态存储器件（RAM）。高速存储器件与D\A数模转换器件相连并将信号输出到后面的上变频器件上由发射天线发出调制好的射频信号。大型现场可编程门阵列处理芯片（FPGA）与整个过程中的每个器件相连并由自定义I\O口与上位机相连，控制整个过程的运行处理。

本发明为正交双通道结构。因此双支路在现场可编程门阵列的控制下，实现了定制方式多通道。通过对数据的移位处理，实现了距离延时、高精度的特点。

由于正交双通道DRFM结构对各支路的采样器件要求较高。采样器件的性能直接决定了本发明的高速处理和运行速度。相比较传统的ADC、DAC采样和恢复器件，本发明采用的ADC采样器件时钟最大可以达到2.5GHz，采样精度位数也达到了10bit。而单独使用时，可以达到在3.6GHz的时钟下，采样精度位数12bit。同理于ADC采样器件，DAC恢复器件的精度位数也已经达到了14bit。

本发明解决了上述所提到的目前国内数字射频存储器件在采样位数较低、采样速率较小方面的难题。

同时，对于支路的控制使得双通道具有很高的一致性，也很好的解决了上述提到的会有杂波产生的问题。

现场可编程门阵列处理芯片包括控制器和本振，控制器与控制接口连接。核心控制器件FPGA加入了控制接口，可以满足不同的参数需求进行编程控制；支持多种串口，又加入了独特的板卡设计，用户可以根据需求自行选择工作模式，凸显其通用性；同时FPGA自带多片存储器，可以提高其存储速率。

相比于现有技术，本发明具有以下优点：

1、瞬时带宽(IBW)：大小由ADC采样率决定，正交双通道DRFM结构的系统瞬时带宽是单通道一倍。 本发明采用定制方式实现多通道，瞬时带宽大于1GHz。

2、工作宽度(OBW)：能够接收和处理的信号频率范围定义为工作宽度。

3、读写延时 ：指威胁信号输入到重构信号输出所用最小时间，反映DRFM系统的对实时信号的处理能力。本发明经过对器件优化，延时控制在了几时纳秒内。

4、采样率：决定了处理信号的最大宽度。本本发明采样率从500M~4G可选，独特的板卡设计可以可以自行选择采样率。

5、相干性。即真实回波信号与重构信号间能够达到的相干程度。本发明采用了先进的相位校正技术来补偿，提高了信号相干性。

本发明加入了对集成化元器件的多位利用、重复使用以降低成本、降低功耗、减小体积；多元器件空位集成处理，很好的解决了散热问题；加入了独特的板卡设计用于方便用户选择适当的采样率；对于接口若干种通用接口以满足不同用户不同干扰机的需求。

附图说明：

图1是本发明中的结构示意图。

图2是本发明中正交双通道工作实现方式示意图。

具体实施方式：

一种基于FPGA可编程控制的数字射频存储器，包括均集成在相应电路板上的上变频器10、下变频器2、高速A\D模数转换器件3、高速D\A数模转换器件9、现场可编程门阵列处理芯片12、高速动静态相结合存储器5和控制接口（外接自定义I\O口）13，上变频器接收雷达射频入射信号，并与A\D模数转换器件相连接，A\D模数转换器件通过多路分配4与高速动静态相结合存储器相连；高速动静态相结合存储器通过多路选择8与高速D\A数模转换器件相连，并将信号输出到上变频器上，由发射天线发出调制好的射频信号；大型现场可编程门阵列处理芯片12与上变频器、下变频器、高速A\D模数转换器件、高速D\A数模转换器件、高速动静态相结合存储器相连并通过控制接口13与上位机相连。

数字射频存储器是利用数字化存储和采样化的原理，处理输入的射频信号RF1。雷达经接收天线接收到的入射信号频率过大大超过了可采样处理的信号频率范围，所以在FPGA控制器的控制下先经过下变频器2处理，进而由控制器控制高速模数转换器ADC3进行信号转换成数字量。而这一过程经控制器和本振的处理后将会得到中频信号，并被采样后按需求在控制器控制下存储到动静态结合的高速存储器5中，紧接着会经过现场可编程门阵列进行适当的相关性处理调制后，再由控制器控制传给高速数模器件DAC8进行信号恢复，再经上变频器10转换为高频率的射频信号RF11继续发射出去。在此过程中，现场可编程门阵列处理芯片可以通过外接自定义I\O口，连接PC机进行自定义控制。而FPGA控制器的全程参与控制信号调制，大大提高了其调制精度、采样精度。

工作实现方式：图2是本发明中正交双通道工作实现方式示意图。射频输入信号RF1经过两路相互正交的信号分路15，将一路信号分离成相互正交的两路模拟信号。经低通滤波器16滤除杂波分量后分别对两个信号进行A\D3采样并存储进高速存储器5中，由FPGA12控制进行相关性调制存储。调制完成后，再经由高速数模转换器件D\A9进行数模转换经低通滤波再上变频发射出去。

Claims (4)

1.一种基于FPGA可编程控制的数字射频存储器，其特征在于：该数字射频存储器包括均集成在相应电路板上的上变频器（10）、下变频器（2）、高速A\D模数转换器件（3）、高速D\A数模转换器件（9）、现场可编程门阵列处理芯片（12）、高速动静态相结合存储器（5）和控制接口（13），上变频器（2）接收雷达射频入射信号，并与A\D模数转换器件（3）相连接，A\D模数转换器件（3）通过多路分配（4）与高速动静态相结合存储器（5）相连；高速动静态相结合存储器（5）通过多路选择（8）与高速D\A数模转换器件（9）相连，并将信号输出到上变频器（10）上，由发射天线发出调制好的射频信号；大型现场可编程门阵列处理芯片（12）与上变频器（10）、下变频器（2）、高速A\D模数转换器件（3）、高速D\A数模转换器件（9）、高速动静态相结合存储器（5）相连并通过控制接口（13）与上位机相连。

2.根据权利要求1所述的基于FPGA可编程控制的数字射频存储器，其特征在于：所述现场可编程门阵列处理芯片（12）包括控制器（6）和本振（7），控制器（6）与控制接口（13）连接。

3.根据权利要求1所述的基于FPGA可编程控制的数字射频存储器，其特征在于：高速A\D模数转换器件（3）和高速D\A数模转换器件（9）时钟最大达到2.5GHz，采样精度位数也达到了10bit。

4.一种权利要求1所述基于FPGA可编程控制的数字射频存储器的信号处理方法，其特征在于该方法步骤如下：

1）射频输入信号经过下变频器处理，经过两路相互正交的信号分路，将一路信号分离成相互正交的两路模拟信号；

2）两路模拟信号分别经低通滤波器滤除杂波分量后，高速A\D模数转换器件分别对两个信号进行A\D采样并存储进高速存储器中；由现场可编程门阵列处理芯片对两个信号进行相关性调制存储；

3）调制完成后，再经由高速D\A数模转换器件进行数模转换，经低通滤波后，再经上变频器转换为高频率的射频信号发射出去。