CN109218238B - 一种基于希尔伯特变换的实信号多普勒频移方法 - Google Patents
一种基于希尔伯特变换的实信号多普勒频移方法 Download PDFInfo
- Publication number
- CN109218238B CN109218238B CN201811214879.4A CN201811214879A CN109218238B CN 109218238 B CN109218238 B CN 109218238B CN 201811214879 A CN201811214879 A CN 201811214879A CN 109218238 B CN109218238 B CN 109218238B
- Authority
- CN
- China
- Prior art keywords
- signal
- doppler frequency
- frequency shift
- digital signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明公开了一种基于希尔伯特变换的实信号多普勒频移方法,先利用ADC采集输入的实信号,再将采集到的数字信号一分为二,一路进行希尔伯特滤波器滤波处理,另一路进行延时处理,从而得到两路正交信号,然后利用DDS Compiler IP核分别产生多普勒频偏信号,并进行三角运算,得到多普勒频移后的数字信号,最后再通过数模转换后,得到实现了多普勒频移的模拟信号。
Description
技术领域
本发明属于信号处理技术领域,更为具体地讲,涉及一种基于希尔伯特变换的实信号多普勒频移方法。
背景技术
当波源和接收物体间存在径向相对移动时,接收波的频率将会发生变化。波源移向接收物体时接收波频率变高,而波源背离接收物体时接收频率变低,发射波与接收波的频率差就是运动物体的多普勒频移。雷达就是利用多普勒频移获得目标的移动速度,以此来区分移动目标和静止目标或者杂波。
如图1所示,假设目标以速度v向雷达方向移动,当微波雷达发射的电磁波频率为f1时,被测目标接收到的电磁波频率f0和雷达接收到的反射波频率f2都会发生变化,经过计算可以得到雷达的发射波和接收波频率的关系;
其中,c为光速。
多普勒频移定义的就是发射和接收频率的差值,即:
设计中需要模拟雷达目标的移动,就需要对输入的信号进行多普勒频移处理。现有的多普勒频移处理方法分为数字和模拟两种。一种基于倍频和混频方式的模拟处理方法在上下变频都经过了两级混频,并在上变频的第二级混频中加入多普勒频偏值,然后通过上下变频对倍频数的对消来实现多普勒频移。此方法能够实现小于1Hz精度,0~20kHz的多普勒频移。但是通过模拟的方法实现会导致设计复杂度和成本的提高,并且此方法仅能实现正向的多普勒频移,在实际场所的应用会大大受限。数字的处理方法主要是将输入信号经过I/Q正交解调并分别采样后产生解析信号,经过数学运算实现多普勒数字调制,然后通过DAC输出正交模拟I、Q信号,最后进行正交调制和上变频,这是一种最为常用的多普勒频移的实现方法。还有一种基于正交混频的数字下变频法,将ADC采样得到的实信号与数字控制振荡器(NCO)产生的本地正弦/余弦载频信号相乘,然后经过低通滤波器得到多普勒频移信号。还有文献提出了一种基于直接数字合成技术的多普勒频率模拟方法,此方法通过将中频信号经过分频及倍频作为DDS的参考时钟,然后控制DDS的频率控制字来产生需要的多普勒频移信号。但是由于DDS的相位截断效应、正弦查找表有限字长效应等会使得输出信号杂散谱线复杂并且难以消除,而且此方法仅能够实现对中频信号的多普勒频移,并不能覆盖较高的射频频段。
发明内容
本发明的目的在于克服现有技术的不足,提供一种基于希尔伯特变换的实信号多普勒频移方法,在不经过I/Q解调下直接对实信号进行多普勒频移,大大地降低了设计的成本和复杂度。
为实现上述发明目的,本发明一种基于希尔伯特变换的实信号多普勒频移方法,其特征在于,包括以下步骤:
(1)、利用ADC采集输入的实信号
设输入的实信号x(t)为频率为f0的标准余弦信号,经过采样率为fs的ADC采样后转化为数字信号x(n);
(2)、数字信号预处理
将数字信号x(n)输入至FPGA并分为两路并行数字信号x1(n)、x2(n),将x1(n)经过希尔伯特滤波器滤波处理后,得到信号频率保持不变,但相位滞后90°的数字信号并且存在K/fs的延时,K为常数;将x2(n)输入至延时模块,经过K/fs延时处理后,得到数字信号
(3)、利用DDS Compiler IP核同时产生正交的多普勒频偏信号ΔI(n)、ΔQ(n);
(5)、将经过频移后的数字信号y(n)进行DAC的数模转换,DAC的采样率与ADC保持一致,从而产生出相对于x(t)实现了Δf的多普勒频移,且存在K/fs延时的模拟信号y(t);
本发明的发明目的是这样实现的:
本发明一种基于希尔伯特变换的实信号多普勒频移方法,先利用ADC采集输入的实信号,再将采集到的数字信号一分为二,一路进行希尔伯特滤波器滤波处理,另一路进行延时处理,从而得到两路正交信号,然后利用DDS Compiler IP核分别产生多普勒频偏信号,并进行三角运算,得到多普勒频移后的数字信号,最后再通过数模转换后,得到实现了多普勒频移的模拟信号。
同时,本发明一种基于希尔伯特变换的实信号多普勒频移方法还具有以下有益效果:
(1)、不同于对于复信号的多普勒频移需要正交的IQ信号,不需要使用正交解调、调制芯片以及本振芯片;本发明提出的实信号的多普勒频移方法直接将实信号进行多普勒频移,并且完成频移后可以直接输出,不用进行正交调制,同时也就免去了本振的使用,这大大节约了成本以及板卡面积的占用;
(2)、不经过I/Q解调的实信号不存在正交误差,不需要经过繁琐的不需要进行I/Q校正。
(3)、本发明仅需要使用一片ADC与一片DAC,对实信号直接采集,输出也直接通过DAC进行合成;而复信号的多普勒频移需要对两路正交信号同时采集,频移后也为正交的两路信号,都需要经过DAC合成;
(4)、复信号的多普勒频移在计算时需要针对I、Q两路信号,计算更为复杂,使用的资源也更多;本发明方法运用纯数字的手段实现在FPGA中,不仅体积小,FPGA内部DSP48IP核的使用减少一半,没有增加额外的硬件开销,而且具有更大的灵活性和可重构特性;
(5)、解决了实信号多普勒频移的实现难题,突破了现有解调和调制芯片频率范围的不足,实现了宽带信号收发模块多普勒频移功能的全频段覆盖。
附图说明
图1是雷达测速原理图;
图2本发明基于希尔伯特变换的实信号多普勒频移方法流程图;
图3是希尔伯特滤波器的频率响应图;
图4是希尔伯特滤波器实现结构原理图;
图5是双口RAM结构示意图;
图6是延时模块控制延时原理图;
图7是DDS Compiler参数配置接口图;
图8是DDS Compiler输出数据结构图;
图9是是实信号数据处理原理图;
图10是FPGA信号处理流程图;
图11是FPGA实现总体逻辑框图;
图12是复信号数据处理原理图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述,以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是,在以下的描述中,当已知功能和设计的详细描述也许会淡化本发明的主要内容时,这些描述在这里将被忽略。
实施例
图2本发明基于希尔伯特变换的实信号多普勒频移方法流程图。
在本实施例中,如图2所示,本发明一种基于希尔伯特变换的实信号多普勒频移方法,包括以下步骤:
S1、利用ADC采集输入的实信号
设输入的实信号x(t)为频率为f0的标准余弦信号,经过采样率为fs的ADC采样后转化为数字信号x(n);
S2、数字信号预处理
将数字信号x(n)输入至FPGA并分为两路并行数字信号x1(n)、x2(n),将x1(n)经过希尔伯特滤波器滤波处理后,得到信号频率保持不变,但相位滞后90°的数字信号x1(n),并且存在K/fs的延时,K由希尔伯特滤波器系数长度决定,假设采用系数长度为M(M为奇数)的希尔伯特数字滤波器,K可以表示为:
将x2(n)输入至延时模块,经过K/fs延时处理后,得到数字信号x2(n);
在本实施例中,希尔伯特滤波器采用基于抽头延迟线结构的实现,理想的希尔伯特滤波器的冲激响应hd(n)为:
需要将其加入线性相位约束,并且加窗(ω(n))截断延时后转化为可用的因果有限冲激响应h(n),设计中为了保持希尔伯特滤波器的0点,采用奇数长度的系数:
其中,0≤n≤M-1,M为希尔伯特滤波器的系数长度。
将x1(n)经过希尔伯特滤波器滤波处理后,得到:
在经过希尔伯特滤波器后,信号频率保持不变,但相位滞后90°,并且存在K/fs的延时;
在本实施例中,希尔伯特滤波器的设计采用MATLAB中的FDATOOL,频率响应如图3所示,水平坐标为关于采样率的归一化频率,采样率fs为1GHz。
完成滤波器的设计后,将系数导出为XILINX FPGA可使用的定点数,通过设置数据宽度和浮点数位数可以将浮点数转化为FPGA可识别的十六进制数。
希尔伯特滤波器的设计采用的基于抽头延迟线结构的实现方法,由于希尔滤波器的系数在奇数位为0,并且具有负对称性,假设希尔伯特滤波器长度M为11,设计中采用图4所示的结构实现,相比抽头延迟线结构,可以节约(M-1)/2个乘法器。
由于信号经过希尔伯特滤波器后存在延时,为了保持两路信号的相位正交,需要对另一路信号经过与希尔伯特滤波器相同的延时模块,如图5所示,在FPGA中采用简易双口RAM对数据缓存,并通过控制读写使能的时间差来控制延时,如图6所示,从而可以得到延时后的数字信号x2(n),经过相同的延时后,两路信号相同,相位严格正交
S3、利用DDS Compiler IP核同时产生正交的多普勒频偏信号ΔI(n)、ΔQ(n);
在本实施例中,通过IP核留给用户的64bit参数配置接口可灵活控制频率控制字以及DDS Compiler IP核的初相,即可实现不同频率的数字信号输出,其中,如图7所示,低30位为频率控制字,32~61位为初始相位控制字。
通过设置频率控制字和相位控制字来调节输出的频率,并且需要与x1(n)、x2(n)保持相位相同,在输出数据波形格式上,本设计用的DDS Compiler IP核可同时输出频率可变的标准正弦和余弦信号,其中输出数据的位宽设置为用户可配置,一般与采样分辨率相同,假设采样时分辨率为14bit。则数据输出格式如图8所示,分别为高16位和低16位的最后14位有效,分别作为ΔI(n)、ΔQ(n)。
在本实施例中,FPGA中含有丰富的DSP数据处理资源,结合DSP48Macro IP核可以实现复杂的数学运算,具体实现如图9所示。
S5、将经过频移后的数字信号y(n)进行DAC的数模转换,DAC的采样率与ADC保持一致,从而产生出相对于x(t)实现了Δf的多普勒频移,且存在K/fs延时的模拟信号y(t);
实例
设计一款基于PXIe总线,工作频率范围为65MHz-3GHz,瞬时带宽为800MHz的宽带信号收发模块。该模块采用零差式射频收发方案,基带部分采用ADCs+FPGA+DACs为核心的硬件架构,结构上具有3槽、3U板卡的尺寸。现有市场上能够实现800MHz瞬时带宽的I/Q调制、解调器都无法覆盖设计要求的65MHz~3GHz的输入频率范围。设计采用Linear公司的高带宽I/Q解调器LTC5586,其可接收的中频信号和本振信号频率范围为300MHz-6GHz,输出I/Q信号1dB带宽达1GHz。对于65MHz~300MHz的宽带中频信号的接收需要则不能采用上述方案,必须分路处理。市场上也提供了能够接收300MHz以下信号的直接转换(I/Q)下变频器。若300MHz以下也采用解调芯片,由于后端还需要加入低通滤波器,会大大增加设计的复杂度和成本。同时,设计采用标准3U板卡结构,板卡面积的限制也导致无法使用4片调制解调芯片来实现宽带信号的接收和发送。
考虑到上述因素,设计中采用分频段的处理方法,宽带信号的接收在300MHz~3GHz采用正交解调芯片,65MHz~300MHz直接通过ADC采样。宽带信号的发送在300MHz~3GHz采用正交调制芯片,65MHz~300MHz直接使用DAC产生输出。在300MHz~3GHz经过正交解调产生了I、Q正交信号,可以直接采用通用的对复信号的多普勒频移方法,即对正交解调后的I、Q正交信号通过数学运算实现多普勒频移。65MHz~300MHz信号采用本发明提出的基于希尔伯特变换的多普勒频移方法实现。经过实验验证,此模块能够在65MHz-3GHz工作频率范围内实现-400Hz~400Hz,步长2Hz,误差±2Hz的多普勒频移指标。
FPGA信号处理流程如图10所示。FPGA接收到ADC采样并通过JESD204B接口传送过来的串行数据后,首先对其进行串并转换以及数据解映射。若为300MHz~3GHz频段,则直接将两片ADC接收到的I/Q信号经过I/Q校正保证相位严格对齐后送入数据处理模块进行数学运算完成多普勒频移,然后将得到的I'、Q'信号处理后通过JESD204B接口发送到两片DAC进行数模转换。若为65MHz~300MHz频段,需要采用实信号的多普勒频移方法。将第一片ADC接收到的实信号S0分为两路,一路通过一个希尔伯特滤波器得到S,另一路通过一个延时模块得到S',然后送入数据处理模块完成数学计算实现实信号的多普勒频移,最后将结果发送到一片DAC中。
FPGA实现总体逻辑框图如图11所示。DDS主动发送模块用于产生多普勒频偏信号序列ΔI(n)、ΔQ(n)。采用Hilbert滤波器实现65MHz~300MHz实信号的解析信号的构造。对于300MHz~3GHz的信号经过了零中频正交解调,实现时由于正交本振信号的幅度和相位的不平衡以及直流偏置等因素带来无用边带以及本振信号泄漏的问题,需要进行I/Q校正。实信号与复信号的多普勒频移都在数据处理模块通过数学运算实现。数据存储控制模块负责高速数据的存储、读取等控制。上位机软件控制模块通过PCIe接口与零槽控制器通信,完成对整个系统的控制。
多普勒频移模块通过数学运算实现对输入信号的频偏。对于300MHz~3GHz的信号,经过正交校正后产生I(n)、Q(n)序列需要完成多普勒频移产生如3.1中的I'(n)、Q'(n),就需要对输入序列与DDS产生的多普勒频偏序列ΔI(n)、ΔQ(n)进行乘法以及加减运算。由于本设计所选用的FPGA内部具有丰富的DSP数据处理资源,结合DSP48Macro IP核可实现复杂的数学运算。运算流程如图12所示。
对于65MHz~300MHz的信号经过希尔伯特滤波器后产生了正交的序列S'、S需要完成多普勒频移产生频移后的数字信号D,与复信号的处理方式类似,也采用FPGA中的DSP48Macro IP核实现,具体处理流程如9所示。
尽管上面对本发明说明性的具体实施方式进行了描述,以便于本技术领域的技术人员理解本发明,但应该清楚,本发明不限于具体实施方式的范围,对本技术领域的普通技术人员来讲,只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内,这些变化是显而易见的,一切利用本发明构思的发明创造均在保护之列。
Claims (3)
1.一种基于希尔伯特变换的实信号多普勒频移方法,其特征在于,包括以下步骤:
(1)、利用ADC采集输入的实信号
设输入的实信号x(t)为频率为f0的标准余弦信号,经过采样率为fs的ADC采样后转化为数字信号x(n);
(2)、数字信号预处理
将数字信号x(n)输入至FPGA并分为两路并行数字信号x1(n)、x2(n),将x1(n)经过希尔伯特滤波器滤波处理后,得到信号频率保持不变,但相位滞后90°的数字信号并且存在K/fs的延时;将x2(n)输入至延时模块,经过K/fs延时处理后,得到数字信号
(3)、利用DDS Compiler IP核同时产生正交的多普勒频偏信号ΔI(n)、ΔQ(n);
(5)、将经过频移后的数字信号y(n)进行DAC的数模转换,DAC的采样率与ADC保持一致,从而产生出相对于x(t)实现了Δf的多普勒频移,且存在K/fs延时的模拟信号y(t);
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811214879.4A CN109218238B (zh) | 2018-10-18 | 2018-10-18 | 一种基于希尔伯特变换的实信号多普勒频移方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811214879.4A CN109218238B (zh) | 2018-10-18 | 2018-10-18 | 一种基于希尔伯特变换的实信号多普勒频移方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109218238A CN109218238A (zh) | 2019-01-15 |
CN109218238B true CN109218238B (zh) | 2020-12-01 |
Family
ID=64980670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811214879.4A Active CN109218238B (zh) | 2018-10-18 | 2018-10-18 | 一种基于希尔伯特变换的实信号多普勒频移方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109218238B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114118431A (zh) * | 2021-11-12 | 2022-03-01 | 中国科学院物理研究所 | 超导量子计算中单通道的外差解模方法及其系统 |
CN114324959B (zh) * | 2021-12-03 | 2024-06-11 | 中国船舶重工集团公司七五0试验场 | 一种基于fpga和arm的复相关法测频方法及系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102393520A (zh) * | 2011-09-26 | 2012-03-28 | 哈尔滨工程大学 | 基于目标回波多普勒特性的声纳运动目标成像方法 |
CN103176163A (zh) * | 2013-03-04 | 2013-06-26 | 西北工业大学 | 基于相位模型的舰船线谱噪声源位置识别方法 |
CN103957064A (zh) * | 2014-04-23 | 2014-07-30 | 哈尔滨工程大学 | 用于短波信道模拟的方法、装置和处理器 |
CN104122537A (zh) * | 2014-08-08 | 2014-10-29 | 广州航新航空科技股份有限公司 | 多普勒频移模拟器以及多普勒频移模拟的方法 |
-
2018
- 2018-10-18 CN CN201811214879.4A patent/CN109218238B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102393520A (zh) * | 2011-09-26 | 2012-03-28 | 哈尔滨工程大学 | 基于目标回波多普勒特性的声纳运动目标成像方法 |
CN103176163A (zh) * | 2013-03-04 | 2013-06-26 | 西北工业大学 | 基于相位模型的舰船线谱噪声源位置识别方法 |
CN103957064A (zh) * | 2014-04-23 | 2014-07-30 | 哈尔滨工程大学 | 用于短波信道模拟的方法、装置和处理器 |
CN104122537A (zh) * | 2014-08-08 | 2014-10-29 | 广州航新航空科技股份有限公司 | 多普勒频移模拟器以及多普勒频移模拟的方法 |
Non-Patent Citations (3)
Title |
---|
A Hilbert-Transform-Based Method to Estimate and Correct Timing Error in Time-Interleaved ADCs;Li Wang,Lianping Guo,Jun Jiang,Duyu Qiu;《J Electron Test (2015)》;20150429;全文 * |
Estiamtion and Correction of Mismatch Errors in Time-Interleaved ADCs;Zhigang Wang,Lianping Guo,Shulin Tian,Tao Liu;《J Electron Test (2014)》;20140907;全文 * |
Weighted average frequency algorithm for Hilbert–Huang spectrum and its application to micro-Doppler estimation;J. Niu Y.Liu W.Jiang X.Li G.Kuang;《IET Radar, Sonar and Navigation》;20120415;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN109218238A (zh) | 2019-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108092929B (zh) | 一种用于太赫兹通信的同步方法 | |
CN109459733B (zh) | 基于调相方式的防撞雷达目标速度模拟装置、系统及方法 | |
CN107462876B (zh) | 一种雷达回波信号模拟器 | |
CN108089179B (zh) | 实现单通道多频点同时收发的超宽带雷达系统及方法 | |
CN108427102B (zh) | 一种雷达基带杂波生成装置及方法 | |
CN107168098B (zh) | 一种电子对抗仿真系统 | |
US20080159370A1 (en) | Alternative Method For Equalizing DDS Generated Waveforms | |
CN108183878B (zh) | 一种用于太赫兹通信的位定时同步实现方法 | |
CN109218238B (zh) | 一种基于希尔伯特变换的实信号多普勒频移方法 | |
CN110488228B (zh) | 线性调频信号生成方法、装置及存储介质 | |
CN101707473A (zh) | 一种GHz超宽带数字下变频方法 | |
CN108667483A (zh) | 一种用于宽带信号的收发装置 | |
CN105553495A (zh) | 一种毫米波接收机扩频接收20GHz以上频段信号的方法 | |
CN115372907A (zh) | 一种基于iq调制的线性调频实现方法及系统 | |
CN105915481B (zh) | 多路高速宽带信号模拟相位调制方法 | |
EP3098964B1 (en) | Signal frequency conversion circuit and signal frequency conversion method | |
KR20180058896A (ko) | 에스디알-엠알에스피 프로세서 처리 장치 | |
Wang et al. | Design and FPGA implementation of digital pulse compression for HF chirp radar based on modified orthogonal transformation | |
CN115276674B (zh) | 基于fpga多通道的频域数字下变频实时处理方法及系统 | |
JP6079825B2 (ja) | 送受信装置及び送受信方法 | |
Sun et al. | An improved DRFM system based on digital channelized receiver | |
CN107479035B (zh) | 一种基于fpga和dac的宽带线性调频信号实时产生方法 | |
CN106501779B (zh) | 一种基于sca的软件化lpi雷达信号产生方法 | |
Agarwal et al. | FPGA implementation of digital down converter using CORDIC algorithm | |
CN114928410B (zh) | 涡旋微波量子超窄带通信相位同步装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |