CN103957064A - 用于短波信道模拟的方法、装置和处理器 - Google Patents

Abstract

一种用于短波信道模拟的装置，包括一个主控模块、至少一个第二运算模块，和，一个第三运算模块；所述主控模块用于计算短波信道中的多径数量，并给每个所述第二运算模块分配部分多径；每个所述第二运算模块用于计算多径中各径的时延时间和增益，并根据所述第三运算模块提供的各径的多普勒扩展参数完成多普勒扩展和频移计算；所述第三运算模块用于给每个所述第二运算模块中的各径提供多普勒扩展参数。本发明还公开一种用于短波信道模拟的方法和微处理器。

Description

用于短波信道模拟的方法、装置和处理器

技术领域

本发明属于信道模拟技术领域，尤其涉及一种用于模拟短波信道的方法、装置和处理器。

背景技术

目前，短波信道模拟器主要以单核数字信号处理器(DSP，Digital SignalProcessor)或现场可编程门阵列(FPGA，Field－Programmable Gate Array)作为核心处理模块。但随着通信技术的发展，现有的窄带短波信道模拟器已经不能满足通信系统对带宽的需求，而且随着通信系统带宽的增加，所需要处理的数据量也增多。因此需要选择宽带短波信道模拟器的理论模型并提高核心处理模块的运算速率。

发明内容

有鉴于此，本发明的一个目的是提出一种用于短波信道模拟的装置。

为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

在一些说明性实施例中，所述用于短波信道模拟的装置包括一个主控模块、至少一个第二运算模块，和，一个第三运算模块；所述主控模块用于计算短波信道中的多径数量，并给每个所述第二运算模块分配部分多径；每个所述第二运算模块用于计算多径中各径的时延时间和增益，并根据所述第三运算模块提供的各径的多普勒扩展参数完成多普勒扩展和频移计算；所述第三运算模块用于给每个所述第二运算模块中的各径提供多普勒扩展参数。

本发明的另一个目的是提出一种微处理器。

在一些说明性实施例中，所述微处理器包括存储模块，还包括一个主控模块、至少一个第二运算模块，和，一个第三运算模块；所述主控模块用于根据所述存储模块中保存的参数计算短波信道中的多径数量，并给每个所述第二运算模块分配部分多径；每个所述第二运算模块用于计算多径中各径的时延时间和增益，对输入的信号做希尔伯特变换，并根据所述第三运算模块提供的各径的多普勒扩展参数完成多普勒扩展和频移计算；所述第三运算模块用于给每个所述第二运算模块中的各径提供多普勒扩展参数；所述主控模块还用于将所有的所述第二运算模块中的多径信号相加，然后加入衰落系数及高斯白噪声得到的模拟输出信号，并将所述模拟输出信号保存在所述存储模块中等待输出。

本发明的另一个目的是提出一种用于短波信道模拟的方法。

在一些说明性实施例中，所述用于短波信道模拟的方法包括：计算短波信道中的多径数量；计算各径的时延时间和增益；对输入信号进行希尔伯特变换；根据各径的多普勒扩展参数完成多普勒扩展和频移计算；将所有的多径信号相加，并加入衰落系数及高斯白噪声，得到模拟输出信号。

上述实施例中，基于多核处理器的宽带短波信道模拟器，根据宽带短波信道模型理论，解决了短波信道模拟器对带宽的需求。多核DSP作为高速数字信号处理器，能够满足短波信道模拟器对处理速率的要求。

为了上述以及相关的目的，一个或多个实施例包括后面将详细说明并在权利要求中特别指出的特征。下面的说明以及附图详细说明某些示例性方面，并且其指示的仅仅是各个实施例的原则可以利用的各种方式中的一些方式。其它的益处和新颖性特征将随着下面的详细说明结合附图考虑而变得明显，所公开的实施例是要包括所有这些方面以及它们的等同。

说明书附图

图1是用于短波信道模拟装置的实施例示意图；

图2是用于短波信道模拟算法的实施例流程图；

图3是短波信道模拟装置的应用实例示意图；

图4是多核DSP核间中断控制的应用实例示意图。

具体实施方式

为使本发明的目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

为了解决短波信道模拟器带宽和处理速率的需求，本文提出在多核DSP上实现宽带短波信道模拟器。多核DSP能够有效的提高数据处理速率，而宽带短波信道模型能够满足通信系统的带宽需求。

图1是用于短波信道模拟装置的结构示意图。该装置包括一个主控模块11、至少一个第二运算模块12，和一个第三运算模块13。其中，主控模块11用于计算短波信道中的多径数量，并给每个第二运算模块12分配部分多径。每个第二运算模块12用于计算多径中各径的时延时间和增益，并根据第三运算模块13提供的各径的多普勒扩展参数完成多普勒扩展和频移计算。第三运算模块13用于给每个第二运算模块12中的各径提供多普勒扩展参数。

在一些实施例中，每个第二运算模块12还用于对输入的信号作希尔伯特变换。

在一些实施例中，主控模块11还用于将所有的第二运算模块12中的多径信号相加，并加入衰落系数及高斯白噪声，得到模拟输出信号。

其中第二运算模块12的数量，可以根据具体实际情况而定。在一些优选的实施例中，可以设置两个第二运算模块12。

本领域技术人员可以知道，将多径分配给第二运算模块12的方式有很多，具体的分配策略可以根据实际需求而定。在一些优选的实施例中，可以将将多径均分给每个第二运算模块12，以均衡各第二运算模块12的任务处理量。

当有两个第二运算模块12时，在一些优选的实施例中，可以将多径进行编号，将奇数编号的径分配给一个第二运算模块12，将偶数编号的径分配给另一个第二运算模块12。

在一些实施例中，主控模块11和各第二运算模块12以及第三运算模块13之间，通过中断方式进行通信；第三运算模块13和各第二运算模块12之间也通过中断方式进行通信。

在一些实施例中，本文还提供了一种微处理器，该微处理器包括存储模块，还包括一个主控模块、至少一个第二运算模块，和一个第三运算模块。其中，主控模块用于根据所述存储模块中保存的参数计算短波信道中的多径数量，并给每个第二运算模块分配部分多径。每个第二运算模块用于计算多径中各径的时延时间和增益，并根据所述第三运算模块提供的各径的多普勒扩展参数完成多普勒扩展和频移计算。第三运算模块用于给每个第二运算模块中的各径提供多普勒扩展参数。

其中，所述微处理器可以是多核DSP，也可以是现场可编程门阵列FPGA，也可以是复杂可编程逻辑器件(CPLD，Complex Programmable LogicDevice)，也可以是专用集成电路(ASIC，Application Specific IntegratedCircuit)，也可以是高级精简指令集(ARM，Advanced RISC Machines)处理器或其它具有存储和运算功能的微处理器。

下面给出一些应用实例，以进一步说明本文提出的技术细节。

在一些应用实例中，依据宽带短波信道模型理论，采用四核DSP实现短波信道模拟器算法。其中，DSP中的四个核分为一个主控核(主控核0)及三个运算核(运算核1、运算核2和运算核3)，核间通信采用核间中断方式实现。首先，用户配置短波信道模拟器的相关参数，并通过上位机将参数存储到DSP中的动态随机存储器中。主控核0从动态随机存储器中读取参数，计算出短波信道模拟器中的多径数目，并对所有多径进行编号，然后将模拟多径的任务中的编号为奇数的多径分配给运算核1，将编号为偶数的多径分配给运算核2。运算核1与运算核2负责计算多径中各径的时延时间和增益，并将信号作希尔伯特变换以便实现后续的多普勒频移频扩。运算核3负责多普勒频率扩展算法的实现，因多径中各径间相互独立，所以每条径的多普勒扩展参数不同。运算核3轮流给运算核1与运算核2提供多普勒扩展参数。运算核1与运算核2接收到各自多普勒扩展参数后，完成多普勒扩展，然后进行多普勒频移算法的实现。最后，由主控核0将运算核1与运算核2中的多径信号相加，并加入大尺度衰落系数及高斯白噪声，得到经过短波信道模拟器的输出信号。

图1示出了一个短波信道模拟算法的实例流程图。依据宽带短波信道模型理论，信道模拟器首先需要用户提供输入信号的相关参数，根据用户提供的参数，计算出输入短波信号在信道中产生多径的数目，然后由多径的数目计算出各径的时延时间，再根据各径的时延时间确定各径的增益。

对输入信号进行希尔伯特变换，使输入的实信号变为复信号。在多普勒频率扩展算法中，采用有色高斯随机过程与信号进行复数乘法的方法来实现。其中有色高斯随机过程采用正弦波叠加法。多普勒频率扩展采用信号与复数因子相乘来实现。

短波信道模拟器将大尺度衰落作为一个衰落系数，用户通过获取外场测试的相关数据资料，然后将该场景下的传输损耗利用MATLAB计算出来，将计算结果作为信道参数配置中的一项，加到短波信道模拟器中。高斯白噪声与信号进行相加，来模拟信道中的噪声干扰。

图2示出了一个短波信道模拟装置的实施例示意图。基于多核DSP的宽带短波信道模拟器，首先由用户在上位机中的参数配置模块中，对输入信号及相关参数进行配置，然后由上位机将配置参数存储到DSP的动态随机存储器中。DSP主控核0从动态随机存储器中读取配置参数，计算出该输入信号在短波信道中产生多径的数目，然后将多径进行编号，主控核0将奇数编号的径分配给运算核1，将偶数编号的径分配给运算核2。运算核1与运算核2，计算各径的时延时间和增益，并对输入信号进行希尔伯特变换。运算核3负责短波信道模拟器中的多普勒扩展算法，运算核3将第1条多径的参数计算完成后，交给运算核1，然后计算第2条多径的参数并交给运算核2，依次循环，将奇数编号的多径参数交给运算核1，将偶数编号的多径参数交给运算核2。运算核1与运算核2各自在完成一条多径的多普勒频率扩展后，继续完成多普勒频率移动算法。然后等待运算核3提供的下一路多径参数。如此，运算核1、运算核2与运算核3处于并行状态，能够较快的完成短波信道模拟器中的多普勒频移频扩。运算核1与运算核2完成所有多径的多普勒频移频扩后，将信号传输给主控核0，主控核0负责将两个运算核输出的两路信号相加，并乘以大尺度衰落系数，再加入高斯白噪声。主控核0最终将得到的输出信号存储到动态随机存储器中，等待输出。

图3示出了多核DSP核间中断控制的实施例示意图。在四核DSP中，采用一个核作为主控核0，其余三个核作为运算核(运算核1、运算核2与运算核3)。主控核0负责处理用户为宽带短波信道模拟器配置的参数，并将多径进行编号分配给运算核1与运算核2。当运算核计算结束后，主控核接管程序，完成模拟器的大尺度衰落和高斯白噪声模块，并将输出信号存储到动态随机存储器中，等待输出。运算核1与运算核2负责宽带短波信道模拟器中的多径时延和多普勒频率移动模块。运算核3负责多普勒频率扩展模块。主控核0通过写中断寄存器的相应位来触发运算核的中断，令运算核进行计算。运算核3通过触发核间中断控制将多普勒频率扩展的参数传输给运算核1与运算核2。

核间通信(IPC)通过核间中断方式来实现。首先需要配置中断向量表，启动CPU中断功能。以下方式进行设置：

(1)控制状态寄存器(CSR)中的全局中断使能位置为1，全局中断使能；

(2)中断使能寄存器(IER)中的NMIE位置为1，可屏蔽中断使能；

(3)中断使能寄存器(IER)将要映射的可屏蔽中断的相应位置1；

(4)选择事件作为中断源，映射事件到指定的物理中断号。中断发生后，将中断标志寄存器(IFR)的相应位置1。

当中断发生时，由事先配置好的中断向量表跳入中断服务程序(ISR)，完成核间通信。

虽然上述实施例中是以DSP为例进行的说明，但本领域技术人员完全可以看出，在其它微处理器中，也可以实现各实施例所述的装置或方法。所述其它微处理器包括但不限于CPLD、ARM处理器或其它ASIC。

本领域技术人员还应当理解，结合本文的实施例描述的各种说明性的逻辑框、模块、电路和算法步骤均可以实现成电子硬件、计算机软件或其组合。为了清楚地说明硬件和软件之间的可交换性，上面对各种说明性的部件、框、模块、电路和步骤均围绕其功能进行了一般地描述。至于这种功能是实现成硬件还是实现成软件，取决于特定的应用和对整个系统所施加的设计约束条件。熟练的技术人员可以针对每个特定应用，以变通的方式实现所描述的功能，但是，这种实现决策不应解释为背离本文公开的保护范围。

Claims (10)

1.一种用于短波信道模拟的装置，其特征在于，包括一个主控模块、至少一个第二运算模块，和，一个第三运算模块；

所述主控模块用于计算短波信道中的多径数量，并给每个所述第二运算模块分配部分多径；

每个所述第二运算模块用于计算多径中各径的时延时间和增益，并根据所述第三运算模块提供的各径的多普勒扩展参数完成多普勒扩展和频移计算；

所述第三运算模块用于给每个所述第二运算模块中的各径提供多普勒扩展参数。

2.如权利要求1所述的装置，其特征在于，每个所述第二运算模块还用于对输入的信号作希尔伯特变换。

3.如权利要求1所述的装置，其特征在于，所述主控模块还用于将所有的所述第二运算模块中的多径信号相加，并加入衰落系数及高斯白噪声，得到模拟输出信号。

4.如权利要求1、2或3所述的装置，其特征在于，具有两个第二运算模块。

5.如权利要求4所述的装置，其特征在于，所述主控模块将多径均分给所述两个第二运算模块。

6.如权利要求5所述的装置，其特征在于，所述主控模块还用于为多径编号，并将奇数编号的径分配给一个第二运算模块，将偶数编号的径分配给另一个第二运算模块。

7.如权利要求1、2或3所述的装置，其特征在于，所述主控模块、至少一个第二运算模块和第三运算模块之间，通过中断方式进行通信。

8.一种处理器，包括存储模块，其特征在于，还包括一个主控模块、至少一个第二运算模块，和，一个第三运算模块；

所述主控模块用于根据所述存储模块中保存的参数计算短波信道中的多径数量，并给每个所述第二运算模块分配部分多径；

每个所述第二运算模块用于计算多径中各径的时延时间和增益，对输入的信号做希尔伯特变换，并根据所述第三运算模块提供的各径的多普勒扩展参数完成多普勒扩展和频移计算；

所述第三运算模块用于给每个所述第二运算模块中的各径提供多普勒扩展参数；

所述主控模块还用于将所有的所述第二运算模块中的多径信号相加，然后加入衰落系数及高斯白噪声得到的模拟输出信号，并将所述模拟输出信号保存在所述存储模块中等待输出。

9.如权利要求8所述的处理器，其特征在于，所述处理器是数字信号处理器DSP、现场可编程门阵列FPGA、复杂可编程逻辑器件CPLD、专用集成电路ASIC或ARM处理器。

10.一种用于短波信道模拟的方法，其特征在于，包括：

计算短波信道中的多径数量；

计算各径的时延时间和增益；

对输入信号进行希尔伯特变换；

根据各径的多普勒扩展参数完成多普勒扩展和频移计算；

将所有的多径信号相加，并加入衰落系数及高斯白噪声，得到模拟输出信号。