CN115276674B - 基于fpga多通道的频域数字下变频实时处理方法及系统 - Google Patents

基于fpga多通道的频域数字下变频实时处理方法及系统 Download PDF

Info

Publication number
CN115276674B
CN115276674B CN202110482741.8A CN202110482741A CN115276674B CN 115276674 B CN115276674 B CN 115276674B CN 202110482741 A CN202110482741 A CN 202110482741A CN 115276674 B CN115276674 B CN 115276674B
Authority
CN
China
Prior art keywords
data
phase signal
fpga
digital
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110482741.8A
Other languages
English (en)
Other versions
CN115276674A (zh
Inventor
聂宪波
柯晓东
叶永杰
彭勃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 36 Research Institute
Original Assignee
CETC 36 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 36 Research Institute filed Critical CETC 36 Research Institute
Priority to CN202110482741.8A priority Critical patent/CN115276674B/zh
Publication of CN115276674A publication Critical patent/CN115276674A/zh
Application granted granted Critical
Publication of CN115276674B publication Critical patent/CN115276674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0096—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges where a full band is frequency converted into another full band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明涉及一种基于FPGA多通道的频域数字下变频实时处理方法及系统，属于信号处理技术领域，解决了现有技术中数字下变频信号处理计算量大和实时处理能力差的问题。方法包括：接收多通道的模拟中频信号，并将每一通道模拟中频信号转换为并行多相数据结构的数字中频信号；FPGA对接收的多通道数字中频信号进行多相降相，得到多通道单相信号数据；按照设定的抽取倍数对每一通道单相信号数据进行抗混叠抽取，得到降速的单相信号数据；将每一通道降速的单相信号数据变换到频域进行滤波处理，滤波后变换到时域，将滤波后的时域单相信号数据进行频谱搬移，得到数字下变频后的零中频基带信号。

Description

基于FPGA多通道的频域数字下变频实时处理方法及系统
技术领域
本发明涉及信号处理技术领域，尤其涉及一种基于FPGA多通道的频域数字下变频实时处理方法及系统。
背景技术
随着电子信息技术和软件无线电的发展，数字信号处理技术得到了越来越广泛的应用，信号处理系统中的数据量也随之增加，对信号处理带宽的要求越来越高。数字下变频(Digital Down Converter，DDC)为将模拟中频信号经过模数转换器采样后的数字中频信号搬移至零中频的技术，已经成为对高频、高带宽信号处理和传输的重要环节。
数字下变频技术通常采用数控振荡器(Nu-merical Control Oscillator，NCO)、乘法器和低通滤波器(Low Pass Filter，LPF)实现。数字下变频技术需要在时域设计低通滤波器完成对零中频信号的筛选，但是在滤波器过渡带太窄的应用场景中，滤波器陡峭截止特性使得滤波器阶数陡增，导致计算量增大，实时处理能力差，延时长，而滤波器过渡带为零更是无法实现。
因此，现有的数字下变频存在信号处理计算量大和实时处理能力差的问题。
发明内容
鉴于上述的分析，本发明实施例旨在提供一种基于FPGA多通道的频域数字下变频实时处理方法及系统，用以解决现有数字下变频信号处理计算量大和实时处理能力差的问题。
一方面，本发明实施例提供了一种基于FPGA多通道频域数字下变频实时处理方法，包括以下步骤：
接收多通道的模拟中频信号，并将每一通道模拟中频信号转换为并行多相数据结构的数字中频信号；
FPGA对接收的多通道数字中频信号进行多相降相，得到多通道单相信号数据；
按照设定的抽取倍数对每一通道单相信号数据进行抗混叠抽取，得到降速的单相信号数据；
将每一通道降速的单相信号数据变换到频域进行滤波处理，滤波后变换到时域，将滤波后的时域单相信号数据进行频谱搬移，得到数字下变频后的零中频基带信号。
进一步地，所述将每一通道降速的单相信号数据变换到频域进行滤波处理，滤波后变换到时域，具体为：
将降速的单相信号数据进行傅里叶变换，得到频域的单相信号数据；
将频域的单相信号数据根据基带带宽进行理想低通滤波，将滤波后的数据进行逆傅里叶变换得到时域单相信号数据。
进一步地，将滤波后的时域单相信号数据进行频谱搬移，得到数字下变频后的零中频基带信号，具体为：
判断设置的载频频率是否超过频率阈值，若超过频率阈值，则根据ROM查找表产生本地振荡；否则使用数字频率合成产生本地振荡；
根据产生的本地振荡将时域单相信号数据频谱搬移到零中频，得到零中频基带信号；其中，零中频基带信号包括同相信号和正交信号。
进一步地，所述频率阈值fth为：
式中，fclk表示FPGA的时钟频率，N表示相位宽度，K表示频率控制字。
进一步地，经过数字下变频得到的每一通道的零中频基带信号，用于进行基带数字信号处理分析；或者，通过将各通道的零中频信号整合，进行整合信号频谱或时域能量的数据分析。
进一步地，通过多片FPGA接收数字中频信号，每一FPGA将接收的多通道数字中频信号进行多相降相得到多通道的单相信号数据。
进一步地，在对多通道的单相信号数据进行降速之后，进行数字下变频之前，还包括对多片FPGA上的多通道的单相信号数据进行数据共享和数据同步；
其中，数据共享将多片FPGA上的数据进行数据互传共享，使每一FPGA获得相同的多通道单相信号数据；数据同步对多片FPGA进行数据共享的数据时序同步。
进一步地，所述数据同步对多片FPGA进行数据共享的数据时序同步，具体为：
多片FPGA接收管控机发送的秒脉冲信号，多片FPGA检测到秒脉冲信号的下降沿后，管控向多片FPGA发送执行数字下变频指令；
当多片FPGA内的FIFO缓存共享数据同时为非空时，多片FPGA数据共享的数据时序同步。
另一方面，本发明实施例提供了一种基于FPGA多通道的频域数字下变频实时处理系统，包括模数转换模块和多片FPGA，其中，每一FPGA上包括多相降相模块、多速率处理模块和数字下变频模块，具体的：
所述模数转换模块，用于接收多通道的模拟中频信号，并将接收的每一通道模拟中频信号转换为并行多相数据结构的数字中频信号；
所述多相降相模块，用于对该FPGA接收的多通道数字中频信号进行多相降相，得到多通道单相信号数据；
所述多速率处理模块，用于按照设定的抽取倍数对每一通道单相信号数据进行抗混叠抽取，得到降速的单相信号数据；
所述数字下变频模块，用于将每一通道降速的单相信号数据变换到频域进行滤波处理，滤波后变换到时域，将滤波后的时域单相信号数据进行频谱搬移，得到数字下变频后的零中频基带信号。
进一步地，每一FPGA上还包括数字共享同步模块，设置在多速率处理模块之后，数字下变频模块之前，用于将多片FPGA上的数据进行数据互传共享，使每一FPGA获得相同的多通道单相信号数据；并对多片FPGA进行数据共享的数据时序同步。
与现有技术相比，本发明至少可实现如下有益效果之一：
1、通过将模拟中频信号转换为并行多相数据结构的数字中频信号，降低系统时钟的主频，保证采样率不变，使得FPGA能够处理高采样率的信号；
2、通过对每一通道中多相数据进行降相，得到多通道的单相数据，减小FPGA工作主频时钟，降低时序压力；
3、通过对每一通道单相信号数据进行抗混叠抽取，进一步降低数据的速率，减小系统的处理带宽；
4、通过在数字下变频中在频域进行滤波，再在时域进行频谱搬移，不需要再进行滤波就可以得到零中频基带信号，降低了信号处理的计算量、实时处理能力更好，应用在信号实时分析中，具有更好的效果。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明实施例1提供的基于FPGA多通道的频域数字下变频实时处理方法的流程图；
图2为本发明实施例1提供的基于FPGA多通道的频域数字下变频实时处理方法的流程框图；
图3为本发明实施例1提供的基于FPGA多通道的频域数字下变频实时处理方法中数字下变频的流程框图；
图4为本发明实施例1中接收的模拟中频信号；
图5为本发明实施例1中数字下变频后的同相信号；
图6为本发明实施例1中数字下变频后的正交信号。
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。
实施例1
本发明的一个具体实施例，公开了一种基于FPGA多通道频域数字下变频实时处理方法，通过对模拟中频信号进行多相降相、多速率处理以及数字下变频，得到零中频系带信号，流程图如图1所示，具体包括以下步骤：
S01、接收多通道的模拟中频信号，并将每一通道模拟中频信号转换为并行多相数据结构的数字中频信号。
其中，模拟中频信号是无线电接收机将收发智能天线接收的无线电射频信号进行模拟下变频得到的。
具体地，通过模数转换器接收模拟中频信号，将高采样率的数据转换为并行的多相数据结构，降低系统时钟的主频，保证采样率不变，使得在高采样率的情况下，FPGA的主时钟能够支持。优选地，数模转换器采用Xilinx厂商提供的JESD204b功能核。
具体地，FPGA连接多通道模数转换器，根据带通采样原理将采集模拟中频信号转换为数字中频信号。优选地，FPGA连接四通道模数转换器。
S02、FPGA对接收的多通道数字中频信号进行多相降相，得到多通道单相信号数据。可以理解的，通过对每通道的数字中频信号进行多相降相，能够减小FPGA工作主频时钟，降低FPGA时序压力。
S03、按照设定的抽取倍数对每一通道单相信号数据进行抗混叠抽取，得到降速的单相信号数据。可以理解的，通过将单相信号数据进行抗混叠抽取，能够进一步降低数据的速率，减小系统的处理带宽。
具体地，每一通道单相信号数据进行抽取前，根据抽取后的信号带宽小于抽取前采样率除以抽取倍数一半的原则设计抗混叠滤波，避免单相信号数据在抽取过程中出现数据混叠。
具体地，可通过管控机动态配置信号数据的抽取倍数，实现信号速率变化，可以根据不同功能需要设计最小的数据速率，节省处理资源，更加灵活，适应性更强。更具体地，每一通道可设置不同的抽取倍数，满足不同的数据速率需求。
S04、将每一通道降速的单相信号数据变换到频域进行滤波处理，滤波后变换到时域，将滤波后的时域单相信号数据进行频谱搬移，得到数字下变频后的零中频基带信号。
实施时，如图3所示，所述将每一通道降速的单相信号数据变换到频域进行滤波处理，滤波后变换到时域，具体为：
将降速的单相信号数据进行傅里叶变换，得到频域的单相信号数据；
将频域的单相信号数据根据基带带宽进行理想低通滤波，将滤波后的数据进行逆傅里叶变换得到时域单相信号数据。
具体地，在频域中基于基带带宽设定矩形函数，即在基带带宽范围内设定矩形函数的数值为1，其余设定的为0，将频域中的单相信号数据与设定的矩形函数进行点乘，得到滤波后的单相信号数据，即去除带外信号的单相信号数据。
应该理解的是，通过在频域进行理想的低通滤波，能够将带外频谱信号直接置零筛选出正频谱，从而使得频谱搬移后的信号不需要在进行滤波就可以得到零中频基带信号，能够避免滤波器过渡带窄而使得计算量陡增，实时处理差的问题。
具体地，单相信号数据在频域进行理想低通滤波时，FPGA设计流水线模式，将频域快速傅里叶变换点数的前半部分数据直接进行逆傅里叶变换，快速傅里叶变换点数的后半部分数据的实部和虚部用零填充，得到逆傅里叶变换的时域单相信号数据，FPGA实现流水线处理，节省FPGA片上存储资源。
实施时，将滤波后的时域单相信号数据进行频谱搬移，得到数字下变频后的零中频基带信号，具体为：
判断设置的载频频率是否超过频率阈值，若超过频率阈值，则根据ROM查找表产生本地振荡；否则使用数字频率合成产生本地振荡；具体地，管控机可以通过频率控制字动态配置载频频率，实现带宽内信号的零中频搬移。具体地，数字频率合成是通过大量的数字信号处理和计算机操作实现时域中频率的合成，是通过实时计算得到正弦波或余弦波的本地振荡，对于需要产生高频载波的本地振荡，有一定的局限性。
根据产生的本地振荡将时域单相信号数据频谱搬移到零中频，得到零中频基带信号；其中，零中频基带信号包括同相信号和正交信号。具体的，时域单相信号数据与本地振荡的正弦波相乘得到正交信号，时域单相信号数据与本地振荡的余弦波相乘得到同相信号。如图4所示的数模转换器采集的信号，在载频为1GHz时，数字下变频得到的同相信号和正交信号如图5和图6所示。
可以理解的，单相信号数据经过频域滤波后，在时域进行频谱搬移，逻辑更简单，计算量小，并且在搬移后不需要在进行滤波，就可得到零中频基带信号，能够更加快速的实现数字下变频，延时小。
具体地，所述频率阈值fth为：
式中，fclk表示FPGA的时钟频率，N表示相位宽度，K表示频率控制字。更具体地，相位宽度由FPGA设置。
实施时，经过数字下变频得到的每一通道的零中频基带信号，用于进行基带数字信号处理分析，比如多通道信号调制样式识别、码速估计等；或者，通过将各通道的零中频信号整合，进行整合信号频谱或时域能量的数据分析，比如目标检测和识别等功能。
具体地，通过高速串行数据传输协议，将数据下变频得到的基带信号传输到管控机进行信号分析处理，可以进行多通道信号调制样式识别、码速估计以及目标检测和识别的功能。
实施时，通过多片FPGA接收数字中频信号，每一FPGA将接收的多通道数字中频信号进行多相降相得到多通道的单相信号数据。可以理解的，通过多通道采集和多片FPGA并行处理，增强了处理带宽和实时处理能力。
示例性地，如图2所示，本实施例中采用两片FPGA，每一FPGA上设置有四通道数模转换器，模数转换器前端采样率为1.6G，采样线性调频信号，将采集的数据转换为八相数据结构，两片FPGA同时并行处理，每通道200M采样率，将每通道八相信号数据降相为单相信号数据，得到八通道单相信号数据。
实施时，在对多通道的单相信号数据进行降速之后，进行数字下变频之前，还包括对多片FPGA上的多通道的单相信号数据进行数据共享和数据同步。
具体地，数据共享将多片FPGA上的数据进行数据互传共享，使每一FPGA获得相同的多通道单相信号数据；数据同步对多片FPGA进行数据共享的数据时序同步。
更具体地，数据共享时，多片FPGA间使用交互协议Aurora，最多支持8X GTH高速管脚，最大单相数据传输速率为40Gbps，能够适配不同处理带宽。
更具体地，所述数据同步对多片FPGA进行数据共享的数据时序同步，具体为：
多片FPGA接收管控机发送的秒脉冲信号，多片FPGA检测到秒脉冲信号的下降沿后，管控向多片FPGA发送执行数字下变频指令；
当多片FPGA内的FIFO缓存共享数据同时为非空时，多片FPGA数据共享的数据时序同步，其中，FIFO的存储深度根据FPGA之间的传输协议的数据传输延时设置。
可以理解的，多片FPGA之间数据共享时数据交互存在延时，管控机发送进行数字下变频任务指令的时间也不完全相同，本实施例中，通过管控机发送秒脉冲信号和任务指令后，根据多片FPGA上数据缓存FIFO同时为非空，实现数据的同步，即在FIFO为非空时，去掉了两片FPGA上传输的耗时，通过硬线信号和软指令逻辑实现了严格的数据同步。
与现有技术相比，本实施例提供的基于FPGA多通道频域数字下变频实时处理方法，通过将模拟中频信号转换为并行多相数据结构的数字中频信号，降低系统时钟的主频，保证采样率不变；通过对每一通道中多相数据进行降相，得到多通道的单相数据，减小FPGA工作主频时钟，降低时序压力；通过对每一通道单相信号数据进行抗混叠抽取，降低数据的速率，减小系统的处理带宽；通过在数字下变频中在频域进行滤波，再在时域进行频谱搬移，不需要再进行滤波就可以得到零中频基带信号，降低了信号处理的计算量、实时处理能力更好，本实施例提供的方法更方便信号处理、编码、存储和传输，适用于数字通信、图像处理和雷达通信侦查等多功能的应用场景。
实施例2
本发明的一个具体实施例2，公开了一种基于FPGA多通道的频域数字下变频实时处理系统，包括模数转换模块和多片FPGA，其中，每一FPGA上包括多相降相模块、多速率处理模块和数字下变频模块，具体的：
所述模数转换模块，用于接收多通道的模拟中频信号，并将接收的每一通道模拟中频信号转换为并行多相数据结构的数字中频信号。
所述多相降相模块，用于对该FPGA接收的多通道数字中频信号进行多相降相，得到多通道单相信号数据。
所述多速率处理模块，用于按照设定的抽取倍数对每一通道单相信号数据进行抗混叠抽取，得到降速的单相信号数据。
所述数字下变频模块，用于将每一通道降速的单相信号数据变换到频域进行滤波处理，滤波后变换到时域，将滤波后的时域单相信号数据进行频谱搬移，得到数字下变频后的零中频基带信号。
实施时，每一FPGA上还包括数字共享同步模块，设置在多速率处理模块之后，数字下变频模块之前，用于将多片FPGA上的数据进行数据互传共享，使每一FPGA获得相同的多通道单相信号数据；并对多片FPGA进行数据共享的数据时序同步。
具体地，系统还设有RapidIO拓展接口，用于将数字下变频数据传输到管控机进行信号处理，方便后续功能的拓展。
需要说明的是，本实施例与实施例1相关之处可相互借鉴，此处为重复描述。如本实施例2数字下变频模块中频域滤波，可选择实施例1中的频域滤波的内容；本实施例2中频谱搬移的方式，选择实施例1的具体方式。
由于本系统实施例与上述方法实施例原理相同，所以本系统也具有上述方法实施例相应的技术效果。
本领域技术人员可以理解，实现上述实施例方法的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于计算机可读存储介质中。其中，所述计算机可读存储介质为磁盘、光盘、只读存储记忆体或随机存储记忆体等。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种基于FPGA多通道频域数字下变频实时处理方法，其特征在于，包括以下步骤：
接收多通道的模拟中频信号，并将每一通道模拟中频信号转换为并行多相数据结构的数字中频信号；
FPGA对接收的多通道数字中频信号进行多相降相，得到多通道单相信号数据；
按照设定的抽取倍数对每一通道单相信号数据进行抗混叠抽取，得到降速的单相信号数据；
将每一通道降速的单相信号数据变换到频域进行滤波处理，滤波后变换到时域，将滤波后的时域单相信号数据进行频谱搬移，得到数字下变频后的零中频基带信号。
2.根据权利要求1所述的基于FPGA多通道频域数字下变频实时处理方法，其特征在于，所述将每一通道降速的单相信号数据变换到频域进行滤波处理，滤波后变换到时域，具体为：
将降速的单相信号数据进行傅里叶变换，得到频域的单相信号数据；
将频域的单相信号数据根据基带带宽进行理想低通滤波，将滤波后的数据进行逆傅里叶变换得到时域单相信号数据。
3.根据权利要求1所述的基于FPGA多通道频域数字下变频实时处理方法，其特征在于，将滤波后的时域单相信号数据进行频谱搬移，得到数字下变频后的零中频基带信号，具体为：
判断设置的载频频率是否超过频率阈值，若超过频率阈值，则根据ROM查找表产生本地振荡；否则使用数字频率合成产生本地振荡；
根据产生的本地振荡将时域单相信号数据频谱搬移到零中频，得到零中频基带信号；其中，零中频基带信号包括同相信号和正交信号。
4.根据权利要求3所述的基于FPGA多通道频域数字下变频实时处理方法，其特征在于，所述频率阈值fth为：
式中，fclk表示FPGA的时钟频率，N表示相位宽度，K表示频率控制字。
5.根据权利要求1所述的基于FPGA多通道频域数字下变频实时处理方法，其特征在于，经过数字下变频得到的每一通道的零中频基带信号，用于进行基带数字信号处理分析；或者，通过将各通道的零中频信号整合，进行整合信号频谱或时域能量的数据分析。
6.根据权利要求1所述的基于FPGA多通道频域数字下变频实时处理方法，其特征在于，通过多片FPGA接收数字中频信号，每一FPGA将接收的多通道数字中频信号进行多相降相得到多通道的单相信号数据。
7.根据权利要求6所述的基于FPGA多通道频域数字下变频实时处理方法，其特征在于，在对多通道的单相信号数据进行降速之后，进行数字下变频之前，还包括对多片FPGA上的多通道的单相信号数据进行数据共享和数据同步；
其中，数据共享将多片FPGA上的数据进行数据互传共享，使每一FPGA获得相同的多通道单相信号数据；数据同步对多片FPGA进行数据共享的数据时序同步。
8.根据权利要求7所述的基于FPGA多通道频域数字下变频实时处理方法，其特征在于，所述数据同步对多片FPGA进行数据共享的数据时序同步，具体为：
多片FPGA接收管控机发送的秒脉冲信号，多片FPGA检测到秒脉冲信号的下降沿后，管控机向多片FPGA发送执行数字下变频指令；
当多片FPGA内的FIFO缓存共享数据同时为非空时，多片FPGA数据共享的数据时序同步。
9.一种基于FPGA多通道的频域数字下变频实时处理系统，其特征在于，包括模数转换模块和多片FPGA，其中，每一FPGA上包括多相降相模块、多速率处理模块和数字下变频模块，具体的：
所述模数转换模块，用于接收多通道的模拟中频信号，并将接收的每一通道模拟中频信号转换为并行多相数据结构的数字中频信号；
所述多相降相模块，用于对该FPGA接收的多通道数字中频信号进行多相降相，得到多通道单相信号数据；
所述多速率处理模块，用于按照设定的抽取倍数对每一通道单相信号数据进行抗混叠抽取，得到降速的单相信号数据；
所述数字下变频模块，用于将每一通道降速的单相信号数据变换到频域进行滤波处理，滤波后变换到时域，将滤波后的时域单相信号数据进行频谱搬移，得到数字下变频后的零中频基带信号。
10.根据权利要求9所述的基于FPGA多通道的频域数字下变频实时处理系统，其特征在于，每一FPGA上还包括数字共享同步模块，设置在多速率处理模块之后，数字下变频模块之前，用于将多片FPGA上的数据进行数据互传共享，使每一FPGA获得相同的多通道单相信号数据；并对多片FPGA进行数据共享的数据时序同步。
CN202110482741.8A 2021-04-30 2021-04-30 基于fpga多通道的频域数字下变频实时处理方法及系统 Active CN115276674B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110482741.8A CN115276674B (zh) 2021-04-30 2021-04-30 基于fpga多通道的频域数字下变频实时处理方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110482741.8A CN115276674B (zh) 2021-04-30 2021-04-30 基于fpga多通道的频域数字下变频实时处理方法及系统

Publications (2)

Publication Number Publication Date
CN115276674A CN115276674A (zh) 2022-11-01
CN115276674B true CN115276674B (zh) 2023-07-18

Family

ID=83745184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110482741.8A Active CN115276674B (zh) 2021-04-30 2021-04-30 基于fpga多通道的频域数字下变频实时处理方法及系统

Country Status (1)

Country Link
CN (1) CN115276674B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1117686A (zh) * 1994-01-05 1996-02-28 三星电子株式会社 具有用于被埋入tv信号的数字信号的∑-δ模拟/数字转换的接收机
CN104218959A (zh) * 2014-09-30 2014-12-17 中国电子科技集团公司第三十六研究所 无模拟变频射频数字化发射机的设计方法及发射机
CN104967491A (zh) * 2015-07-02 2015-10-07 北京理工大学 多通道幅相测试系统信号接收处理方法
WO2016012382A1 (en) * 2014-07-22 2016-01-28 Deutsches Zentrum Fuer Luft- Und Raumfahrt E.V. Method for receiving a digital signal in a digital communication system
CN106842144A (zh) * 2015-12-03 2017-06-13 中国航空工业集团公司雷华电子技术研究所 并行多相结构数字脉压方法
CN111786690A (zh) * 2020-06-15 2020-10-16 中国电子科技集团公司第二十研究所 一种并行结构的数字下变频方法
CN111800091A (zh) * 2020-09-08 2020-10-20 深圳市鼎阳科技股份有限公司 一种数字下变频的实现方法及存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1117686A (zh) * 1994-01-05 1996-02-28 三星电子株式会社 具有用于被埋入tv信号的数字信号的∑-δ模拟/数字转换的接收机
WO2016012382A1 (en) * 2014-07-22 2016-01-28 Deutsches Zentrum Fuer Luft- Und Raumfahrt E.V. Method for receiving a digital signal in a digital communication system
CN104218959A (zh) * 2014-09-30 2014-12-17 中国电子科技集团公司第三十六研究所 无模拟变频射频数字化发射机的设计方法及发射机
CN104967491A (zh) * 2015-07-02 2015-10-07 北京理工大学 多通道幅相测试系统信号接收处理方法
CN106842144A (zh) * 2015-12-03 2017-06-13 中国航空工业集团公司雷华电子技术研究所 并行多相结构数字脉压方法
CN111786690A (zh) * 2020-06-15 2020-10-16 中国电子科技集团公司第二十研究所 一种并行结构的数字下变频方法
CN111800091A (zh) * 2020-09-08 2020-10-20 深圳市鼎阳科技股份有限公司 一种数字下变频的实现方法及存储介质

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Programming design of Digital- Down Converter Based on software radio;Bai Fengming et al.;《IEEE》;全文 *
宽带信号数字下变频技术的FPGA实现;李芾;《电子世界》;全文 *
并行数字下变频中的NCO实现研究;郭连平等;《仪器仪表学报》;全文 *

Also Published As

Publication number Publication date
CN115276674A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
CN108427102B (zh) 一种雷达基带杂波生成装置及方法
CN101610095B (zh) 一种基于fpga的超宽带射频数字接收机装置及其实现方法
KR101159887B1 (ko) 디지털 직접 변환 수신 장치 및 방법
Datta et al. FPGA implementation of high performance digital down converter for software defined radio
US7693237B2 (en) Systems and methods for synchronizing wireless communication systems
CN110943712A (zh) 数字下变频滤波系统
Wickert et al. Implementation of a real-time frequency-selective RF channel simulator using a hybrid DSP-FPGA architecture
CN203133273U (zh) 基于cpci总线的高频地波雷达数据采集和处理装置
CN106849950A (zh) 基于多速率并行采样的射频信号模数转换系统及方法
CN109782310A (zh) 一种BOC(n,n)调制信号快速捕获方法
US5828707A (en) Differential detecting apparatus for detecting phase difference of phase-modulated signal
US20060120497A1 (en) Method for resampling at transmission and reception of a digital signal with digital band translation
CN101395880A (zh) 用于产生正交采样时钟信号的方法和设备
CN102063075A (zh) 中频采集卡板载dsp实时数字信号处理系统
CN102035503A (zh) 滤波装置及级联积分梳状滤波器的滤波方法
CN115276674B (zh) 基于fpga多通道的频域数字下变频实时处理方法及系统
CN104320207B (zh) 一种矢量信号分析装置及方法
EP1388942B1 (en) Conversion circuit, tuner and demodulator
CN109474356B (zh) 宽带多通道信号能量检测系统及方法
EP3435550B1 (en) Digital up-converter and method therefor
Kim et al. An efficient GPU implementation of an arbitrary resampling polyphase channelizer
JP2010130185A (ja) サンプリングレート変換回路
JPH11251969A (ja) 周波数ホッピングスペクトラム拡散方式の受信装置
CN109218238B (zh) 一种基于希尔伯特变换的实信号多普勒频移方法
CN113890548A (zh) 用于信号上变频的装置及现场可编程门阵列

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant