CN102063075A

CN102063075A - 中频采集卡板载dsp实时数字信号处理系统

Info

Publication number: CN102063075A
Application number: CN 201010502353
Authority: CN
Inventors: 杨珣; 赵润茂
Original assignee: CHENGDU YIYAN TECHNOLOGY Co Ltd
Current assignee: CHENGDU YIYAN TECHNOLOGY Co Ltd
Priority date: 2010-10-11
Filing date: 2010-10-11
Publication date: 2011-05-18

Abstract

中频采集卡板载DSP实时数字信号处理系统，涉及通信和信息处理系统，具体涉及中频信号的数据采集、记录与实时分析系统。通过以下过程实现从模拟信号输入、A/D量化、FPGA实现DSP应用等功能：(一)采集待测的中频模拟信号；(二)FPGA实现DSP应用，完成信号分析处理；(三)高速数据存储。本发明是一款满足软件无线电应用需求的基于FPGA实现DSP应用的中频信号接收模块。该单元是软件无线电系统的核心部件，主要实现了对中频信号的测量、变频、存储和分析。可以完成AM、FM、SSB、CW、FSK、BPSK，QPSK信号的解调工作，以及通过软件定义的信号处理功能。

Description

中频采集卡板载DSP实时数字信号处理系统

技术领域

本发明涉及通信和信息处理系统，具体涉及中频信号的数据采集、记录与实时分析系统。

背景技术

对于基于欠采样原理，设计出足够高采样率的数据采集单元，对中频信号进行模数转化。

根据Nyquist原理，对于频率为fa的周期性波形，只有采样频率fa＞2*fa，才能保证源信号的信息不损失。若将其一个周期Ta的波形等分为n份(如下图所示)，第一次采样采到波形上第1点，经过K*Ta(K＝1，2……)时间后采到波形上的第2点，经过2*K*Ta时间后采到波形上第2点，以此类推，则此时采样频率为：

f_{a} = \frac{1}{(K * T_{a} + T_{a} / n)} = \frac{n}{(K * n + 1) * T_{a}} = \frac{n}{K * n + 1} f_{a}

显然fa＜2*fa，不满足采样定理的要求，但经过N+1次采样后，采回的波形恰相当于源波形一个周期内的前N+1个点，使得最后结果看起来是对一个周期采样了n个点，等效采样频率为f′a＝n*fa。在实际中，为获得较高的时间分辨率，n往往取为几百甚至几千，等效采样频率必然满足采样定理的要求。采用欠采样技术，可以完成对中频信号的完整采样。

完成了数据采样后，可以基于FPGA，实现了板载DSP应用。

DSP(Digital Signal Processing)技术在通信、图像增强处理、数据获取、雷达及视频处理等领域有着广泛的应用，而DSP算法的硬件实现也有着众多的选择。一般来讲，有3种途径：用于通用目的的可编程DSP芯片；用于特定目的的固定功能DSP芯片组和ASIC(Application Specific IntegratedCircuit)芯片；可以由用户编程的FPGA(Field Programmable Gate Array)芯片。目前，FPGA芯片起着越来越重要的作用，现在新生产出的FPGA芯片大约有50％被用于制造通信和网络设备(无线基站、路由器、交换机以及调制解调器等)的一个或几个部件。

FPGA做数字处理的特点是什么？对于普通的DSP，数字信号处理主要用一个单元，传统的DSP处理器是一个高性能的数字处理器，里面包括一个高性能的单元可以运行到几个GHz的速度，但是它仅仅是一个单元，当你做比较复杂的运算就可能来回循环几百次才可以做完这个运算，因此它的速度反而并不很快。FPGA是一个天生的并行处理结构，FPGA里包含了有几百个单元，例如Xilinx Virtex-5SXT是550MHz，但可以在一个单元之内迅速把这个复杂的运算一次完成，所以FPGA的性能实际上是远远高于传统的DSP。

图1可以看出，串行工作的DSP处理器，在执行效率上，与FPGA的差距。

逻辑的复用和合并需要新的外设和不同带宽总线实现的时候，这时用FPGA实现数字信号处理给工程师很大的灵活性，同时FPGA并行处理的能力强大，可帮助DSP做很多性能加速，以解决超负载的问题。

在高速数据采集分析系统中，数据流量很大，对信号处理的负载要求很高。因此，一些简单的信号处理可以交给个FPGA来实现。

根据令人信服的独立第三方benchmark表明：Altera的器件具有10x/美元的DSP性能。应用FPGA协处理器的系统架构可以减轻传统DSP的工作负载，并且有效执行复杂的数学计算算法，提升DSP系统级效能。比如，Altera的Cyclone III含有5K至120K逻辑单元(LE)，288个数字信号处理(DSP)乘法器，乘法器性能达到了260MHz，存储器达到4Mbits。对于量大的应用，Stratix II器件可以引脚完全兼容地移植到HardCopy II结构化ASIC，从而保证客户的设计功能没有任何改变。Altera的新一代结构化ASIC芯片，逻辑相当于多达220万ASIC门，DSP模块相当于额外的140万门，还有集成超过8Mbits的嵌入式存储器。

在本发明中，成功的实现了FPGA的DSP功能应用——无线电信号处理模块。通过这个模块，可以在用户可控制下，完成一些简单的数字信号处理功能。

发明内容

本发明的目的是提供一种中频采集卡板载DSP实时数字信号处理系统。

本发明是一款满足软件无线电应用需求的基于FPGA实现DSP应用的中频信号接收模块。该单元是软件无线电系统的核心部件，主要实现了对中频信号的测量、变频、存储和分析。可以完成AM、FM、SSB、CW、FSK、BPSK，QPSK信号的解调工作，以及通过软件定义的信号处理功能。

本发明的技术方案是：中频采集卡板载DSP实时数字信号处理系统，通过以下过程实现从模拟信号输入、A/D量化、FPGA实现DSP应用等功能：

(一)采集待测的中频模拟信号；

(二)FPGA实现DSP应用，完成信号分析处理；

(三)高速数据存储。

在第(一)步骤中，采集信号以最高采样率达250MSps，14bit分辨率进行数据采集。

在第(二)步骤中，基于FPGA实现板载DSP应用，包括DUC\DDC，AM、FM、SSB、CW、FSK、BPSK，QPSK信号的解调工作，以及通过软件定义的信号处理功能。

在第(三)步骤中应用DDR2芯片，实现高速海量数据存储。

本发明的系统具备软件无线电的典型特性：

可编程性——DDC模块可以程控决定相应的工作参数，如载波中心频率、滤波器阶数、255阶FIR滤波器系数、抽取因子、输出格式与方式的选择等。

模块化结构——采用PXI总线结构，具备良好的机械性能和电气性能。

可重构性——在主机端应用虚拟仪器设计思想，可非常方便的针对用户具体需求来实现设备功能、属性的重构。

分层性——测量、传输、分析，不同的功能又多个功能模块分别协同完成。

开放性——数据流可DMA至内存，或直接通过高速数字信号传输接口与其他应用模块相连，数据流格式，高速数字传输接口协议，都做到标准化、公开化。

高速数字化仪

参阅图3，中频接收模块提供了两路中频待测模拟信号的输入，两路信号以14BIT分辨率，最高采样率可达125Msps(每秒采集125M样点)进行数据采集。在单通道模式下，最高采样率高达250Msps。

DDC数字下变频的实现。HSPS0214B数字下变频器在软件无线电中具有结构开放、软件可编程及功能多样等特点，在军事及民用数字接收机中都有巨大的应用潜为，它可使接收机系统具有良好的灵活性及可扩展性。

为了满足两路高速采集数据的存储，我们选用了DDR2存储芯片作为存储介质。DDR2芯片有容量大、速度快、功耗低等特点。本模块最高存储速度高达512M字节/S。

该模块基于PXI平台工作。通过一片PXI专用接口芯片，实现了PXI总线协议标准。其中，设备通过PXI总线DMA到主机内存的速度可达40M字节/S，可以满足DDC数字下变频后的数据实时传输带宽要求。

基于FPGA的板载DSP实时信号处理技术

FPGA内部DSP(digital signal-processing)应用的实现。我们在FPGA内部设计了一个基础数字信号处理单元，用以在用户控制下，实现一些基本的数据分析功能。包括DUC\DDC，AM、FM、SSB、CW、FSK、BPSK，QPSK信号的解调工作，以及通过软件定义的信号处理功能。

附图说明

图1是本发明背景技术所述串行工作的DSP处理器与FPGA的差距比较图。

图2是本发明原理框图。

图3是中频接收模块的结构框图。

图4是实施例二所述通信领域的专用高速AD模块原理框图。

图5是实施例二所述通信领域的专用高速AD模块的工作时序图。

图6是DUC的架构示意图。

图7是DDC的架构如图。

具体实施方式

下面结合附图并用最佳的实施例对本发明作详细的说明。

实施例一

中频采集卡板载DSP实时数字信号处理系统，通过以下过程实现从模拟信号输入、A/D量化、FPGA实现DSP应用等功能：

(一)采集待测的中频模拟信号；

(二)FPGA实现DSP应用，完成信号分析处理；

(三)高速数据存储。

在第(三)步骤中应用DDR2芯片，实现高速海量数据存储。

实施例二

参阅图2，该模块实现了中频信号的调理、中频信号的采集、DDC数字下变频的应用、基带信号的存储、PXI总线接口的管理等功能。

待测的中频模拟信号进过前端调理之后，进入高速AD芯片。在FPGA的管理之下，AD芯片以已最高频率125MHz的采样率对中频信号进行量化。量化后的数字量进入FPGA。FPGA再将数据输出到DDC数字下变频单元。数字下变频单元将中频数据转变为基频数据，再送回FPGA。基频信号得到后，FPGA内部的基础数字信号处理单元是一个无线电信号处理模块，可以根据用户定义的算法，完成一些基础的数字信号处理工作，包括信号解调，FIR滤波等等。之后，FPGA根据用户选择，将中频数据或基频数据或基础数字信号处理的结果分别送至PXI主机内存、DDR2存储芯片和高速数字信号传输接口。如下如所示。

数据进入主机内存后，通过主机端的虚拟仪器软件，即可实时的进行用户定制的无线电信号处理分析。除此之外，高速数字信号传输接口可以将数据传输到后级的DSP模块，进行相应的处理。

在本发明中，我们成功的实现了两通道125Msps，单通道高达250Msps，14BIT分辨率的高速数据采集。

实现高速数据采集，除了合理选择高性能AD芯片，还需要解决以下技术难题。一是实现高速数据采集、存储的FPGA时序设计，二是高频模拟信号抗干扰问题。

参阅图4，本发明中，我们选用了一块通信领域的专用高速AD模块。其主要性能指标如下。

■最高采样率：125MHz

■分辨率：14bit

■信噪比：66dB

■动态范围：76dB

■信号输入带宽：300MHz

上述指标可以看出，此AD模块可以满足中频信号的采集。

参阅图5，上述模块工作的时序图。本发明中，采用了Altera的FPGA进行系统时序管理。我们在FPGA内制作了一个采集逻辑管理单元实现这一功能。当该管理单元在最高时钟频率下工作时，还需要对整个设计进行比较细致的时序约束，才能使各模块之间的延迟不至于引起传输数据错误。其中最关键的约束在于时钟周期的全局约束以及对各个输入输出引脚的延时进行约束。

基于DDR2芯片实现高速数据存储

DDR双倍数据传输模式相较于SDR(singledma rate)在不改变时钟信号前提下，可利用时钟的双沿(上升/下降沿)进行数据采集传输，从而获得接近于SDR两倍的数据传输率，所以DDR技术优势显而易见，既可以保持时钟信号不变及电路稳定性，又可较大幅度提高数据传输速率。

DDR2SDRAM简称DDR2是第二代双倍数据率同步动态随机存取存储器(Double-Data-Rate Two Synchronous Dynamic Random Access Memory)，是一种电脑存储器规格。它属于SDRAM家族的存储器产品，提供了相对于DDRSDRAM更高的运行效能与更低的电压，是DDR SDRAM(双倍数据率同步动态随机存取存储器)的后继者。

本发明中，采用了Altera的FPGA提供的CORE——DDR and DDR2SDRAMHigh-Performance Controller来完成对DDR2存储芯片的应用。

DSP实时信号处理技术的实现

DSP Builder是美国Altera公司推出的一个面向DSP开发的系统级工具，他作为Matlab的一个Simulink工具箱，使得用FPGA设计DSP系统完全通过Simulink的图形化界面进行建模、系统级仿真，设计模型可直接向VHDL硬件描述语言转换，并自动调用Quartus II等EDA设计软件，完成综合、网表生成以及器件适配乃至FPGA的配置下载，使得系统描述与硬件实现有机的融合为一体，充分体现了现代电子技术自动化开发的特点与优势。

Altera还提供了大量针对DSP应用的IP核，如FIR、FFT、NCO、Viterbi、Turbo、RS等等，以及针对3G应用的参考设计，比如DPD、CFR、DDC、DUC、QPSK、CPRI、OBSAI等等。

下面基于本发明中的FPGA实现DSP应用的技术，以DUC/DDC(数字上变频/数字下变频)为例，描述其设计过程。

参阅图6，以TD-SCDMA的DUC/DDC为例，基带频率1.28MHz，4天线9载波，60倍上变频，30倍下变频的情况下，DUC的架构所示。

首先4天线9载波，每个载波分IQ两路，一共4×9×2＝72个通道，这72个通道的数据先由duc_input_mux模块复合到一路上，输入到duc_rrc_filter上，做2倍内插以及根升余弦滤波，这是一个121阶的滤波器；输出结果分成4路，分别送到4个int5_filter(61阶)模块中，做5倍内插及补偿滤波；这4个滤波器的输出再被分成24路，送进int6_filter(41阶)模块中，做6倍内插及滤波；其结果进入混频模块mixer，与NCO产生的中频信号混频后作为最终结果输出。

参阅图7，DDC的架构如上图所示，对DDC而言，入口是4个天线下来的数据，经过混频器区分到不同频点上，再由抽取滤波器dec5_filter(41阶)做5倍抽取以及滤波；结果复合到3路上，由3个dec3_filter(61阶)做3倍抽取滤波；最后由ddc_rrc_filter(121阶)做两倍抽取以及滤波。

以上实施例是本发明较优选具体实施方式的一种，本领域技术人员在本技术方案范围内进行的通常变化和替换应包含在本发明的保护范围内。

Claims

1.中频采集卡板载DSP实时数字信号处理系统，其特征在于，通过以下过程实现从模拟信号输入、A/D量化、FPGA实现DSP应用等功能：

(一)采集待测的中频模拟信号；

(二)FPGA实现DSP应用，完成信号分析处理；

(三)高速数据存储。

2.如权利要求1所述的中频采集卡板载DSP实时数字信号处理系统，其特征在于，在第(一)步骤中，采集信号以最高采样率达250MSps，14bit分辨率进行数据采集。

3.如权利要求1所述的中频采集卡板载DSP实时数字信号处理系统，其特征在于，在第(二)步骤中，基于FPGA实现板载DSP应用，包括DUC或DDC，AM、FM、SSB、CW、FSK、BPSK或者QPSK信号的解调工作，以及通过软件定义的信号处理功能。

4.如权利要求1所述的中频采集卡板载DSP实时数字信号处理系统，其特征在于，在第(三)步骤中应用DDR2芯片，实现高速海量数据存储。