CN102751998A - 一种基于软件无线电接收机的数字中频模块 - Google Patents

Abstract

本发明公开了无线移动通信信号处理技术领域中的一种基于软件无线电接收机的数字中频模块。本发明包括模数转换器和数字下变频电路；数字下变频电路包括混频电路和抽取滤波电路；混频电路包括混频器和数控振荡器；模数转换器和混频器连接；混频器分别与数控振荡器和抽取滤波电路连接。本发明集成度高、可支持四种调制制式、节约成本、灵活性强。

Description

一种基于软件无线电接收机的数字中频模块

技术领域

本发明属于无线移动通信信号处理技术领域，尤其涉及一种基于软件无线电接收机的数字中频模块。

背景技术

软件无线电是近几年来提出的一种通信新技术，它突破了传统的无线电台以功能单一、可扩展性差的硬件为核心的设计局限性，强调以开放性的模块化、标准化的最简硬件为通信平台，采用数字信号处理技术，尽可能地用可升级、可重配置的应用软件来实现无线电功能，使得无线通信系统具有很好的通用性和灵活性，使系统的互联和升级非常方便。

软件无线电由发射机与接收机两部分组成，它们都是由射频(含天线)模块、中频模块以及信号处理单元三大部分组成。软件无线电的核心思想是A/D(D/A)靠近天线，射频模拟信号尽可能地直接进行数字化，将其变换为适合于数字信号处理器或者计算机处理的数据流，然后通过软件来完成各种功能，使其具有良好的可扩展性和应用环境适应性。

诚然，现在的科学技术还没有达到理想的软件无线电要求，这是由于采样水平、数字信号处理技术的限制。目前，信号处理单元已实现了数字化处理，而射频模块与中频模块仍然以模拟信号处理为主。所以，软件无线电首先面临的问题就是如何对工作频带内的模拟信号进行数字化，也就是如何对所感兴趣的模拟信号进行采样。模拟信号处理具有频率稳定性差、相位噪声大等难以解决的问题。随着模数转换(ADC)等芯片技术水平的不断提高，中频模块的数字化成为可能，开发灵活、通用的数字化中频模块已成为一种发展趋势。

发明内容

针对上述背景技术中提到现有无线电接收机的中频模块为模拟量，信号处理过程中存在频率稳定性差、相位噪声大等不足，本发明提出了一种基于软件无线电接收机的数字中频模块。

本发明的技术方案是，一种基于软件无线电接收机的数字中频模块，分别与射频模块和信号处理单元连接，构成软件无线电接收机和发送机，其特征是该数字中频模块包括模数转换器和数字下变频电路；所述数字下变频电路包括混频电路和抽取滤波电路；混频电路包括混频器和数控振荡器；

所述模数转换器和混频器连接；混频器分别与数控振荡器和抽取滤波电路连接；模数转换器用于接收射频模块的参考时钟信号和模拟中频信号；模数转换器将模拟中频信号转换为数字信号，混频器将数控振荡器产生的正交序列信号分别和该数字信号进行数字混频，并通过抽取滤波电路对数字混频后的数字信号进行抽取降速滤波处理，得到I路信号和Q路信号。

所述抽取滤波电路由设定数量的积分梳状滤波器和半带滤波器串联后的电路并联组成，用来滤除倍频分量和带外信号，对数据进行降速率抽取。

所述半带滤波器由EP3C40F484C8 FPGA芯片实现。

所述模数转换电路、混频电路和积分梳状滤波器选用AD6654芯片实现。

所述半带滤波器由EP3C40F484C8 FPGA芯片实现。

所述数字中频模块支持的调制制式包括TD-SCDMA、CDMA2000、WCDMA和GSM。

本发明与现有技术相比具有如下优点：

1.本发明可支持多种数字调制制式，为TD-SCDMA、CDMA2000、WCDMA、GSM等多种调制制式提供一个通用的解决方案；

2.本发明针对模数转换、数控振荡器等的性能指标要求高、实现原理复杂的问题，直接选用了高性能的ASIC芯片AD6654进行处理，保证了系统的可靠性；

3.本数字中频模块的功能强弱可根据需要进行开发，并兼容与模拟中频系统相连的射频处理系统，可大大节约经济成本；

4.为达到特殊目的或实现特殊功能，本发明使用FPGA并进行合理化配置，提高产品的灵活性；

5.本数字中频处理模块实现数字化与高度集成，有利于开发出体积更小、功耗更低、技术更先进、功能更强的软件无线电接收机。

附图说明

图1是数字中频模块原理图；

图2是数字中频模块硬件结构图。

具体实施方式

下面结合附图，对优选实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。

本发明提供了一种可支持多种数字调制制式的数字中频模块，其功能强弱可根据需要进行开发，并兼容与模拟中频系统相连的射频处理系统，大大节约经济成本。通过将中频处理模块进行数字化与高度集成，开发出体积更小、功耗更低、技术更先进、功能更强的软件无线电接收机。

本发明通过下述技术方案实现：基于软件无线电接收机的数字中频模块，由模数转换电路和数字下变频电路构成，数字下变频电路包括混频电路和抽取滤波电路，混频电路包括混频器和数控振荡器(NCO)，模数转换电路的输入端为射频模块的参考时钟和模拟中频两路信号，模数转换电路的输出端与混频器连接，混频器的输出端与抽取滤波电路的输入端连接，抽取滤波电路输出端发送I/Q两路数据，数控振荡器(NCO)与混频器连接。

模数转换器接收的模拟中频输入采用差分输入，有效减少共模干扰，根据参考时钟判断调制制式，包括TD-SCDMA、CDMA2000、WCDMA、GSM，然后使用不同的采样速率，将模拟信号变换为数字信号。

混频电路采用数字频率合成技术，将数字处理延续到正交调制之后，滤波器就可以用数字方法实现，I、Q两路数据也不会存在增益的不平衡，加上数控振荡器(NCO)的低正交误差，可以使系统误差降低到数据的最低比特(LSB)的高精度范围。数控振荡器是混频电路的核心部分，其目标是产生一个理想的频率可变的正弦或余弦波样本，NCO具有频率分辨率高、频率变化速度快、相位可连续线性变化和生成的正弦及余弦信号正交特性好等特点。

抽取滤波电路中积分梳状(CIC)滤波器和半带滤波器(HBF)采用级联的方式，用来滤除倍频分量和带外信号，防止频谱混叠，并对数据进行降速率抽取。

数字中频模块的参考时钟信号由CDCE62005芯片提供，数转换电路、混频电路和积分梳状(CIC)滤波器选用AD6654芯片来实现，半带滤波器(HBF)选用EP3C40F484C8 FPGA芯片来实现。

如图1所示，数字中频模块由模数转换电路和数字下变频电路两部分组成。模数转换电路由模数转换器构成。数字下变频电路由混频电路和抽取滤波电路组成。混频电路包括数控振荡器(NCO)和混频器。抽取滤波电路由积分梳状(CIC)滤波器和半带滤波器(HBF)分别采用级联的方式组成。其中，模数转换器与外部的射频模块相连，模数转换器、混频器、积分梳妆滤波器及半带滤波器依次相连接，数控振荡器与混频器相连，半带滤波器与外部信号处理单元相连。

如图2所示，模数转换器、混频电路和积分梳状(CIC)滤波器通过AD6654芯片实现，半带滤波器(HBF)在EP3C40F484C8 FPGA芯片中实现。选用CDCE62005芯片为数字中频模块提供参考时钟。其中，CDCE62005芯片分别与AD6654芯片和FPGA芯片相连，提供参考时钟。AD6654芯片与FPGA芯片相连，实现数字中频模块的功能，模拟中频信号经AD6654芯片与FPGA芯片处理后，产生I/Q两路数据发送到信号处理单元。

为了向模数转换器(ADC)输出良好的时钟，CDCE62005芯片向ADC提供的时钟使用LVPECL电平差分交流耦合方式传输。

CDCE62005芯片向ADC提供的时钟在不同模式下面的时钟不一样，WCDMA和TD-SCDMA的采样速率是92.16M；GSM的采样速率是91M，CDMA2000的采样速率是88.4376M。CDCE62005芯片向FPGA芯片提供的时钟使用LVCMOS电平，有三路输出分别对应三个采样时钟，频率也分别是92.16M、91M和88.4376M。

模数转换器对输入的中频信号作模数转换，使中频信号由模拟信号x(t)转换为数字信号x(n)。模数转换器中所采用的采样方案为带通采样。设输入的模拟中频信号为x(t)＝A(t)cos(ω_c+φ(t))＝A(t)cos(2πf_ct+φ(t))，其中，A(t)为信号瞬时幅度，φ(t)为信号瞬时相位，f_c为输入信号的载波频率，ω_c为信号的角频率且ω_c＝2πf_c。模拟中频信号经ADC采样后，得到数字信号x(n)＝A(t)cos(ω_c+φ(n))。模数转换器由AD6654芯片来实现。AD6654芯片根据CDCE62005芯片提供的时钟频率对自身的数据进行处理。AD6654芯片接收从射频发送过来的模拟中频信号，模拟中频输入通过一个隔离变压器后差分输入。本发明使用1∶1的隔离变压器，输入端信号电压摆幅为1V。模拟中频的差分输入可有效减少共模干扰。在忽略变压器的插入损耗的情况下，ADC6654芯片的差分输入电阻是1000欧姆，输入端的输入阻抗为50欧姆。在70MHz中频的情况下，5MHz信号的信噪比约为82分贝。为了保证60分贝的信噪比，在最高输入频率82.5M的时候，采样钟的抖动不超过4皮秒。

数字下变频电路中的数控振荡器、混频器及积分梳妆滤波器由AD6654芯片来实现。模拟中频信号经模数转换器处理后，转换为数字信号x(n)。由通信原理知识，数字中频信号要下变频到零频信号，首先就要在混频电路中进行数字正交混频。混频器的功能是将NCO产生的正交序列信号cos(ω_cn)和sin(ω_cn)与输入信号x(n)进行数字混频，即数字信号与正交本振序列在混频器中相乘，得到两路混频信号， $y_I\left(n\right)=\frac{A\left(n\right)}{2}\left\{\cos \right[{2\mathrm{\ω}}_{c}n+\mathrm{\φ}\left(n\right)]+\cos [\mathrm{\φ}\left(n\right)\left]\right\}$ 和 $y_Q\left(n\right)=\frac{A\left(n\right)}{2}\left\{\sin \right[2{\mathrm{\ω}}_{c}n+\mathrm{\φ}\left(n\right)]-\sin [\mathrm{\φ}\left(n\right)\left]\right\}.$ 经过混频之后的信号具有很高的采样率，所以需要对信号进行抽取降速滤波处理，得到I路信号和Q路信号。积分梳妆滤波器在高速采样率的抽取中是非常有用的，它结构简单，处理速度快，尤其是不进行乘法运算，可以将高速数据流进行低通滤波。将混频后的信号通过积分梳妆滤波器，用来滤除倍频分量和带外信号，抽取后的信号仍然保留原有的基本信息。

FPGA接收从AD6654芯片经数字下变频及CIC滤波的信号，但此时的采样速率还是很大，需要降采样。半带滤波器虽然需要乘法运算，但是只有普通有限冲激响应(FIR)滤波器运算量的一半，它是一种实现数字下变频的高效数字滤波器。FPGA芯片根据CDCE62005芯片提供的时钟频率确定不同的调制制式，将FIFO中的数据传输给相对应的半带滤波器进行降采样，混频信号经积分梳妆滤波器和半带滤波器的滤波后，可以得到I、Q两路信号

和

I、Q两路信号分别为基带信号的同相分量和正交分量，它们携带着所有有用的信息，最后通过SPI总线发送到信号处理单元。FPGA芯片实现对晶振芯片CDCE62005芯片和AD6654芯片进行初始化配置，并通过SPI总线，实现对CDCE62005芯片、AD6654芯片及数字信号处理的通信。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (6)

1.一种基于软件无线电接收机的数字中频模块，分别与射频模块和信号处理单元连接，构成软件无线电接收机和发送机，其特征是该数字中频模块包括模数转换器和数字下变频电路；所述数字下变频电路包括混频电路和抽取滤波电路；混频电路包括混频器和数控振荡器；

所述模数转换器和混频器连接；混频器分别与数控振荡器和抽取滤波电路连接；模数转换器用于接收射频模块的参考时钟信号和模拟中频信号；模数转换器将模拟中频信号转换为数字信号，混频器将数控振荡器产生的正交序列信号分别和该数字信号进行数字混频，并通过抽取滤波电路对数字混频后的数字信号进行抽取降速滤波处理，得到I路信号和Q路信号。

2.根据权利要求1所述的一种基于软件无线电接收机的数字中频模块，其特征是所述抽取滤波电路由设定数量的积分梳状滤波器和半带滤波器串联后的电路并联组成，用来滤除倍频分量和带外信号，对数据进行降速率抽取。

3.根据权利要求2所述的一种基于软件无线电接收机的数字中频模块，其特征是所述半带滤波器由EP3C40F484C8 FPGA芯片实现。

4.根据权利要求1所述的一种基于软件无线电接收机的数字中频模块，其特征是所述模数转换电路、混频电路和积分梳状滤波器选用AD6654芯片实现。

5.根据权利要求2所述的一种基于软件无线电接收机的数字中频模块，其特征是所述半带滤波器由EP3C40F484C8 FPGA芯片实现。

6.根据权利要求1所述的一种基于软件无线电接收机的数字中频模块，其特征是所述数字中频模块支持的调制制式包括TD-SCDMA、CDMA2000、WCDMA和GSM。