CN109565290B

CN109565290B - 用于直接数字射频调制器的数字前端

Info

Publication number: CN109565290B
Application number: CN201680088065.3A
Authority: CN
Inventors: 乌多·卡索斯; 帕特里克·万德纳麦勒
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2016-09-23
Filing date: 2016-09-23
Publication date: 2021-06-22
Anticipated expiration: 2036-09-23
Also published as: EP3516776A1; WO2018054494A1; CN109565290A; EP3516776B1

Abstract

本文涉及一种用于直接数字射频调制器(directdigitalradiofrequencymodulator，简称DDRM)的数字前端(digitalfrontend，简称DFE)(100)。所述DFE包括：上采样单元(101)，用于提供包括同相(in‑phase，简称I)和正交(quadrature，简称Q)信息(105)的上采样的4相数字基带(digitalbaseband，简称DBB)信号(107)；转换单元(103)，用于将所述上采样的4相DBB信号(107)转换为8相DBB信号(109)。

Description

用于直接数字射频调制器的数字前端

技术领域

本发明涉及用于直接数字射频调制器(DirectDigitalRadioFrequencyModulator，简称DDRM)的数字前端(DigitalFrontEnd，简称DFE)、DDRM以及一种用于将DDRM的DFE接收的4相数字基带信号转换为8相数字输出信号的方法。

背景技术

数字发射机，也称为数字直接RF调制器(digitaldirectRFmodulator，简称DDRM)，是移动通信的新趋势。由于其巨大的采样比率，其固有地支持现代3G、4G(LTE，包括载波聚合)和5G标准所要求的大信号带宽。目前使用的DDRM是4相DDRM，这意味着输出数据速率大约(或精确地)是RF频率的4倍。

4相DDRM的限制和挑战包括：线性度，主要被视为3阶和5阶的反互调产物(C-IM3，C-IM5)；和2阶和3阶的谐波失真(HD2，HD3)。

直接数字RF调制器是一种无线发射机电路，其将数字基带信号直接调制到RF载波频率上。这是通过将基带信号与包含所期望的RF频率上的强频率分量的信号相乘来实现的(DDRM也称为本地振荡器)。

图2a示出了传统的正交上变频器链200a。在大多数现代发射机中，起点是数字表现形式的基带数据(I，Q)。该数字基带数据由基带数模转换器(Digital-to-Analogconverter，简称DAC)211转换为模拟等效信号。接下来，采用重建滤波器213去除由源信号的数字特性引起的伪影，例如混叠和量化噪声。此外，滤波器本身去除了来自D/A转换器的所有非理想性的影响，例如，失配噪声、热噪声和超出滤波器带宽的带外失真分量。然后将滤波后的信号应用到正交混频器215，该正交混频器215采用本地振荡器(LocalOscillator，简称LO)进行相乘操作。然后采用由一个或多个放大器组成的放大级217，219来放大所得到的RF信号，最终将功率传递给天线221。

上变频和放大级200的概念性表现形式在图2b中示出。模拟基带信号由图形201(同相)和图形203(正交)示出。实线表示差分信号对中的正相信号，而虚线表示相反的符号。采用具有频率FLO的给定LO实现这种基带信号的上变频操作的一种方法是将LO周期分成4个相等的部分，每个部分的长度为T4LO＝0.25/FLO。可以示出，在一个LO周期中在正同相201、正正交203、负同相202和负正交204信号之间交替将实现复基带信号向LO频率的上变频。然后可以将这种混频器的RF输出205馈送到在Class-AB运算中发生偏置206的放大器。

图3示出了基于DDRM的发射机300的框图。与传统的正交上变频链不同，DDRM将数字信号先混合307到LO再重新组合成RF信号。首先，对数字基带信号(I，Q)进行数字上采样301和数字滤波303，以确保适当的量化噪声性能和足够的混叠距离。然后，将该信号直接应用到结合了DAC、混频器和第一放大级的功能的DDRM305。DDRM305基本上是由混频器和发电模块组成的几个加权片的组合。基于基带数据的大小，以这样的方式启用多个这样的切片，使得呈现给天线311的信号对应于期望的信号。

图4示出了DDRM系统400的框图。该DDRM系统400包括数字前端(digitalfrontend，简称DFE)部分410、DDRM部分420和输出平衡-不平衡变压器430。将具有差分同相(in-phase，简称I)和正交(quadrature，简称Q)分量402的低速数字基带信号401提供给DFE部分410，对该基带信号401进行处理，并且将输出信号提供给DDRM部分420。如上面参考图3所述，DDRM420a和420b基本上是由混频器和发电模块组成的几个加权片的组合。最后，DDRM420a和420b两者的输出信号由组合单元421进行组合，并提供给输出平衡-不平衡变压器430，以产生RF输出信号431。

差分同相(I)和正交(Q)分量402提供4相信号。I分量表示相位0°和180°上的有用RF信号；Q分量表示相位90°和270°上的有用RF信号。由于这种架构，DDRM系统400也称为4相DDRM系统。应注意，差分I和Q信号分量不必是完全差分的，因为它们的和不必是恒定的。唯一的限制是它们必须具有180度的RF周期相位差(＝TLO/2)。它们的占空比可以相差50％。

DFE部分410包括第一上采样级411、第二上采样级412和第三上采样级413。

用于同相分量的第一(可选)上采样器411a和用于正交分量的上采样器411b将数据速率从基带处理单元401提供的通常低的数据速率增加到某个更高的数据速率。该上采样器411a和411b通常具有整数上采样比率。其可以称为“整数上采样器”、“整数插值器”或“整数上采样滤波器”。由于该滤波器411a和411b以中等时钟速度运行，尽管其仍然消耗适度低的供电功率，但是它可能更复杂。其通常实现为半带FIR滤波器。该滤波器可以具有高滤波器阶数，以提供良好的混叠(基带)滤波。

用于同相分量的第二(可选)上采样器412a和用于正交分量的上采样器412b进一步增加数据速率。该第二上采样器412a和412b通常具有非整数上采样比率，并且有时被称为“分数上采样器”或“分数插值器”。例如由拉格朗日插值器实现的分数上采样的复杂度最高，因此其通常涉及以插值器的较高输出数据速率运行的几个完整的乘法器。因此，该滤波器412a和412b通常是功耗最高的滤波器。

用于同相分量的第三(可选)上采样器413a和用于正交分量的上采样器413b以最高数据速率运行，通常是RF频率的1/4、1/2、1或2倍。在这个非常高的频率下，复杂度需要变低，以保持适度低的供电功率。典型的架构是CIC(级联-积分-梳状滤波器)架构，只需要少量差分器和积分器。

平衡-不平衡变压器430用于在平衡(地面无关的两个信号相互作用)和不平衡(单个信号对地或伪地工作)信号表现形式之间进行转换。DDRM420的输出端的差分信号表现形式被转换为非差分RF输出信号431。

发明内容

本发明的目的是提供一种具有提高的线性度和/或降低的谐波失真度的直接数字RF调制器(Direct-DigitalRFModulator，简称DDRM)的设计技术。

此目的可以通过独立权利要求的特征来实现。进一步的实现形式在从属权利要求、说明书和附图中显而易见。

本发明的基本思想是通过将相位数，即输出数据速率与RF发射频率的比率从4增加到例如6、8或更大来克服上述限制。在下文中，呈现了DDRM系统的不同设计来解决多相DDRM的主要缺点。该主要缺点是需要很高速的数字电路，而由于基于RF频率的阶数的高时钟速度，很高速的数字电路会消耗大量供电功率。在下文所呈现的DDRM系统的公开设计中，数字供电功率消耗与相位数呈亚线性，从而显著降低了功耗。

在DDRM系统的优选设计中，针对上述问题的更好方案是将4相到8相的转换推进到更后一个级，从而在数字前端内产生更高的数据速率。这样，不需要增加电流消耗最高的模块，即分数上采样器的实例数。如下所述的优选设计还解决了在将4相到8相的转换推进到更后一个级时通常会发生的不期望的图像信号传输问题。

与4相DDRM相比，可以实现以下优势：抑制了谐波/谐波失真(HD2，HD3)；提高了线性度，即抑制了互调产物(C-IM3，C-IM5)；以及在基带以及RF的谐波处提供更恒定的供应电流。这样减少了供电电压纹波，从而获得更清晰的输出信号。其进一步减少了对供电去耦的需求，从而减小了晶粒尺寸，导致所需的GND连接减少。

根据优选设计，通过将4相到8相的转换推进到更后一个级，可以降低数字前端(digitalfrontend，简称DFE)的功耗。

优选设计提供了一种具有降低的数字功耗和很少(或没有)图像信号传输的多相DDRM。

上述问题通过以下进一步描述的三个方面中的每一个来解决：8相DDRM；在分数上采样后进行4相(I-Q)到8相(A-B-C-D)转换；以及如下所述的图像消除/去除方法。

为详细描述本发明，将使用以下术语、缩写和符号：

RF：射频(RadioFrequency)

DDRM：直接数字RF调制器(Direct-DigitalRFModulator)

DFE：数字前端(DigitalFrontEnd)

FIR：有限脉冲响应(FiniteImpulseResponse)

IIR：无限脉冲响应(InfiniteImpulseResponse)

I：4相信号的同相分量(In-phasecomponentof4-phasesignal)

Q：4相信号的正交分量(Quadraturecomponentof4-phasesignal)

A：8相信号的第一信号分量(firstsignalcomponentof8-phasesignal)

B：8相信号的第二信号分量(secondsignalcomponentof8-phasesignal)

C：8相信号的第三信号分量(thirdsignalcomponentof8-phasesignal)

D：8相信号的第四信号分量(fourthsignalcomponentof8-phasesignal)

根据第一方面，本发明涉及一种用于直接数字射频调制器(directdigitalradiofrequencymodulator，简称DDRM)的数字前端(digitalfrontend，简称DFE)。所述DFE包括：上采样单元，用于提供包括同相(in-phase，简称I)和正交(quadrature，简称Q)信息的上采样的4相数字基带(digitalbaseband，简称DBB)信号；转换单元，用于将所述上采样的4相DBB信号转换为8相DBB信号。

这种设备提供了一种具有提高的线性度和降低的谐波失真度的直接数字RF调制器(Direct-DigitalRFModulator，简称DDRM)的设计技术。由于转换单元将4相第一数字信号转换为8相第二数字信号，可以减少3阶、5阶和更高阶的反互调产物，从而提高线性度。可以降低2阶、3阶和更高阶的谐波失真度，从而提高线性度。通过将4相到8相的转换推进到更后一个级，可以在数字前端内部达到更高的数据速率。这样，不需要增加电流消耗最高的模块，即分数上采样器的实例数。通过这种设计，可以解决在将4相到8相的转换推进到更后一个级时通常会发生的不期望的图像信号传输问题。

根据第一方面所述的数字前端，在第一种可能的实现形式中，所述转换单元包括数字组合逻辑，用于基于同相(I)和正交(Q)信息的组合提供所述8相DBB信号。

这种数字组合逻辑可以基于少量信号组合元件轻松实现。

根据第一方面的第一种实现形式所述的数字前端，在第二种可能的实现形式中，所述数字组合逻辑用于基于同相(I)和正交(Q)信息中各个信息的相加、相减和相乘提供同相(I)和正交(Q)信息的组合。

这种数字组合逻辑可以以计算有效的方式实现，并且仅需要2次乘法运算和2次加法运算。

根据第一方面的第一种和第二种实现形式中的任一种实现形式所述的数字前端，在第三种可能的实现形式中，所述数字组合逻辑用于生成以下组合：A＝I；

C＝Q；

或这些组合的任何线性缩放，其中，I和Q是上采样的4相DBB信号的同相和正交信息，A、B、C和D是8相DBB信号的同相和正交信息。

这些等式可以通过一些简单的硬件模块轻松实现。

根据第一方面的第一种和第二种实现形式中的任一种实现形式所述的数字前端，在第四种可能的实现形式中，所述数字组合逻辑用于生成以下组合：

这些等式可以通过一些简单的硬件模块轻松实现。

根据第一方面自身或根据第一方面的前述实现形式中的任一种实现形式所述的数字前端，在第五种可能的实现形式中，所述上采样单元包括具有整数上采样比率的整数上采样器和具有非整数上采样比率的分数上采样器中的至少一个。

这提供了DFE的灵活设计的优点。根据要求，可以在使用或不使用分数上采样器的情况下使用一个或多个整数上采样器。

根据第一方面自身或根据第一方面的前述实现形式中的任一种实现形式所述的数字前端，在第六种可能的实现形式中，所述转换单元用于抑制由DFE的相位误差，特别是由转换单元的相位转换引起的不期望的图像信号。

这提供了以下优点：通过使用通过将4相信号转换为8相信号生成的多相信号，可以有效抑制图像信号。通过将4相到8相的转换推进到更后一个级，可以在数字前端内部实现更高的数据速率。这样，不需要增加电流消耗最高的模块，即分数上采样器的实例数。通过这种设计，可以解决在将4相到8相的转换推进到更后一个级时通常会发生的不期望的图像信号传输问题。

根据第一方面的第六种实现形式所述的数字前端，在第七种可能的实现形式中，所述转换单元包括延迟元件，用于延迟上采样的4相DBB信号的正交(Q)信息；所述转换单元用于基于4相DBB信号的延迟的正交(Q)信息提供8相DBB信号的同相和正交信息的延迟版本(A″，B″)。

这提供了以下优点：延迟元件可以用于将旧数据与新数据一起处理，从而能够完全抑制图像。

根据第一方面的第七种实现形式所述的数字前端，在第八种可能的实现形式中，所述转换单元包括复用器，用于在将8相DBB信号的同相和正交信息(A′，B′)及其延迟版本(A″，B″)切换为8相DBB信号的同相和正交信息(A，B)之间进行复用。

这提供了以下优点：当将复用器和延迟元件添加到系统时，不产生图像。

根据第一方面自身或根据第一方面的第一种至第五种实现形式中的任一种实现形式所述的数字前端，在第九种可能的实现形式中，所述DFE包括：至少一个第二上采样单元，特别是具有整数上采样比率的至少一个第二上采样单元，用于对8相DBB信号进行上采样以产生上采样的8相DBB信号。

这提供了以下优点：当添加一个或多个这样的第二上采样单元时，可以进一步提高系统的精确性。

根据第一方面自身或根据第一方面的前述实现形式中的任一种实现形式所述的数字前端，在第十种可能的实现形式中，所述DFE包括：图像消除单元，用于消除由DFE的相位误差，特别是由转换单元的相位转换引起的不期望的图像信号。

这提供了以下优点：通过使用这种图像消除单元，可以有效地消除不期望的图像信号。通过将4相到8相的转换推进到更后一个级，可以在数字前端内部实现更高的数据速率。这样，不需要增加电流消耗最高的模块，即分数上采样器的实例数。通过这种设计，可以解决在将4相到8相的转换推进到更后一个级时通常会发生的不期望的图像信号传输问题。

根据第一方面的第十种实现形式所述的数字前端，在第十一种可能的实现形式中，所述图像消除单元包括具有不同相位频率响应的两个数字FIR滤波器。

这提供了以下优点：即使两个这样的数字FIR滤波器设计简单，通过它们也可以有效地消除图像。

根据第一方面的第十一种实现形式所述的数字前端，在第十二种可能的实现形式中，所述两个FIR滤波器中的第一个包括系数集[c，1，-c]，所述两个FIR滤波器中的第二个包括系数集[-c，1，c]，其中c是常数，其绝对值小于1，特别是小于0.1，特别是小于0.01。

这提供了以下优点：这些数字FIR滤波器具有低计算复杂度并且可以在芯片设计上轻松实现。

根据第一方面自身或根据第一方面的前述实现形式中的任一种实现形式所述的数字前端，在第十三种可能的实现形式中，所述上采样单元包括第一上采样级和第二上采样级。

这提供了可以应用不同的上采样因子的优点。

根据第一方面自身或根据第一方面的前述实现形式中的任一种实现形式所述的数字前端，在第十四种可能的实现形式中，所述数字前端还包括：第三上采样级，用于对8相DBB信号进行上采样。

这提供了可以提供8相DBB信号的更高的数据速率的优点。

根据第二方面，本发明涉及一种直接数字射频调制器(directdigitalradiofrequencymodulator，简称DDRM)，包括：根据第一方面自身或根据第一方面的任一种实现形式所述的数字前端(digitalfrontend，简称DFE)，用于提供8相DBB信号；调制部分，用于基于8相DBB信号的调制生成射频(radiofrequency，简称RF)信号。

这种DDRM可以设计成具有提高的线性度和降低的谐波失真度。特别是，由于从4相到8相信号表现形式的转换，可以减少3阶、5阶和更高阶的反互调产物，从而提高线性度，并且可以降低2阶、3阶和更高阶的谐波失真度，从而提高线性度。

根据第三方面，本发明涉及一种用于将4相数字基带(digitalbaseband，简称DBB)信号转换为8相DBB信号的方法。所述方法包括：提供包括同相和正交信息的上采样的4相数字基带(DBB)信号；将上采样的4相DBB信号转换为8相DBB信号。

这种方法提高了线性度，并降低了谐波失真度。特别是，由于从4相到8相信号表现形式的转换，可以减少3阶、5阶和更高阶的反互调产物，从而提高线性度，并且可以降低2阶、3阶和更高阶的谐波失真度，从而提高线性度。

附图说明

本发明的更多实施例将结合以下附图进行描述，其中：

图1a示出了根据第一种实现形式提供的用于直接数字射频调制器(directdigitalradiofrequencymodulator，简称DDRM)的数字前端(digitalfrontend，简称DFE)100的框图；

图1b示出了根据第二种实现形式提供的用于直接数字射频调制器(directdigitalradiofrequencymodulator，简称DDRM)的数字前端(digitalfrontend，简称DFE)100的框图；

图1c示出了根据第三种实现形式提供的用于直接数字射频调制器(directdigitalradiofrequencymodulator，简称DDRM)的数字前端(digitalfrontend，简称DFE)100的框图；

图2a示出了模拟正交上变频器200a的框图；

图2b示出了在单端输出端随时间变化的示例性模拟上变频波形的曲线图200b；

图3示出了基于DDRM的发射机300的框图；

图4示出了具有DFE部分410、DDRM部分420和输出平衡-不平衡变压器430的DDRM系统400的框图；

图5示出了根据第一种实现形式提供的具有DFE部分510、DDRM部分520和输出平衡-不平衡变压器530的DDRM系统500的框图；

图6示出了根据第一种实现形式提供的4相到8相转换器的框图；

图7示出了根据第二种实现形式提供的4相到8相转换器的框图；

图8示出了根据第二种实现形式提供的具有DFE部分810、DDRM部分820和输出平衡-不平衡变压器830的DDRM系统800的框图；

图9示出了根据第三种(优选)实现形式提供的具有包括图像消除901的DFE部分910、DDRM部分820和输出平衡-不平衡变压器830的DDRM系统900的框图；

图10a和图10b示出了根据一种实现形式提供的用于图像消除的FIR滤波器实现形式的同相部分(图10a)和正交部分(图10b)的框图；

图11a、图11b、图11c和图11d示出了当没有应用消除时(图11a和图11b)和当应用图像消除时(图11c和图11d)的时域信号和幅度误差的性能图；

图12a、图12b、图12c和图12d示出了当没有应用消除时(图12a和图12b)和当应用图像消除时(图12c和图12d)的图11a至图11d所示的时域信号的相位误差和图像抑制的性能图；

图13示出了根据第四种实现形式提供的具有DFE部分1310、DDRM部分820和输出平衡-不平衡变压器830的、以全输出数据速率进行4相到8相转换而没有整数上采样器的最后一个级的DDRM系统1300的框图；

图14示出了根据第三种实现形式提供的用于图13的DDRM系统1300的4相到8相转换器1400的框图；

图15示出了根据一种实现形式提供的用于将4相数字基带信号转换为8相数字输出信号的方法1500的示意图。

具体实施方式

以下结合附图进行详细描述，所述附图是描述的一部分，并通过图解说明的方式示出可以实施本发明的具体方面。可以理解的是，在不脱离本发明范围的情况下，可以利用其它方面，并可以做出结构上或逻辑上的改变。因此，以下详细描述并不当作限定，本发明的范围由所附权利要求书界定。

可以理解的是，与所描述的方法有关的内容对于用于执行方法的对应设备或系统也同样适用，反之亦然。例如，如果描述了一个具体的方法步骤，对应的设备可以包括用于执行所描述的方法步骤的单元，即使此类单元未详细阐述或未在图中示出。此外，应理解，除非另外具体指出，否则本文中描述的各种示例性方面的特征可彼此组合。

图1a示出了根据第一种实现形式提供的用于直接数字射频调制器(directdigitalradiofrequencymodulator，简称DDRM)的数字前端(digitalfrontend，简称DFE)100的框图。

DFE100包括上采样单元101，用于提供包括同相(in-phase，简称I)和正交(quadrature，简称Q)信息105的上采样的4相数字基带(digitalbaseband，简称DBB)信号107。DFE100还包括转换单元103，用于将上采样的4相DBB信号107转换为8相DBB信号109。下面参考图1b和图1c，特别是参考图5至图14描述了DFE100的不同实现形式。

图1b示出了根据第二种实现形式提供的用于直接数字射频调制器(directdigitalradiofrequencymodulator，简称DDRM)的数字前端(digitalfrontend，简称DFE)100的框图。在该实现形式中，上采样单元101包括第一上采样级111和第二上采样级113。下面参考图5至图14描述了第一上采样级111和第二上采样级113的不同实现形式。

图1c示出了根据第三种实现形式提供的用于直接数字射频调制器(directdigitalradiofrequencymodulator，简称DDRM)的数字前端(digitalfrontend，简称DFE)100的框图。在该实现形式中，DFE100包括第三上采样级115，用于对8相DBB信号109进行上采样。下面参考图5至图14描述了第三上采样级115的不同实现形式。

图5示出了根据第一种实现形式提供的具有DFE部分510、DDRM部分520和输出平衡-不平衡变压器530的DDRM系统500的框图。图5描述了8相DDRM的最简单形式，其通过将如上面参考图4所述的4相DDRM400直接延伸到8相DDRM实现。

在这种直接的8相扩展中，所有模块都提供4次而不是2次，从而使DFE的供电功率消耗增加了一倍。在数字信号处理之间的低速接口501处，I和Q信号可以从4相(I和Q)402转换为8相(A、B、C和D)502。有几种选择方案，其中两种如下图6和图7所示。

该DDRM系统500包括数字前端(digitalfrontend，简称DFE)部分510、DDRM部分520和输出平衡-不平衡变压器530。将具有差分同相(in-phase，简称I)和正交(quadrature，简称Q)分量402的低速数字基带信号401提供给DFE部分510，对该基带信号401进行处理，并且将输出信号505提供给DDRM部分520。如上面参考图3所述，DDRM520a、520b、520c和520d基本上是由混频器和发电模块组成的几个加权片的组合。最后，所有四个DDRM520a、520b、520c和520d的输出信号由组合单元521进行组合，并提供给输出平衡-不平衡变压器530，以产生RF输出信号531。

差分同相(I)和正交(Q)分量402提供4相信号，而差分分量(A、B、C和D)502提供8相信号。由于这种架构，DDRM系统500也称为8相DDRM系统。应注意，差分I和Q信号分量不必是完全差分的，因为它们的和不必是恒定的，差分A、B、C和D信号分量亦如此。唯一的限制是它们必须具有180度的RF周期相位差(＝TLO/2)。它们的占空比可以相差50％。

DFE部分510包括：包括整数上采样器511a、511b、511c和511d的第一上采样级511、包括分数上采样器512a、512b、512c和512d的第二上采样级512以及包括整数上采样器513a、513b、513c和513d的第三上采样级513。

第一(可选)上采样级511将数据速率从基带处理单元401提供的通常低的数据速率增加到某个更高的数据速率。该上采样器511a、511b、511c和511d可以具有整数上采样比率。第二(可选)上采样级512进一步增加数据速率。该第二上采样器512a、512b、512c和512d可以具有分数，即非整数上采样比率。该滤波器512a、512b、512c和512d通常是功耗最高的滤波器。第三(可选)上采样级513以最高数据速率运行，通常是RF频率的1/4、1/2、1或2倍。在这个非常高的频率下，复杂度需要变低，以保持适度低的供电功率。

可以如图6所示实现4相到8相转换单元501。

图6示出了根据第一种实现形式提供的4相到8相转换器600的框图。该4相到8相转换器600包括加法逻辑601、减法逻辑602以及两个乘法逻辑603和604。通过实现以下等式将4相输入信号402转换为8相输出信号502：

A＝I

C＝Q

数字组合逻辑600可以基于同相(I)和正交(Q)信号分量中各个分量的相加601、相减602以及相乘603和604来提供8相输出信号502。

应注意，例如，通过对这些等式进行线性缩放，可能实现许多其它类似的结构。

该4相到8相转换器600可以是基带处理模块401或数字前端模块510的一部分。

图7示出了根据第二种实现形式提供的4相到8相转换器的框图。该4相到8相转换器700包括两个乘法逻辑701和702、两个减法逻辑703和706以及两个加法逻辑704和705。通过实现以下等式将4相输入信号402转换为8相输出信号502：

数字组合逻辑700可以基于同相(I)和正交(Q)信号分量402中各个分量的相加704和705、相减703和706以及相乘701和702来提供8相输出信号502。

该4相到8相转换器700可以是基带处理模块401或数字前端模块510的一部分。

图8示出了根据第二种实现形式提供的具有DFE部分810、DDRM部分820和输出平衡-不平衡变压器830的DDRM系统800的框图。

该DDRM系统800包括数字前端(digitalfrontend，简称DFE)部分810、DDRM部分820和输出平衡-不平衡变换器830。将具有差分同相(in-phase，简称I)和正交(quadrature，简称Q)分量402的低速数字基带信号401提供给DFE部分810，对该基带信号401进行处理，并且将输出信号804提供给DDRM部分820。如上面参考图3和图5所述，DDRM820a、820b、820c和820d基本上是由混频器和发电模块组成的几个加权片的组合。最后，所有四个DDRM820a、820b、820c和820d的输出信号由组合单元821进行组合，并提供给输出平衡-不平衡变压器830，以产生RF输出信号831。

差分同相(I)和正交(Q)分量402提供4相信号，而差分分量(A、B、C和D)803提供8相信号。由于这种架构，DDRM系统800也称为8相DDRM系统。应注意，差分I和Q信号分量不必是完全差分的，因为它们的和不必是恒定的，差分A、B、C和D信号分量亦如此。唯一的限制是它们必须具有180度的RF周期相位差(＝TLO/2)。它们的占空比可以相差50％。

DFE部分810包括：包括整数上采样器811a和811b的第一上采样级811、包括分数上采样器812a和812b的第二上采样级812以及包括整数上采样器813a、813b、813c和813d的第三上采样级813。

第一(可选)上采样级811将数据速率从基带处理单元401提供的通常低的数据速率增加到某个更高的数据速率。该上采样器811a和811b通常具有整数上采样比率。第二(可选)上采样级812进一步增加数据速率。该第二上采样器812a和812b可以具有分数，即非整数上采样比率。该滤波器812a和812b通常是功耗最高的滤波器。第三(可选)上采样级813以最高数据速率运行，通常是RF频率的1/4、1/2、1或2倍。在这个非常高的频率下，复杂度需要变低，以保持适度低的供电功率。

可以如图6和图7或者如图14所示实现4相到8相转换单元814。

图8中所示的DFE810可以与图8中所示的DDRM820一起使用。但是，它也可以与例如数模转换器等其它电子电路一起使用。DFE810包括输入端、至少一个上采样单元811，812、转换单元814和输出端。输入端接收4相数字基带信号402，其4相包括差分同相(I)和正交(Q)信号分量。至少一个上采样单元811，812用于对4相数字基带信号402进行上采样，以得到4相第一数字信号801，802。转换单元814将4相第一数字信号801，802转换为8相第二数字信号803，其8相包括差分第一(A)、第二(B)、第三(C)和第四(D)信号分量。输出端基于8相第二数字信号803提供数字输出信号804。可以在转换单元814的输出之间实现具有整数上采样器813a、813b、813c和813d的(可选)第三上采样级813。

不同的配置是可能实现的。在具有一个上采样单元811的DFE中，4相数字基带信号402由整数上采样器811a和811b进行上采样，以得到4相第一数字信号801，该4相第一数字信号801由4相到8相转换器814转换为8相第二数字信号803。在具有两个上采样单元811和812的DFE中，4相数字基带信号402由整数上采样器811a和811b进行上采样，并进一步由分数上采样器812a和812b进行上采样，以得到4相第一数字信号802，该4相第一数字信号802由4相到8相转换器814转换为8相第二数字信号803。

转换单元814可以包括数字组合逻辑，例如，如上面参考图6或图7所述的组合逻辑600，700或如下面参考图14所述的组合逻辑1400，以基于第一数字信号801，802的同相(I)和正交(Q)信号分量的组合提供8相第二数字信号803。

所述数字组合逻辑600，700可以基于同相(I)和正交(Q)信号分量中各个分量的相加601、相减602以及相乘603和604提供同相(I)和正交(Q)信号分量的组合。

当使用图6的设计时，数字组合逻辑600可以产生以下组合：A＝I；

C＝Q；

或这些组合的任何线性缩放，其中，I和Q是第一数字信号801，802的同相和正交信号分量，A、B、C和D是第二数字信号803的第一、第二、第三和第四信号分量。

当使用图7的设计时，数字组合逻辑700可以产生以下组合：

上采样级811可以包括具有整数上采样比率的一个或多个整数上采样器。上采样级812可以包括具有非整数上采样比率的一个或多个分数上采样器。

DFE810可以包括一个或多个可以具有整数上采样比率的第三上采样级813，用于对8相第二数字信号803进行上采样，以生成8相第三数字信号804。在图8的实现中，8相第三数字信号804是DFE810的输出信号。但是，在DFE部分810的输出端提供8相输出信号之前，可以进行任何其它信号处理，例如进一步的上采样或滤波。因此，输出端基于8相第三数字信号804提供数字输出信号。

如上面参考图3所述，图8所示的直接数字射频调制器(directdigitalradiofrequencymodulator，简称DDRM)包括用于提供8相数字输出信号804的数字前端810以及用于基于8相数字输出信号804的调制生成射频(radiofrequency，简称RF)信号831的调制部分820等。

相对于图5中所示的DDRM系统，在分数上采样812之后，简单地将4相到8相转换814从低基带数据速率提升到更高的数据速率。这已经解决了由于(第一)整数上采样器811和(第二)分数上采样器812的数量增加而导致的电流消耗增加的核心问题。可以根据图6和图7中所示的设计来实现4相到8相转换814。

对于取决于第3级813的上采样比率并且取决于可接受的图像传输的规格的、约为RF频率的1-2％的低基带带宽，图8的配置在某些应用中是足够的。然而，这不是优选实施例，对于具有高带宽的系统，图像传输将是一个问题。具有图像消除的优选实施例如图9所示。

图9示出了根据第三种(优选)实现形式提供的具有包括图像消除901的DFE部分910、DDRM部分820和输出平衡-不平衡变压器830的DDRM系统900的框图。这是具有图像消除的优选实施例。DDRM系统900对应于上面参考图8描述的DDRM系统800。在DDRM系统900，在第二上采样级812和转换单元814之间包括用于图像消除的附加模块901。图像消除部分901被插入DFE910的链中。这也可能在基带部分401中实现，但是，如图9所示，在4相到8相转换814之前直接插入该图像消除部分901时可能实现更大的图像抑制带宽。潜在地(未示出)，该图像消除部分901也可以放置在最后一个整数上采样器813之后，但是它将以更高的数据速率运行并消耗更多的电量。

在图9所示的实现中，图像消除单元901耦合在DFE910的输入端和输出端之间。图像消除单元901用于消除由DFE910的相位误差，例如由转换单元814的相位转换引起的不期望的图像信号。

在一个实施方式中，图像消除单元901可以包括具有不同相位频率响应的两个数字FIR滤波器，例如，如下面参考图10a和图10b所示的FIR滤波器1000a和1000b。两个FIR滤波器中的第一个1000a可以包括系数集[c，1，-c]或其任何线性缩放。两个FIR滤波器中的第二个1000b可以包括系数集[-c，1，c]或其任何线性缩放。c是一个常数，其绝对值小于1，例如小于0.1，甚至小于0.01。

图10a和图10b示出了根据一种实现形式提供的用于图像消除的FIR滤波器实现形式的同相部分(图10a)和正交部分(图10b)的框图。

进行上面参考图9描述的图像消除901的一种可能的简单方法是将具有不同相位响应或不同群时延的有限脉冲响应(finiteimpulseresponse，简称FIR)滤波器应用于I数据和Q数据。这种滤波器的简单的系数集是针对I数据的[c，1，-c]和针对Q数据的[-c，1，c]，其中，c是某个通常远小于1的常数，可以是正数或负数。等效地，I滤波器和Q滤波器的z域传递函数将会是针对I数据的c·z⁰+1·z^-1-c·z^-2和针对Q数据的-c·z⁰+1·z^-1+c·z^-2。滤波器1000a和1000b都具有相同的幅度频率响应，但具有不同的相位频率响应。因此，它们可以校正与频率成比例的相位误差。

图11a、图11b、图11c和图11d示出了当没有应用消除时(图11a和图11b)和当应用图像消除时(图11c和图11d)的时域信号和幅度误差的性能图。图12a、图12b、图12c和图12d示出了当没有应用消除时(图12a和图12b)和当应用图像消除时(图12c和图12d)的图11a至图11d所示的时域信号的相位误差和图像抑制的性能图。图12a示出了根据图8的DDRM系统的在没有图像抑制的情况下的相位误差。图12b示出了根据图8的DDRM系统的在没有以dBc为单位的图像抑制的情况下的图像传输。图12c示出了根据图9和图10的DDRM系统的在有图像抑制的情况下相位误差。图12d示出了根据图9和图10的DDRM系统的在有以dBc为单位的图像抑制的情况下的图像传输。

可以看出，当应用图像抑制时(图12b和图12d)，在相位误差非常小的情况下存在大带宽，因此具有非常低的图像传输电平(这里＜52dBc，超过RF频率的2％)。相位误差的频率范围小于0.07度，即0.0012rad。对应于从0.5％增加到13％的带宽，图像小于-64dBc。

图13示出了根据第四种实现形式提供的具有DFE部分1310、DDRM部分1320和输出平衡-不平衡变压器1330的、以全输出数据速率进行4相到8相转换而没有整数上采样器的最后一个级的DDRM系统1300的框图。

DDRM系统1300对应于上面参考图8描述的DDRM系统800。在DDRM系统1300中，第三上采样级813被移除，并且在第二上采样级812之后包括图像少且高速的4相到8相转换模块1301。

DDRM系统1300与图14的设计一起提供了解决图像问题的替代方式。如上面图9至图12所示，在4相到8相转换中产生图像，并通过采用FIR滤波器引入相反的相位误差来补偿图像。图13和图14的实现方式完全消除了这个问题。

转换单元1301抑制由DFE1310的相位误差，特别是由转换单元1301的相位转换引起的不期望的图像信号。转换单元1301可以如图14所示设计。

图14示出了根据第三种实现形式提供的用于图13的DDRM系统1300的4相到8相转换器1400的框图。转换单元1400包括延迟元件1401，用于延迟4相数字信号402的正交(Q)分量或者同相(I)分量。转换单元1400基于4相数字信号402的延迟正交(Q)分量提供第一(A)和第二(B)信号分量的延迟版本(A″，B″)。转换单元1400包括复用器1404和1405，用于在将第一和第二信号分量(A′，B′)及其延迟版本(A″，B″)切换为8相数字信号502b的第一和第二信号分量(A，B)之间进行复用。取决于复用器1404和1405，可以将以下信号切换为8相信号502b：A′、B′、C和D；A″、B″、C和D；A″、B′、C和D；或A′、B″、C和D。

当将复用器(multiplexer，简称MUX)1404和1405以及延迟元件(z^-1)1401添加到系统时，不产生图像。在I和Q的每次数据变化时，对于第一个四分之一LO周期，使用(由模块z^- ¹1401延迟的)‘旧’Q数据以及‘新’I数据，因此复用器(MUX)1404和1405选择A″和B″而不是A′和B′应用于输出A和B。这是说得通的，因为Q数据通常比I数据晚四分之一LO周期＝2个DDRM相位被采样(或由分数上采样器“内插”)。

该方案的更好的图像抑制是以更高的复杂度，可能是以更高的功耗和4相到8相转换中更严格的定时约束为代价的。

更重要的是，MUX的选择信号需要在单个LO周期内改变，这与后续(整数)非采样级不兼容。因为在这种情况下，输出A、B、C和D(＝该后续上采样器的输入)的数据速率仅是LO频率的一小部分，因此不能实现选择信号的LO子周期变化。因此，图13未显示第三上采样级。

方法1500包括：提供1501包括同相和正交信息的上采样的4相数字基带信号，例如，如上面参考图4至图14所述。方法1500包括：将上采样的4相DBB信号转换1503为8相DBB信号，例如，如上面参考图8所述，通过转换单元814进行。

本发明还支持包括计算机可执行代码或计算机可执行指令的计算机程序产品，所述计算机可执行代码或计算机可执行指令在执行时使得至少一个计算机执行本文描述的执行和计算步骤，特别是上面参考图15所述的方法1500的步骤。这种计算机程序产品可包括存储程序代码的可读非临时存储介质，以供计算机使用。程序代码可以执行上面参考图15描述的方法1500。

尽管本发明的特定特征或方面可能已经仅结合几种实现方式中的一种进行公开，但此类特征或方面可以和其它实现方式中的一个或多个特征或方面相结合，只要对于任何给定或特定的应用是有需要的或有利的。而且，在一定程度上，术语“包括”、“有”、“具有”或这些词的其它变形在详细的说明或权利要求书中使用，这类术语与术语“包含”类似，都是表示包括的含义。同样，术语“示例性”、“例如”仅表示为示例，而不是最好或最佳的。可以使用术语“耦合”和“连接”及其派生词。应理解，这些术语可以用于指示两个元件彼此协作或交互，而不管它们是直接物理接触还是电接触，或者它们彼此不直接接触。

尽管本文中已经说明和描述特定方面，但本领域普通技术人员应了解，多种替代和/或等效实现形式可在不脱离本发明的范围的情况下可以替代所示和描述的特定方面。该申请旨在覆盖本文论述的特定方面的任何修改或变更。

尽管以下权利要求书中的元件是利用对应的标签按照特定顺序列举的，除非对权利要求的阐述另有暗示用于实施部分或所有这些元件的特定顺序，否则这些元件不必限于以所述特定顺序来实施。

通过以上启示，对于本领域技术人员来说，许多替代、修改和变化是显而易见的。当然，所属领域的技术人员容易认识到除本文所述的应用之外，还存在本发明的众多其它应用。虽然已经参考一个或多个特定实施例描述了本发明，但所属领域的技术人员将认识到在不脱离本发明的范围的前提下，仍可对本发明作出许多改变。因此，应理解，只要是在所附权利要求书及其等效物的范围内，可以以不同于本文具体描述的方式来实践本发明。

Claims

1.一种用于直接数字射频调制器DDRM的数字前端DFE(100，810)，其特征在于，所述DFE包括：

上采样单元(101)，用于提供包括同相I和正交Q信息(105)的上采样的4相数字基带DBB信号(107)；

转换单元(103)，用于将所述上采样的4相DBB信号(107)转换为8相DBB信号(109)；其中，

所述转换单元(103)包括延迟元件(1401)，用于延迟上采样的4相DBB信号(107，801，802)的正交(Q)信息；

所述转换单元(103)用于基于4相DBB信号(107，801，802)的延迟的正交(Q)信息提供8相DBB信号(109)的同相和正交信息的延迟版本(A"，B")。

2.根据权利要求1所述的DFE(100，810)，其特征在于：

所述转换单元(103)包括数字组合逻辑(600，700，1400)，用于基于同相(I)和正交(Q)信息(105)的组合提供所述8相DBB信号(109)。

3.根据权利要求2所述的DFE(100，810)，其特征在于：

所述数字组合逻辑(600，700，1400)用于基于同相(I)和正交(Q)信息(105)中各个信息的相加(601)、相减(602)和相乘(603，604)提供同相(I)和正交(Q)信息的组合。

4.根据权利要求2所述的DFE(100，810)，其特征在于：

所述数字组合逻辑(600，700，1400)用于生成以下组合：A＝I；

C＝Q；

或这些组合的任何线性缩放，其中，I和Q是上采样的4相DBB信号(107，801，802)的同相和正交信息。

5.根据权利要求3所述的DFE(100，810)，其特征在于：

所述数字组合逻辑(600，700，1400)用于生成以下组合：A＝I；

C＝Q；

6.根据权利要求2所述的DFE(100，810)，其特征在于：

所述数字组合逻辑(600，700，1400)用于生成以下组合：

7.根据权利要求3所述的DFE(100，810)，其特征在于：

所述数字组合逻辑(600，700，1400)用于生成以下组合：

8.根据权利要求1至7中任一项所述的DFE(100，810)，其特征在于：

所述上采样单元(101)包括具有整数上采样比率的整数上采样器(811)和具有非整数上采样比率的分数上采样器(812)中的至少一个。

9.根据权利要求1至7中任一项所述的DFE(100，810)，其特征在于：

所述转换单元(103)用于抑制由DFE(100，810)的相位误差，由转换单元(103)的相位转换引起的不期望的图像信号。

10.根据权利要求1至7中任一项所述的DFE(100，810)，其特征在于：

所述转换单元(103)包括复用器(1404，1405)，用于在将8相DBB信号(109)的同相和正交信息(A'，B')及其延迟版本(A"，B")切换为8相DBB信号(109，1302)的同相和正交信息(A，B)之间进行复用。

11.根据权利要求1至7中任一项所述的DFE(100，810)，其特征在于，包括：

至少一个第二上采样单元(813)，它是具有整数上采样比率的至少一个第二上采样单元，用于对8相DBB信号(109，803)进行上采样以产生上采样的8相DBB信号(804)。

12.根据权利要求1至7中任一项所述的DFE(100，810)，其特征在于，包括：

图像消除单元(901)，用于消除由DFE(100，810)的相位误差，它是由转换单元(814)的相位转换引起的不期望的图像信号。

13.根据权利要求12所述的DFE(100，810)，其特征在于：

所述图像消除单元(901)包括具有不同相位频率响应的两个数字FIR滤波器(1000a，1000b)。

14.根据权利要求13所述的DFE(100，810)，其特征在于：

所述两个FIR滤波器(1000a，1000b)中的第一个(1000a)包括系数集[c，1，–c]，所述两个FIR滤波器(1000a，1000b)中的第二个(1000b)包括系数集[–c，1，c]，其中c是常数，其绝对值小于1。

15.根据权利要求1至7中任一项所述的DFE(100，810)，其特征在于：

所述上采样单元(101)包括第一上采样级(111)和第二上采样级(113)。

16.根据权利要求1至7中任一项所述的DFE(100，810)，其特征在于，包括：

第三上采样级(115)，用于对8相DBB信号(109)进行上采样。

17.一种用于直接数字射频调制器DDRM的数字前端DFE(100，810)，其特征在于，所述DFE包括：

转换单元(103)，用于将所述上采样的4相DBB信号(107)转换为8相DBB信号(109)；

其中，

18.一种直接数字射频调制器DDRM，其特征在于，包括：

根据权利要求1至17中任一项所述的数字前端DFE(100，810)，用于提供8相DBB信号(804)；

调制部分(820)，用于基于8相DBB信号(804)的调制生成射频简称RF信号(831)。