CN101207593B - 一种在无线通信中实现调制中频数字化的系统及其方法 - Google Patents
一种在无线通信中实现调制中频数字化的系统及其方法 Download PDFInfo
- Publication number
- CN101207593B CN101207593B CN2006101579040A CN200610157904A CN101207593B CN 101207593 B CN101207593 B CN 101207593B CN 2006101579040 A CN2006101579040 A CN 2006101579040A CN 200610157904 A CN200610157904 A CN 200610157904A CN 101207593 B CN101207593 B CN 101207593B
- Authority
- CN
- China
- Prior art keywords
- frequency
- module
- conversion
- signals
- phase place
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明涉及一种在无线通信中实现调制中频数字化的系统,所述系统包括:连续相位调制模块,其用于根据不同的输入电平进行相应的相位增幅累加,并分别进行正余弦幅度变换输出;变频滤波模块,其用于将所述正余弦幅度变换输出的两路信号分别进行数字变频和滤波;混频模块,其用于将通过所述滤波输出的两路信号进行正交混频,数字振荡器模块,其用于进行中频载波,将所述两路信号调制到中频并完成数字正交合路。由于本发明的实现采用了中频数字化技术,大大降低了射频前端的设计难度;并且本发明的算法采用了数字化实现的结构,节省了大量的现场可编程门阵列资源,降低了产品成本。
Description
技术领域
本发明涉及无线通信领域中的调制技术,更具体地说,涉及一种在无线通信中实现调制中频数字化的系统及其方法,可应用于数字无线移动(DigitalMobile Radio,简称DMR)专业无线通信领域和所有连续相位移频键控(Continuous Phase Frequency Shift Keying,简称CPFSK)调制方式的通信产品领域。
背景技术
DMR无线通信标准是欧洲通信标准协会最新推出的一种数字集群标准,目前国内尚没有相应的产品出现。对于任何一种无线通信产品,调制的实现一直都是一个关键难点。DMR标准规定的通信系统是一种4电平频移键控调制方式(4 frequency shift keying,简称4FSK)调制系统,也是一种连续相位调制系统。
传统4FSK的实现方法是采用4个频率发生器模拟调制,或者采用专用数字芯片进行数字调制。但是对于新制定的DMR标准来说,其是一种数字集群标准,传统4FSK采取的模拟调制显然不符合。而传统的数字调制系统,调制时数字信号一般都集中在基带,然后再经过模拟正交混频以及二次变频将频率提升至射频。但缺点在于系统的设计复杂、难度较大。
鉴于目前国内尚没有相应的DMR产品,本发明主要是针对DMR产品的研发而提出的一种便于数字化实现的,降低系统的设计复杂性的DMR调制中频数字化技术。
发明内容
本发明要解决的技术问题在于,提供一种在无线通信中实现调制中频数字化的系统及其方法,直接包含了正交调制解调(即中频数字化),既提高了正交相位精度,又降低了系统的设计复杂性。
本发明解决其技术问题所采用的技术方案是:构造一种在无线通信中实现调制中频数字化的系统,所述系统包括:
连续相位调制模块,其用于根据不同的输入电平进行相应的相位增幅累加,并分别进行正余弦幅度变换输出;
变频滤波模块,其用于将所述正余弦幅度变换输出的两路信号分别进行数字变频和滤波;
混频模块,其用于将通过所述滤波输出的两路信号进行正交混频,
数字振荡器模块,其用于进行中频载波,将所述两路信号调制到中频并完成数字正交合路。
在本发明所述的在无线通信中实现调制中频数字化的系统中,所述系统还包括:
数字/模拟转换模块,其用于将所述完成数字正交合路的信号转换成模拟信号输出。
在本发明所述的在无线通信中实现调制中频数字化的系统中,所述连续相位调制模块包括:
符号数据转换模块,其用于将输入的数据转换成待调制的符号数据格式,并以预设的符号时钟输出;
相位增幅产生模块,其用于将所述符号数据产生相位增幅:当输入的调制电平为+1时,其相位增幅由一个符号周期内获得的采样点数目决定,当输入的调制电平为-1、+3、-3时,其相位增幅由输入电平与输入调制电平为+1时的相位增幅相乘得到;
相位累加模块,其用于将各符号周期产生的相位增幅进行累加,并分别进行正余弦幅度转换。
在本发明所述的在无线通信中实现调制中频数字化的系统中,所述变频滤波模块包括:
16倍升采样模块,其用于将通过所述正余弦幅度转换输出的两路信号进行数字变频,将所述信号提升到预设的中频频点;
成行滤波模块,其用于滤出由于变频所产生的镜像频点。
本发明还同时公开了一种在无线通信中实现调制中频数字化的方法,所述方法包括下列步骤:
a、根据不同的输入电平进行相应的相位增幅累加,并分别进行正余弦幅度变换输出;
b、将所述正余弦幅度变换输出的两路信号分别进行数字变频和滤波,并进行正交混频;
c、将所述两路信号调制到中频并完成数字正交合路输出。
在本发明所述的在无线通信中实现调制中频数字化的方法中,在执行所述步骤c之后进一步包括:
d、将所述完成数字正交合路的信号转换成模拟信号输出。
在本发明所述的在无线通信中实现调制中频数字化的方法中,所述步骤a进一步包括:
a1、将输入的数据转换成待调制的符号数据格式,并以预设的符号时钟输出;
a2、将所述符号数据产生相位增幅的步骤,具体包括:当输入的调制电平为+1时,其相位增幅由一个符号周期内获得的采样点数目决定,当输入的调制电平为-1、+3、-3时,其相位增幅由输入电平与输入调制电平为+1时的相位增幅相乘得到;
a3、将各符号周期产生的相位增幅进行累加,并分别进行正余弦幅度转换。
在本发明所述的在无线通信中实现调制中频数字化的方法中,所述步骤b进一步包括:
b1、将通过所述正余弦幅度转换输出的两路信号进行数字变频,将所述信号提升到预设的中频频点;
b2、滤出由于变频所产生的镜像频点。
本发明的有益效果是,由于本发明的实现采用了中频数字化技术,大大降低了射频前端的设计难度;并且本发明的算法采用了数字化实现的结构,节省了大量的现场可编程门阵列(Field Programmable Gate Array,简称FPGA)资源,降低了产品成本。
附图说明
下面将结合附图及实施例对本发明作进一步说明,附图中:
图1是本发明所述DMR通信系统调制链路结构框图;
图2是本发明所述连续相位调制模块FPGA实现结构示意图;
图3是本发明所述滤波模块FPGA实现结构示意图;
图4是本发明所述数字振荡器模块FPGA实现结构示意图;
图5是本发明所述混频模块FPGA实现结构示意图;
图6是本发明所述DMR通信系统调制链路FPGA实现结构示意图;
图7是本发明所述在无线通信中实现调制中频数字化的方法流程图。
具体实施方式
如图1所示,图中与数字信号处理器(Digital Signal Processor,简称DSP)接口完成链路层与物理层的数据交换,主要通过16位的数据总线缓存DSP发送来的数据并转换成待调制的符号数据格式,再以预设符号时钟(例如4.8KHz)输出。
连续相位调制模块是解决DMR调制算法的主要模块之一,其用于根据不同的输入电平进行相应的相位增幅累加,并分别进行正余弦幅度变换输出。
连续相位调制模块具体包括符号数据转换模块和相位增幅产生模块(图中未示出)。符号数据转换模块用于将输入的数据转换成待调制的符号数据格式,并以预设的符号时钟输出。相位增幅产生模块用于将所述符号数据产生相位增幅:当输入的调制电平为+1时,其相位增幅由一个符号周期内获得的采样点数目决定;当输入的调制电平为-1、+3、-3时,由连续相位调制理论可知,在符号周期内其相位增幅,其相位增幅可由输入电平与输入调制电平为+1时的相位增幅相乘得到。
相位累加模块主要是将各符号周期产生的相位增幅进行累加,并分别进行正余弦幅度转换,这样就可以达到DMR标准规定的4FSK调制的目的,避免了频率调制数字实现资源占用较大的缺点。
变频滤波模块用于将所述正余弦幅度变换输出的两路信号分别进行数字变频和滤波,其包括16倍升采样模块和成行滤波模块。16倍升采样模块用于将通过正余弦幅度转换输出的两路信号进行数字变频,将所述信号提升到预设的中频频点。滤波模块,即图中的成行滤波模块,用于滤出由于变频所产生的镜像频点。
混频模块用于将通过所述滤波输出的两路信号进行正交混频。
数字振荡器模块用于进行中频载波,将所述两路信号调制到中频并完成数字正交合路,经过数字/模拟转换模块转换成模拟信号输出。
下面结合上述各模块的FPGA的实现结构示意图进行说明。
连续相位调制模块FPGA实现结构示意图如图2所示,管脚定义如表1所示。phase_constant模块根据输入待调制符号产生相应的相位增幅,权衡相位量化精度与占用资源的比例,定义了17位寄存器做为相位常数值的量化表示,量化值如表2所示。modu_phase_acc模块累加phase_constant模块输出的相位值并转换至[-π,π]区间,以便dmr_modu_sin模块进行幅度转换。
表1连续相位调制模块管脚描述
信号名称 | 信号方向 | 信号描述 |
Clk_sys | IN | FPGA内614.4K系统时钟 |
Reset | IN | 复位信号 |
Clk_38_4k | IN | 使能时钟,38.4K |
Modu_symbol | IN | 待调制符号,由与DSP接口供给 |
Cos(11:0) | OUT | I路调制信号 |
Sin(11:0) | OUT | Q路调制信号 |
表2phase_constant模块相位常数
输入待调制信号 | 调制相位增幅(二进制表示) |
00 | 00000011011001001 |
01 | 00001010001011011 |
10 | 11111100100110111 |
11 | 11110101110100101 |
变频滤波模包括16倍升采样模块和滤波模块。16倍升采样模块将两路码速率由38.4KHz,提高到614.4KHz,并分别进行成形滤波。成形滤波器阶数为64阶,采样频率为614.4KHz,剪切频率为4.8KHz,通过Matlab仿真工具可得出所需要的各阶系数,量化后结果如表3所示。成形滤波器的设计采用Xilinx公司的滤波器IPCore核,如图3所示。管脚定义如表4所示。基于资源节省的考虑,滤波器的结构类型采用部分串行结构,即处理一个输入数据需要7个时钟,故加入一个Fir_data_hold模块,在滤波器处理结束后将正确的输出数据提取。
表364阶成型滤波器系数
阶数 | 系数 | 阶数 | 系数 | 阶数 | 系数 | 阶数 | 系数 |
1 | 91 | 17 | 966 | 33 | 2041 | 49 | 869 |
2 | 97 | 18 | 1064 | 34 | 2041 | 50 | 776 |
3 | 109 | 19 | 1163 | 35 | 1998 | 51 | 686 |
4 | 127 | 20 | 1262 | 36 | 1960 | 52 | 601 |
5 | 151 | 21 | 1359 | 37 | 1911 | 53 | 522 |
6 | 183 | 22 | 1455 | 38 | 1854 | 54 | 448 |
7 | 222 | 23 | 1546 | 39 | 1788 | 55 | 281 |
8 | 268 | 24 | 1633 | 40 | 1714 | 56 | 321 |
9 | 321 | 25 | 1714 | 41 | 1633 | 57 | 268 |
10 | 281 | 26 | 1788 | 42 | 1546 | 58 | 222 |
11 | 448 | 27 | 1854 | 43 | 1455 | 59 | 183 |
12 | 522 | 28 | 1911 | 44 | 1359 | 60 | 151 |
13 | 601 | 29 | 1960 | 45 | 1262 | 61 | 127 |
14 | 686 | 30 | 1998 | 46 | 1163 | 62 | 109 |
15 | 776 | 31 | 2025 | 47 | 1064 | 63 | 97 |
16 | 869 | 32 | 2041 | 48 | 966 | 64 | 91 |
表4成行滤波模块管脚定义
数字振荡器的采样频率设计为614.4KHz,中频频点为153.6KHz。采用Xilinx公司FPGA内置的DDS发生,如图3中nco_ip_design所示。constant_nco为31位数字振荡器步进常数,16进制值为20000000。管脚定义如表5所示。
表5数字振荡器模块管脚定义
信号名称 | 信号方向 | 信号描述 |
Clk_sys | IN | FPGA内614.4K系统时钟 |
Reset | IN | 复位信号 |
NCO_sin | OUT | I路载波 |
NCO_cos | OUT | Q路载波 |
混频模块的设计结构如图5所示,管脚定义如表6所示。nco_mult模块为乘法器,主要完成I,Q两路信号与中频I,Q两路载波的相乘。nco_add模块为加法器,完成I,Q两路信号的正交混频。nco_dac_add模块设计主要是满足所选择DAC芯片的特性要求。
表6混频模块管脚定义
本发明所用到的时钟可根据计数器分频获得,分别有系统时钟614.4K,使能时钟38.4K,614.4K。同时将614.4K做为系统时钟与部分模块的使能时钟,是为了便于系统升级。
本发明所述DMR通信系统调制链路FPGA实现结构如图6所示。Dmr_modu为连续相位调制模块,FIR_modu为变频滤波模块,NCO_sch为数字振荡器模块,modu_nco为混频模块。管脚定义如表4所示。
表7调制链路FPGA管脚定义
本发明还同时公开了一种在无线通信中实现调制中频数字化的方法,如图7所示,所述方法包括下列步骤:
步骤1:将输入的数据转换成待调制的符号数据格式,并以预设的符号时钟输出。
将该输出的符号数据产生相位增幅,具体包括:当输入的调制电平为+1时,其相位增幅由一个符号周期内获得的采样点数目决定,当输入的调制电平为-1、+3、-3时,其相位增幅由输入电平与输入调制电平为+1时的相位增幅相乘得到。然后将各符号周期产生的相位增幅进行累加,并分别进行正余弦幅度转换。
步骤2:根据不同的输入电平进行相应的相位增幅累加,并分别进行正余弦幅度变换输出。
步骤3:将通过所述正余弦幅度转换输出的两路信号进行数字变频,将所述信号提升到预设的中频频点。
步骤4:滤出由于变频所产生的镜像频点。
步骤5:将所述两路信号调制到中频并完成数字正交合路输出。
步骤6:将所述完成数字正交合路的信号转换成模拟信号输出。
虽然通过实施例描绘了本发明,本领域普通技术人员知道,本发明有许多变形和变化而不脱离本发明的精神,本发明的申请文件的权利要求包括这些变形和变化。
Claims (6)
1.一种在无线通信中实现调制中频数字化的系统,其特征在于,所述系统包括:
连续相位调制模块,其用于根据不同的输入电平进行相应的相位增幅累加,并分别进行正余弦幅度变换输出;
变频滤波模块,其用于将所述正余弦幅度变换输出的两路信号分别进行数字变频和滤波;
混频模块,其用于将通过所述滤波输出的两路信号进行正交混频,
数字振荡器模块,其用于进行中频载波,将所述两路信号调制到中频并完成数字正交合路;
其中,所述连续相位调制模块包括:
符号数据转换模块,其用于将输入的数据转换成待调制的符号数据格式,并以预设的符号时钟输出;
相位增幅产生模块,其用于将所述符号数据产生相位增幅:当输入的调制电平为+1时,其相位增幅由一个符号周期内获得的采样点数目决定,当输入的调制电平为-1、+3、-3时,其相位增幅由输入电平与输入调制电平为+1时的相位增幅相乘得到;
相位累加模块,其用于将各符号周期产生的相位增幅进行累加,并分别进行正余弦幅度转换。
2.根据权利要求1所述的在无线通信中实现调制中频数字化的系统,其特征在于,所述系统还包括:
数字/模拟转换模块,其用于将所述完成数字正交合路的信号转换成模拟信号输出。
3.根据权利要求1所述的在无线通信中实现调制中频数字化的系统,其特征在于,所述变频滤波模块包括:
16倍升采样模块,其用于将通过所述正余弦幅度转换输出的两路信号进行数字变频,将所述信号提升到预设的中频频点;
成行滤波模块,其用于滤出由于变频所产生的镜像频点。
4.一种在无线通信中实现调制中频数字化的方法,其特征在于,所述方法包括下列步骤
a、根据不同的输入电平进行相应的相位增幅累加,并分别进行正余弦幅度变换输出;
b、将所述正余弦幅度变换输出的两路信号分别进行数字变频和滤波,并进行正交混频;
c、将所述两路信号调制到中频并完成数字正交合路输出;
其中,所述步骤a进一步包括:
a1、将输入的数据转换成待调制的符号数据格式,并以预设的符号时钟输出;
a2、将所述符号数据产生相位增幅的步骤,具体包括:当输入的调制电平为+1时,其相位增幅由一个符号周期内获得的采样点数目决定,当输入的调制电平为-1、+3、-3时,其相位增幅由输入电平与输入调制电平为+1时的相位增幅相乘得到;
a3、将各符号周期产生的相位增幅进行累加,并分别进行正余弦幅度转换。
5.根据权利要求4所述的在无线通信中实现调制中频数字化的方法,其特征在于,在执行所述步骤c之后进一步包括:
d、将所述完成数字正交合路的信号转换成模拟信号输出。
6.根据权利要求4所述的在无线通信中实现调制中频数字化的方法,其特征在于,所述步骤b进一步包括:
b1、将通过所述正余弦幅度转换输出的两路信号进行数字变频,将所述信号提升到预设的中频频点;
b2、滤出由于变频所产生的镜像频点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2006101579040A CN101207593B (zh) | 2006-12-22 | 2006-12-22 | 一种在无线通信中实现调制中频数字化的系统及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2006101579040A CN101207593B (zh) | 2006-12-22 | 2006-12-22 | 一种在无线通信中实现调制中频数字化的系统及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101207593A CN101207593A (zh) | 2008-06-25 |
CN101207593B true CN101207593B (zh) | 2012-07-04 |
Family
ID=39567477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101579040A Active CN101207593B (zh) | 2006-12-22 | 2006-12-22 | 一种在无线通信中实现调制中频数字化的系统及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101207593B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101505184B (zh) * | 2009-02-27 | 2012-07-25 | 中国电子科技集团公司第五十四研究所 | 隐蔽卫星通信终端 |
CN102354076B (zh) * | 2011-06-29 | 2013-08-14 | 华中科技大学 | 一种光连续相位调制和解调装置 |
CN107994954B (zh) * | 2017-11-28 | 2020-07-31 | 中国电子科技集团公司第五十四研究所 | 一种模拟多普勒变化的正交调制信号生成装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1612555A (zh) * | 2003-10-29 | 2005-05-04 | 韩国电子通信研究院 | 减少地面数字电视广播系统中同频转发器时延的调制设备 |
CN1710898A (zh) * | 2005-06-29 | 2005-12-21 | 西安电子科技大学 | 连续相位信号的调制及解调方法 |
-
2006
- 2006-12-22 CN CN2006101579040A patent/CN101207593B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1612555A (zh) * | 2003-10-29 | 2005-05-04 | 韩国电子通信研究院 | 减少地面数字电视广播系统中同频转发器时延的调制设备 |
CN1710898A (zh) * | 2005-06-29 | 2005-12-21 | 西安电子科技大学 | 连续相位信号的调制及解调方法 |
Non-Patent Citations (4)
Title |
---|
Tor AULIN, Carl-Eric W. SUNDBERG.Continuous Phase Modulation - Part 1: FullResponse signalling.IEEE TRANSACTION ON COMMUNICATION29 3.1981,29(3),196-209. |
Tor AULIN, Carl-Eric W. SUNDBERG.Continuous Phase Modulation- Part 1: FullResponse signalling.IEEE TRANSACTION ON COMMUNICATION29 3.1981,29(3),196-209. * |
杨斌.多功能通信中频信号数字产生技术.电讯技术 3.2006,(3),93-95. |
杨斌.多功能通信中频信号数字产生技术.电讯技术 3.2006,(3),93-95. * |
Also Published As
Publication number | Publication date |
---|---|
CN101207593A (zh) | 2008-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Burns | Software defined radio for 3G | |
CN101378263B (zh) | 基于数字中频的多载波数字接收机及多载波数字接收方法 | |
CN101257482B (zh) | 数字基带可变速率转换调制系统的实现方法和实现装置 | |
CN103905368B (zh) | 一种适合于fpga实现的高速通信并行数字调制方法 | |
CN102751998A (zh) | 一种基于软件无线电接收机的数字中频模块 | |
CN101945490A (zh) | 一种基于软件无线电的无线通信系统终端设备 | |
AU751777B2 (en) | Wideband channelization with variable sampling frequency | |
CN101513003A (zh) | 用于极性发射机的相位至频率转换 | |
CN101340256A (zh) | 多模射频信号发生器及其信号产生方法 | |
US20050032480A1 (en) | Digital filter for software-defined radio system, digital intermediate frequency signal processing apparatus having the digital filter, and method thereof | |
KR100696944B1 (ko) | 하이브리드 소프트웨어-정의 라디오 | |
CN101207593B (zh) | 一种在无线通信中实现调制中频数字化的系统及其方法 | |
CN100421437C (zh) | 高频带利用率的信息调制和解调方法 | |
US9780729B2 (en) | Signal frequency conversion circuit and signal frequency conversion method | |
CN110398756A (zh) | 基于vivado+hls的北斗b3抗干扰天线 | |
CN102460978A (zh) | 双信道传输 | |
CN104054312A (zh) | 基于多相调制生成输出信号的发射机前端装置 | |
EP3435550B1 (en) | Digital up-converter and method therefor | |
CN101764817A (zh) | 无线接入数据终端及其实现数据通信的系统和方法 | |
US7693236B2 (en) | If-to-baseband conversion for flexible frequency planning capability | |
CN106059708B (zh) | 一种多码率数据无线传输系统 | |
CN102510264A (zh) | 数字下变频器及其实现方法 | |
Li | Analysis and design of software defined radio | |
CN202772875U (zh) | 一种基于软件无线电接收机的数字中频模块 | |
CN201256398Y (zh) | 多模射频信号发生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |