CN202309693U - 基于射频数字化的短波自动控制通信单元 - Google Patents

Abstract

本实用新型公开了一种基于射频数字化的短波自动控制通信单元，包括DSP主片、DSP从片和FPGA，其中所述DSP主片用于完成控制及各种基本功能，DSP从片用于完成声码编解码；FPGA用于实现收中频70M和发射频数字化。所述的基于射频数字化的短波自动控制通信单元，所述FPGA中包括上变频模块和下变频模块。应用的射频数字化技术，省略了原有短波电台中的模拟处理环节，可以达到缩小电台体积和减少电台重量的目的，提高了电台的灵活性、可靠性。另外，由于采用了数字形式的射频信号，可以更好的提高电台性能。

Description

基于射频数字化的短波自动控制通信单元

技术领域

本实用新型涉及一种基于射频数字化的短波自动控制通信单元，属于短波通信技术领域。

背景技术

1、射频数字化技术：采用发通道的射频数字化技术，将宽带D/A尽可能地靠近天线，减少模拟环节，具有的可靠性高，稳定性好，抗干扰能力强的优点，而且由于减少了过多的模拟环节，所以它还具有体积小、功耗低、灵活可变的优点，也有利于简化系统设计和降低成本；

2、美国最新三代技术：采用美国第三代军用标准实现的自动控制通信技术，电台可以根据用户需求分别建立自适应和数字跳频链路，完成语音或数据的实时通信。3G电台具有比2G电台同步可靠、链路稳定、能够实现业务跟踪等优势，并且可以在定频和跳频之间进行功能转换；

3、短波数据链I型链：数据链是一种用于军事的信息传输处理系统，它可以按规定的消息格式和通信协议，在传感器、指控系统与武器系统之间实时传输和处理战术信息。I型链采用集中控制方式，网络在中心节点的控制下运行，有轮询、测试、广播三种工作模式，采用扩频编码调制，提高了抗干扰性。

实用新型内容

本实用新型所要解决的技术问题是针对现有技术的不足，提供一种基于射频数字化的短波自动控制通信单元。

一种基于射频数字化的短波自动控制通信单元，包括DSP主片、DSP从片和FPGA，其中所述DSP主片用于完成数据编解码、调制解调功能，DSP从片用于完成声码编解码；FPGA用于实现收中频70M和发射频数字化。

所述的基于射频数字化的短波自动控制通信单元，所述FPGA中包括上变频模块和下变频模块，其中下变频模块用于完成将14位AD送来的采样数据进行解调及抽取得到基带数据。

所述的基于射频数字化的短波自动控制通信单元，所述上变频模块用于完成将DSP主片送进来的基带数据调制及内插得到射频数据。

应用的射频数字化技术，省略了原有短波电台中的模拟处理环节，可以达到缩小电台体积和减少电台重量的目的，提高了电台的灵活性、可靠性。另外，由于采用了数字形式的射频信号，可以更好的提高电台性能。为400W大功率短波电台提供射频数字化与业务数字化的综合统一平台。主要完成射频的数字化和调制解调，及自动控制通信、声码、短波综合数据链I型、数字静噪和降噪。

附图说明

图1为本实用新型基于射频数字化的短波自动控制通信单元的结构示意图；

图2为本实用新型下变频模块结构示意图；

图3为上变频模块结构示意图。

具体实施方式

以下结合具体实施例，对本实用新型进行详细说明。

实施例1

如图1所示，基于射频数字化的短波自动控制通信单元的结构示意图，采用双DSP+FPGA的架构方案。其中DSP主片用于完成数据编解码、调制解调功能，DSP从片用于完成声码编解码；FPGA用于实现收中频70M和发射频数字化。

其中，接收通道：接收70M射频信号转换为差分信号，经过放大器放大，再经过14位A/D(选用AD9245，采样率36M)转换为数字信号送入FPGA，由FPGA经过下变频处理后，数码率变为9.6K，送入DSP主片进行低通滤波，然后由基带A/D(TLV320AIC20)输出。

发送通道：音频接口输入音频信号，经过基带A/D(TLV320AIC20)变换后以同步串行传输模式进入到DSP主片，在DSP主片中进行基带信号处理，然后送入FPGA进行上变频，其上变频率由主控单元通过主控接口发送的频率字决定，其范围为1.6MHz～29.999MHz，最后射频信号经16位D/A(AD9722)输出给射频单元。

DSP主片、DSP从片都采用了广泛使用的TMS320c5416DSP芯片，数据编解码、调制解调功能在DS P主片中实现，声码的编解码在DSP从片中实现，FLASH用于存储DSP程序。

FPGA模块采用Xilinx公司的Spartan-3A系列的XC3SD1800A，门级数为1800K，逻辑单元数10476个，有8个DCM，最大用户I/O达519个，最大差分I/O对为227个；主要实现数字上、下变频、滤波、与主控单元、上位机等之间数据交换以及整个硬件平台的逻辑控制。

实施例2

如图2所示，FPGA中包括上变频模块和下变频模块，其中下变频模块用于完成将14位AD送来的采样数据sample_data进行解调及抽取得到dinI(15:0)/dinQ(15:0)两路基带数据，下变频模块包括：数控本振(NCO)和数字混频、积分梳状滤波器抽取组(CIC)、160阶FIR滤波器。NCO和数字混频，将信号下变频至零中频。CIC滤波抽取组的主要目的是完成采样速率的抽取功能，通过大的抽取，使数据流速率快速降下来。采样数据sample_data是14位宽的数据，其速率为36Mbps。NCO产生的两个正交本振序列cos(ωcn)和sin(ωcn)为16位宽的数据，sample_data与cos(ωcn)和sin(ωcn)分别相乘后得同相分量(dinI(15:0))和正交分量(dinQ(15:0))，数据经过两个五级CIC抽取器抽取和滤波，总抽取因子D＝3750，其速率下降到9.6Kbps，ddc_outI(15:0)和ddc_outQ(15:0)最终通过16位并行数据总线送往DSP主片进行后续处理。

采用CIC作为首级低通滤波和抽取的原因是，这里的滤波运算就是卷积运算，不外做乘加运算，DSP做乘法运算比做加法运算更加复杂，而输入到抽取系统的数据速率就是ADC的采样速率，非常高。使得DSP难以胜任，由于CIC滤波器系数的特殊性(系数都是1)，因此滤波运算只做加法运算，如果CIC的阶数设计成与抽取因子一样，这样了滤波和抽取的控制和实现非常简单，只需将顺序输入的样本数据按抽取因子个数相加后输出，就完成了滤波和抽取。DSP的处理速度只需与输入的速率一样即可，所以CIC特别适合于抽取系统中的第一级抽取和进行大的抽取因子的工作。FIR滤波器主要目的是对整个信道进行整形滤波，信号经CIC滤波抽取后，输入到FIR滤波器时采样速率相对来说已经很低，所以在一定的处理时钟速率下，能够有更高阶的FIR滤波，使得滤波器的通带波动、过渡带带宽、阻带最小衰减等指标能够设计得很好。

实施例3

如图3所示是FPGA中上变频模块的结构示意图，该上变频模块用于完成将DSP主片送进来的基带数据调制及内插得到射频数据，包括整形滤波器、CIC滤波器、混频器。DSP主片输出I、Q两路16位宽的数据，分别为dinI(15:0)和dinQ(15:0)，其数据速率是9.6Kbps。数据进入上变频模块后首先进行FIR滤波，滤波器系数为16位宽，与dinI(15:0)和dinQ(15:0)分别相乘后得到的数据为32位，根据仿真情况截取其中的16位送出，最后数据经五级CIC滤波后与NCO产生的载波信号相乘，最后输出的信号为14位宽数据，因为选用的DAC是14bit的。

所述NCO是一个直接数字频率合成器(DDS)，输出可以根据输入的频率控制字进行控制，其频率范围是1.6MHz～29.999MHz。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本实用新型所附权利要求的保护范围。

Claims (2)

1.一种基于射频数字化的短波自动控制通信单元，其特征在于，包括DSP主片、DSP从片和FPGA，其中FPGA与所述DSP主片连接，DSP从片与所述DSP主片连接。

2.根据权利要求1所述的基于射频数字化的短波自动控制通信单元，其特征在于，所述FPGA中包括上变频模块和下变频模块，其中下变频模块用于完成将14位AD送来的采样数据进行解调及抽取得到基带数据。 

Images