CN215300626U - 一种2-18GHz的多通道接收的微波收发组件 - Google Patents

Abstract

本实用新型提出了一种2‑18GHz的多通道接收的微波收发组件，包括采集单元、干扰通道单元、测向通道单元和本振单元；所述采集单元包括第二FPGA单元、DAC模块、ADC模块以及与DAC模块、ADC模块连接的第一FPGA单元；所述干扰通道单元包括四组接收通道和一组发射通道；所述第一FPGA单元通过DAC模块与发射通道连接；干扰通道单元的四组所述接收通道分别连接一组ADC模块后与第一FPGA单元连接；所述测向通道包括四组接收通道，且测向通道的四组接收通道对应连接四组ADC模块后与第一FPGA单元连接；所述本振单元分别与第一校准开关、第二校准开关、发射通道、接收通道、第二FPGA单元连接。

Description

一种2-18GHz的多通道接收的微波收发组件

技术领域

本实用新型属于通信技术领域，具体地说，涉及一种2-18GHz的多通道接收的微波收发组件。

背景技术

近年来，随着微波器件和工艺的发展，微波电路设计日益成熟，加上微波技术的诸多优点，世界各国广泛的将微波技术用于雷达，通信，导航，遥测，电子战等系统中。

微波变频器作为微波收发系统的重要组件，是影响整个系统的关键部分。随着卫星通信、电子对抗、雷达等技术的发展，特别是由于无线电通信频率资源的日益紧张，分配到各类通信系统的频率间隔越来越密，应用频率越来越高，频带越来越宽，必然对微波下变频器提出了越来越高的要求。

在接收系统中，接收前端部件对系统整体性能起着至关重要的作用，其宽带特性，高动态指标是实现中的难点，并且集成化，小型化的发展趋势对接收前端的设计也提出了更高要求。

对微波收发组件的研究始终是研究人员的重点。而根据实际的系统要求，通过细致的分析，及对宽带特性的实现的研究。当下存在2～18GHz宽带微波收、发组件的需求。

实用新型内容

本实用新型基于现有技术的上述需求，提出了一种2-18GHz的多通道接收的微波收发组件；通过设置干扰通道单元、测向通道单元、本振单元和采集单元等，实现了多路的采集，及对多路采集到的信号转变为中频信号输出。

本实用新型具体实现内容如下：

本实用新型提出了一种2-18GHz的多通道接收的微波收发组件，用于接收多路2-18GHz的宽带信号，然后输出中频信号；所述微波收发组件包括采集单元、干扰通道单元、测向通道单元、第一校准开关、第二校准开关和本振单元；

所述采集单元包括第二FPGA单元、DAC模块、ADC模块以及与DAC模块、ADC模块连接的第一FPGA单元；所述ADC模块设置八组；

所述干扰通道单元包括四组接收通道和一组发射通道；所述第一FPGA单元通过DAC模块与发射通道连接；干扰通道单元的四组所述接收通道分别连接一组ADC模块后与第一FPGA单元连接；

所述测向通道包括四组接收通道，且测向通道的四组接收通道对应连接四组ADC模块后与第一FPGA单元连接；

所述第一校准开关与干扰通道单元的四组接收通道的输入端连接；所述第二校准开关与测向通道单元的四组接收通道的输入端连接；

所述本振单元分别与第一校准开关、第二校准开关、发射通道、接收通道、第二FPGA单元连接。

为了更好地实现本实用新型，进一步地，所述本振单元包括第一本振信号单元、第二本振信号单元、校准源单元、第一放大单元、第二放大单元、第三放大单元、第一滤波单元、第二滤波单元、第一功分单元、第二功分单元、第三功分单元；

所述第一本振信号单元的输出端与第一放大单元、第一滤波单元、第一功分单元依次连接，并通过第一功分单元分别与发射通道和接收通道连接；

所述第二本振信号单元的输出端与第二放大单元、第二滤波单元、第二功分单元依次连接，并通过第二功分单元分别与发射通道和接收通道连接；

所述校准源单元的输出端与第三放大单元、第三功分单元依次连接，并通过第三功分单元分别与第一校准开关和第二校准开关连接；

所述第一本振信号单元、第二本振信号单元、校准源单元都还分别与第二FPGA单元连接。

为了更好地实现本实用新型，进一步地，所述接收通道包括第一放大器、第一数控衰减器、第一滤波器、第一混频器、第二放大器、第二滤波器、第二混频器、第三放大器、第三滤波器；

所述第一校准开关和第二校准开关的输入端依次与对应的接收通道的第一放大器、第一数控衰减器、第一滤波器、第一混频器、第二放大器、第二滤波器、第二混频器、第三放大器、第三滤波器，并通过第三滤波器的输出端与对应的ADC模块连接；

所述第一混频器与第二功分单元的输出端连接；所述第二混频器与所述第一功分单元的输出端连接。

为了更好地实现本实用新型，进一步地，所述发射通道包括第四滤波器、第二数控衰减器、第四放大器、第五滤波器、第三混频器、第六滤波器、第五放大器、第四混频器、第七滤波器、第六放大器；

所述DAC模块的输出端依次连接发射通道的第四滤波器、第二数控衰减器、第四放大器、第五滤波器、第三混频器、第六滤波器、第五放大器、第四混频器、第七滤波器、第六放大器后，通过第六放大器的输出端进行信号的输出；

所述第三混频器与第一功分单元的输出端连接；所述第四混频器与所述第二功分单元的输出端连接。

为了更好地实现本实用新型，进一步地，所述第一滤波器为开关滤波器组。

为了更好地实现本实用新型，进一步地，所述第七滤波器为开关滤波器组。

为了更好地实现本实用新型，进一步地，所述第一FPGA单元采用FPGA V7型号的芯片。

附图说明

图1为本实用新型系统结构示意图；

图2为第一FPGA单元的结构示意图；

图3为接收通道的结构示意图；

图4为发射通道的结构示意图。

具体实施方式

为了更清楚地说明本实用新型实施例的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本实用新型中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

实施例1：

本实施例提出了一种2-18GHz的多通道接收的微波收发组件，用于接收多路2-18GHz的宽带信号，然后输出中频信号；如图1所示，所述微波收发组件包括采集单元、干扰通道单元、测向通道单元、第一校准开关、第二校准开关和本振单元；

所述采集单元包括第二FPGA单元、DAC模块、ADC模块以及与DAC模块、ADC模块连接的第一FPGA单元；所述ADC模块设置八组；

所述干扰通道单元包括四组接收通道和一组发射通道；所述第一FPGA单元通过DAC模块与发射通道连接；干扰通道单元的四组所述接收通道分别连接一组ADC模块后与第一FPGA单元连接；

所述测向通道包括四组接收通道，且测向通道的四组接收通道对应连接四组ADC模块后与第一FPGA单元连接；

所述第一校准开关与干扰通道单元的四组接收通道的输入端连接；所述第二校准开关与测向通道单元的四组接收通道的输入端连接；

所述本振单元分别与第一校准开关、第二校准开关、发射通道、接收通道、第二FPGA单元连接。

实施例2：

本实施例在上述实施例1的基础上，为了更好地实现本实用新型，进一步地，如图1所示，所述本振单元包括第一本振信号单元、第二本振信号单元、校准源单元、第一放大单元、第二放大单元、第三放大单元、第一滤波单元、第二滤波单元、第一功分单元、第二功分单元、第三功分单元；

所述第一本振信号单元的输出端与第一放大单元、第一滤波单元、第一功分单元依次连接，并通过第一功分单元分别与发射通道和接收通道连接；

所述第二本振信号单元的输出端与第二放大单元、第二滤波单元、第二功分单元依次连接，并通过第二功分单元分别与发射通道和接收通道连接；

所述校准源单元的输出端与第三放大单元、第三功分单元依次连接，并通过第三功分单元分别与第一校准开关和第二校准开关连接；

所述第一本振信号单元、第二本振信号单元、校准源单元都还分别与第二FPGA单元连接。

本实施例的其他部分与上述实施例1相同，故不再赘述。

实施例3：

本实施例在上述实施例1-2任一项的基础上，为了更好地实现本实用新型，进一步地，如图4所示，所述接收通道包括第一放大器、第一数控衰减器、第一滤波器、第一混频器、第二放大器、第二滤波器、第二混频器、第三放大器、第三滤波器；

所述第一校准开关和第二校准开关的输入端依次与对应的接收通道的第一放大器、第一数控衰减器、第一滤波器、第一混频器、第二放大器、第二滤波器、第二混频器、第三放大器、第三滤波器，并通过第三滤波器的输出端与对应的ADC模块连接；

所述第一混频器与第二功分单元的输出端连接；所述第二混频器与所述第一功分单元的输出端连接。

本实施例的其他部分与上述实施例1-2任一项相同，故不再赘述。

实施例4：

本实施例在上述实施例1-3任一项的基础上，为了更好地实现本实用新型，进一步地，如图3所示，所述发射通道包括第四滤波器、第二数控衰减器、第四放大器、第五滤波器、第三混频器、第六滤波器、第五放大器、第四混频器、第七滤波器、第六放大器；

所述DAC模块的输出端依次连接发射通道的第四滤波器、第二数控衰减器、第四放大器、第五滤波器、第三混频器、第六滤波器、第五放大器、第四混频器、第七滤波器、第六放大器后，通过第六放大器的输出端进行信号的输出；

所述第三混频器与第一功分单元的输出端连接；所述第四混频器与所述第二功分单元的输出端连接。

工作原理：

本实施例的其他部分与上述实施例1-3任一项相同，故不再赘述。

实施例5：

本实施例在上述实施例1-4任一项的基础上，组件指标性能设计要求具体如下：

接收支路技术要求：

a)接收通道输入频率范围：2GHz～18GHz；

b)变频通道中频：960MHz±250MHz；

a)接收通道数： 8通道；

b)预选滤波器频率扩展：

1)500MHz@2GHz～18GHz频段（变频通道）。

c)噪声系数：≤10dB；

d)瞬时带宽：

1)500MHz@2GHz～18GHz变频通道；

e)中频输出电平：+5dBm（Max）；

f)增益及动态：

1)接收瞬时动态：≥55dB；

2)接收增益：30dB；

3)增益步进： 1dB step，5bit。（其中20dB开放给外部用于外部小步进控制，11dB内部功率校正使用）；

g)线性输出P-1：+9dBm～+11dBm；

h)带内波动：

中频带内波动：＜3dB；

i)变频通道中频带外抑制：

≥28dB@（10MHz～600MHz， 1360MHz～4000MHz范围内）；

j)杂散、交调、镜像抑制：≥60dB；

k)通道间隔离：≥70dB；

l)通道间切换时间：≤150ns；

m)杂波电平：≤-95dBm；

n)本振步进：250MHz@2GHz～18GHz变频通道；

o)抗烧毁功率：2W连续波（射频输入端口）；

p)相位噪声：（中频端测试，按18GHz射频输入，中频输出1。8GHz测试）

1)≤-83dBc/Hz@1KHz（常温测试）；

2)≤-88dBc/Hz@10KHz（常温测试）；

发射支路技术要求

a)发射通道输出频率范围：2GHz～18GHz；

b)变频通道中频输入：960MHz±250MHz，-5dBm±1dB；

c)发射支路输出电平：0dBm±1dB；

d)通道数： 1通道发射；

e)预选滤波器频率扩展：

1)500MHz@2GHz～18GHz频段（变频通道）。

f)瞬时带宽：

1)500MHz@2GHz～18GHz变频通道；

g)发射带内波动：＜±2dB；

h)变频通道中频带外抑制：

≥28dB@（10MHz～600MHz， 1360MHz～4000MHz范围内）；

i)本振步进：250MHz@2GHz～18GHz变频通道；

j)发射增益：31dB可调，0。5dB step，6bit。（其中20dB开放给外部用于外部小步进控制，11dB内部功率校正使用）；

k)输出谐波抑制：≥60dBc；

l)输出杂散抑制：≥60dBc；

m)相位噪声：（射频端测试，按18GHz射频输出测试）

1)≤-83dBc/Hz@1KHz（常温测试）；

2)≤-88dBc/Hz@10KHz（常温测试）；

3)通道间隔离：≥70dB；

工作原理：组件内部包含8路接收通道，1个发射模块，每个通路均为两次变频超外差方式。

接收通道由于输入频率范围较宽，需要在输入前端设置一级开关滤波器组进行分段滤波，对带外杂散进行抑制，同时，为了降低通道噪声，在前端适当位置放置低噪声放大器。一次及二次混频后放置滤波器，带宽设置为0.5GHz，进一步滤除带外杂散信号。由于输入信号频率范围较宽，需要在合适的位置放置均衡器，用于宽带信号的幅度均衡。在链路的合适位置放置数控衰减器，确保通道在全频率范围内的平坦度。

发射通道输出频率范围较宽，需要在输出端设置一级开关滤波器组进行分段滤波，对带外杂散进行抑制。中频及一次混频后放置滤波器，带宽设置为0.5GHz，进一步滤除带外杂散信号。由于输入信号频率范围较宽，需要在合适的位置放置均衡器，用于宽带信号的幅度均衡。在链路的合适位置放置数控衰减器，确保通道在全频率范围内的平坦度。

接收和发射通道的功能框图如图3和图4所示。

接收通道包含两级混频器，接收输入端口设置一级开关，切换校准和接收输入信号。

接收和发射通道需设置级数控衰减器，用于通道幅度校准和系统应用。

在接收前端以及第一第二混频器输出都设置滤波器，对交调杂散进行滤波。在接收前端放置一级数控衰减器，用于增加输入信号电平范围。

在发射混频器前后电路中放置合适的滤波器，对交调杂散进行滤波。在发射链路中放置两级数控衰减器，用于满足系统应用。

本实施例的其他部分与上述实施例1-4任一项相同，故不再赘述。

实施例6：

本实施例在上述实施例1-5任一项的基础上，如图2所示，第一FPGA单元模块以高性能FPGA为核心，预留DSP处理器，以完成复杂运算，在FPGA外围连接ADC、DAC、内存、时钟，以此构建出结构简洁、功能强大、性能卓越的系统。板载8通道ADC，每通道采用率最高可达1GSPS，分辨率为14bit，有效位数可达9.4bit（@985MHz 信号），1通道DAC，最大采样率到2.5GSPS，基带模式下为直流至1.25 GHz，混合模式下为1.25至3.0 GHz。

中频频率为960MHz，带宽500MHz，根据采样定律，采样率可以设计为1.25GSPS，各通道之间采用时钟同步-SYNC同步信号完成同步采样，板内设计双通道DDR缓存，满足处理需求，对外传输可以采用GTH、千兆网、万兆网、PCIe等接口（根据用户实际需求选择），板内预留一个DSP处理器，以满足不同算法需求。DAC产生960MHz，带宽500MHz的中频信号。

组件采用直流电源供电，将外部高电压直流电源通过DCDC芯片转化为低电压供给内部器件使用，并且在器件供电位置加退耦电容，滤除电源处理不干净带来的电源纹波。电源接口有防接反电路保护电路，从而有效的保证了系统的可靠性、稳定性。供电电压: 12V，通过DCDC电路转换成5。3V左右，再经过LDO分别稳压到5V或3。3V等给各器件供电。

选用高效率的DCDC。选择合适的负载电流区域，保证DCDC的效率在95%。

本实施例的其他部分与上述实施例1-5任一项相同，故不再赘述。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。

Claims (8)

1.一种2-18GHz的多通道接收的微波收发组件，用于接收多路2-18GHz的宽带信号，然后输出中频信号；其特征在于，包括采集单元、干扰通道单元、测向通道单元、第一校准开关、第二校准开关和本振单元；

所述采集单元包括第二FPGA单元、DAC模块、ADC模块以及与DAC模块、ADC模块连接的第一FPGA单元；所述ADC模块设置八组；

所述干扰通道单元包括四组接收通道和一组发射通道；所述第一FPGA单元通过DAC模块与发射通道连接；干扰通道单元的四组所述接收通道分别连接一组ADC模块后与第一FPGA单元连接；

所述测向通道包括四组接收通道，且测向通道的四组接收通道对应连接四组ADC模块后与第一FPGA单元连接；

所述第一校准开关与干扰通道单元的四组接收通道的输入端连接；所述第二校准开关与测向通道单元的四组接收通道的输入端连接；

所述本振单元分别与第一校准开关、第二校准开关、发射通道、接收通道、第二FPGA单元连接。

2.如权利要求1所述的一种2-18GHz的多通道接收的微波收发组件，其特征在于，所述本振单元包括第一本振信号单元、第二本振信号单元、校准源单元、第一放大单元、第二放大单元、第三放大单元、第一滤波单元、第二滤波单元、第一功分单元、第二功分单元、第三功分单元；

所述第一本振信号单元的输出端与第一放大单元、第一滤波单元、第一功分单元依次连接，并通过第一功分单元分别与发射通道和接收通道连接；

所述第二本振信号单元的输出端与第二放大单元、第二滤波单元、第二功分单元依次连接，并通过第二功分单元分别与发射通道和接收通道连接；

所述校准源单元的输出端与第三放大单元、第三功分单元依次连接，并通过第三功分单元分别与第一校准开关和第二校准开关连接；

所述第一本振信号单元、第二本振信号单元、校准源单元都还分别与第二FPGA单元连接。

3.如权利要求2所述的一种2-18GHz的多通道接收的微波收发组件，其特征在于，所述接收通道包括第一放大器、第一数控衰减器、第一滤波器、第一混频器、第二放大器、第二滤波器、第二混频器、第三放大器、第三滤波器；

所述第一校准开关和第二校准开关的输入端依次与对应的接收通道的第一放大器、第一数控衰减器、第一滤波器、第一混频器、第二放大器、第二滤波器、第二混频器、第三放大器、第三滤波器，并通过第三滤波器的输出端与对应的ADC模块连接；

所述第一混频器与第二功分单元的输出端连接；所述第二混频器与所述第一功分单元的输出端连接。

4.如权利要求3所述的一种2-18GHz的多通道接收的微波收发组件，其特征在于，所述发射通道包括第四滤波器、第二数控衰减器、第四放大器、第五滤波器、第三混频器、第六滤波器、第五放大器、第四混频器、第七滤波器、第六放大器；

所述DAC模块的输出端依次连接发射通道的第四滤波器、第二数控衰减器、第四放大器、第五滤波器、第三混频器、第六滤波器、第五放大器、第四混频器、第七滤波器、第六放大器后，通过第六放大器的输出端进行信号的输出；

所述第三混频器与第一功分单元的输出端连接；所述第四混频器与所述第二功分单元的输出端连接。

5.如权利要求3所述的一种2-18GHz的多通道接收的微波收发组件，其特征在于，所述第一滤波器为开关滤波器组。

6.如权利要求4所述的一种2-18GHz的多通道接收的微波收发组件，其特征在于，所述第七滤波器为开关滤波器组。

7.如权利要求2所述的一种2-18GHz的多通道接收的微波收发组件，其特征在于，所述发射通道包括第四滤波器、第二数控衰减器、第四放大器、第五滤波器、第三混频器、第六滤波器、第五放大器、第四混频器、第七滤波器、第六放大器；

所述DAC模块的输出端依次连接发射通道的第四滤波器、第二数控衰减器、第四放大器、第五滤波器、第三混频器、第六滤波器、第五放大器、第四混频器、第七滤波器、第六放大器后，通过第六放大器的输出端进行信号的输出；

所述第三混频器与第一功分单元的输出端连接；所述第四混频器与所述第二功分单元的输出端连接。

8.如权利要求1所述的一种2-18GHz的多通道接收的微波收发组件，其特征在于，所述第一FPGA单元采用FPGA V7型号的芯片。

Images