CN210958360U - 信号处理电路和天线装置 - Google Patents

Abstract

本申请涉及一种信号处理电路和天线装置，其中一种信号处理电路，包括多通道抗干扰射频芯片；模数转换器，模数转换器连接抗干扰射频芯片；抗干扰基带部分，抗干扰基带部分连接模数转换器；数模转换器，数模转换器连接抗干扰基带部分。通过采用多通道抗干扰射频芯片实现射频信号的抗干扰处理，多通道抗干扰射频芯片内集成了射频低噪声放大器、混频器、可调中频增益放大器和锁相环电路，无需外部本振，只需少许无源器件即可构成多通道抗干扰信道，从而可降低设计复杂度；同时，多通道射频芯片的功耗低、信道一致性好、设计简单、尺寸小和隔离度高，无需更改硬件参数以调整增益、噪声、幅度和相位等指标，从而可降低调试难度，并进行大批量生产。

Description

信号处理电路和天线装置

技术领域

本申请涉及通信技术领域，特别是涉及一种信号处理电路和天线装置。

背景技术

随着北斗系统的日趋完善，北斗卫星导航产品在民用领域和军事领域均实现较大规模的普及和推广，摆脱了国外导航系统的制约。但是由于北斗卫星导航信号频率特性和调制特性已知，在利用北斗卫星系统进行通信时，信号载噪比偏低，容易受到宽带压制式干扰，导致定位和通信功能失效。

为降低干扰对传输信号的影响，一般需要在天线处根据通道数量设置对应的信号处理电路，信号处理电路包括与通道数量相对应的单通道抗干扰电路。其中，单通道抗干扰电路的电路图可如图1所示，抗干扰电路由射频放大器、混频器、中频滤波器、中频放大器和本振电路组成。若需要实现8通道的信号处理电路，则需要设置8个如图1所示出的电路。

然而在实现过程中，发明人发现传统技术中至少存在如下问题：为确保通道的隔离度达到指标要求，以及各通道的一致性，传统的信号处理电路存在调试难度大的问题。

实用新型内容

基于此，有必要针对上述技术问题，提供一种能够降低调制难度的信号处理电路和天线装置。

为了实现上述目的，一方面，本申请实施例提供了一种信号处理电路，包括：

多通道抗干扰射频芯片；

模数转换器，模数转换器连接抗干扰射频芯片；

抗干扰基带部分，抗干扰基带部分连接模数转换器；

数模转换器，数模转换器连接抗干扰基带部分。

在其中一个实施例中，多通道抗干扰射频芯片的数量为至少两个；模数转换器的数量为至少两个；

各多通道抗干扰射频芯片与各模数转换器一一对应连接。

在其中一个实施例中，还包括中频滤波器；中频滤波器设于多通道抗干扰射频芯片与模数转换器之间。

在其中一个实施例中，还包括射频信号耦合器和第一中频信号耦合器；

射频信号耦合器连接多通道抗干扰射频芯片；第一中频信号耦合器设于多通道抗干扰射频芯片与中频滤波器之间。

在其中一个实施例中，还包括上变频电路；上变频电路分别连接数模转换器和多通道抗干扰射频芯片。

在其中一个实施例中，还包括第二中频信号耦合器；

第二中频信号耦合器设于上变频电路与数模转换器之间。

在其中一个实施例中，抗干扰基带部分包括FPGA芯片和DSP芯片；

FPGA芯片分别连接模数转换器、数模转换器和DSP芯片。

在其中一个实施例中，信号处理电路还包括第一存储器和第二存储器；

第一存储器连接FPGA芯片；第二存储器连接DSP芯片。

在其中一个实施例中，模数转换器为多通道高速串行模数转换器；

和/或

多通道抗干扰射频芯片为四通道抗干扰射频芯片。

另一方面，本申请实施例还提供了一种天线装置，包括天线阵列、低噪声放大电路以及上述任一实施例中的信号处理电路；

天线阵列连接低噪声放大电路；低噪声放大电路连接信号处理电路。

上述技术方案中的一个技术方案具有如下优点和有益效果：

信号处理电路包括多通道抗干扰射频芯片、模数转换器、抗干扰基带部分和数模转换器，多通道抗干扰射频芯片连接模数转换器，模数转换器连接抗干扰基带部分，抗干扰基带部分连接数模转换器，通过采用多通道抗干扰射频芯片实现射频信号的抗干扰处理，多通道抗干扰射频芯片内集成了射频低噪声放大器、混频器、可调中频增益放大器和锁相环电路，无需外部本振，只需少许无源器件即可构成多通道抗干扰信道，从而可降低设计复杂度；同时，多通道射频芯片的功耗低、信道一致性好、设计简单、尺寸小和隔离度高，无需更改硬件参数以调整增益、噪声、幅度和相位等指标，从而可降低调试难度，并进行大批量生产。

附图说明

通过附图中所示的本申请的优选实施例的更具体说明，本申请的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。

图1为一个传统技术中单通道抗干扰电路的电路图；

图2为一个实施例中信号处理电路的第一示意性结构框图；

图3为一个实施例中信号处理电路的第二示意性结构框图；

图4为一个实施例中信号处理电路的第三示意性结构框图；

图5为一个实施例中信号处理电路的第四示意性结构框图；

图6(a)为一个实施例中信号处理电路集成器件的俯视图；

图6(b)为一个实施例中信号处理电路集成器件的后视图；

图7为一个实施例中天线装置的示意性结构框图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。

需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件并与之结合为一体，或者可能同时存在居中元件。本文所使用的术语“输入端”、“输入端”以及类似的表述只是为了说明的目的。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在多通道的信号处理电路中，需要确保每个通道的噪声、幅度、增益和相位等指标都在误差范围内，以保证一致性，同时还需要确保通道的隔离度达到指标要求。传统的信号处理电路通过分离器件进行设计得到，为确保各信道一致性和隔离度指标，传统的信号处理电路的设计复杂，且调试难度大。

同时，采用分离器件进行设计多通道的信号处理电路，射频处理电路与基带处理电路部分分离，为两个独立的电路模块。当需要增加通道数时，需要额外增加多类型和多数量的器件，如射频放大器、混频器、中频放大器和本振电路等，增大了信号处理电路的功耗和体积，并且需要独立的本振电路。

此外，在传统的信号处理电路中，单通道的抗干扰电路中所采用的关键器件，如射频放大器、混频器、中频放大器和本振电路均为进口器件，不利于军用装备自助可控。

本申请的信号处理电路，通过采用多通道抗干扰射频芯片实现射频信号的抗干扰处理，多通道抗干扰射频芯片内集成了射频低噪声放大器、混频器、可调中频增益放大器和锁相环电路，无需外部本振，只需少许无源器件即可构成多通道抗干扰信道，从而可降低设计复杂度；同时，多通道射频芯片的功耗低、信道一致性好、设计简单、尺寸小和隔离度高，无需更改硬件参数以调整增益、噪声、幅度和相位等指标，从而可降低调试难度，并进行大批量生产。

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在一个实施例中，如图2所示，提供了一种信号处理电路，包括：

多通道抗干扰射频芯片；

模数转换器，模数转换器连接抗干扰射频芯片；

抗干扰基带部分，抗干扰基带部分连接模数转换器；

数模转换器，数模转换器连接抗干扰基带部分。

具体地，信号处理电路可以应用在北斗卫星导航设备中，进一步地，可以应用在北斗卫星导航设备的抗干扰天线中。信号处理电路包括多个信号处理通道，每个信号处理通道用于对一路射频信号进行处理。

具体而言，信号处理电路包括射频处理电路和基带处理电路，其中，射频处理电路包括多通道抗干扰射频芯片，基带处理电路包括模数转换器、抗干扰基带部分和数模转换器。

多通道抗干扰射频芯片为集成的、具有多个通道的射频芯片，可分别对接收到的多路射频信号进行下变频，输出多路中频信号。多通道抗干扰射频芯片可具备较高的低噪声特性、线性度和隔离度，在保证各通道一致性的同时，还能够满足各通道的隔离度指标在误差范围内。

进一步地，多通道抗干扰射频芯片可以为双通道抗干扰射频芯片或者四通道抗干扰射频芯片等。需要说明的是，本申请中的多通道抗干扰射频芯片的通道数并不只局限于双通道或者四通道，可根据实际情况或者设计需求选用对应通道数量的抗干扰射频芯片进行信号处理电路的设计。

抗干扰基带部分可用于在基带实现抗干扰处理。具体而言，抗干扰基带部分接收数字信号，其中抗干扰基带部分接收到的数字信号可以为中频信号。抗干扰基带部分可对接收到的数字信号进行下变频处理，得到基带信号，并滤除基带信号中的干扰信号，将处理后的基带信号转换为中频数字信号进行输出。

模数转换器可用于将输入的模拟信号转换为数字信号，并输出转换得到的数字信号；数模转换器可将输入的数字信号转换为模拟信号，并输出转换得到的模拟信号。进一步地，模数转换器可以为多通道模数转换器；数模转换器可以为多通道数模转换器。

各模数转换器的通道数量以及模数转换器的器件数量可以根据抗干扰基带部分的输入端数量进行确定，也可根据信号处理电路中信号处理通道的数量进行确定。类似地，各数模转换器的通道数量和数模转换器的器件数量可以根据抗干扰基带部分的输出端数量进行确定，也可根据信号处理电路中信号处理通道的数量进行确定。

需要说明的是，数模转换器和模数转换器并不只局限于多通道器件，可根据实际情况或者设计需求选用对应通道数量的数模转换器和模数转换器进行信号处理电路的设计。

本申请中，多通道抗干扰射频芯片的输出端连接模数转换器的输入端，模数转换器的输出端连接抗干扰基带部分的输入端，抗干扰基带部分的输出端连接数模转换器的输入端，数模转换器的输出端可用于输出抗干扰处理后的信号。

进一步地，一个多通道抗干扰射频芯片可以连接一个或者多个模数转换器；一个抗干扰基带部分可以连接一个或者多个模数转换器；一个抗干扰基带部分可以连接一个或者多个数模转换器。

多通道抗干扰射频芯片的输入端可用于接收多路射频信号，将多路射频信号分别转换为多路中频模拟信号，并将多路中频模拟信号作为模数转换器的输入。模数转换器将输入的中频模拟信号转换为中频数字信号，并将中频数字信号输出至抗干扰基带部分。抗干扰基带部分在基带实现抗干扰处理，并将抗干扰处理后的数字中频信号输出至数模转换器。数模转换器将输入的中频数字信号转换为中频模拟信号，中频模拟信号可通过数模转换器的输出端进行输出。

本申请各实施例中的信号处理电路可支持北斗全球系统RNSS(Radio NavigationSatellite System，卫星无线电导航业务)的B1频点信号和B3频点信号，RDSS(RadioDetermination Satellite System，卫星无线电定位系统)下行S频点信号以及全球短报文下行B2b频点信号的多通道抗干扰信号处理，能够滤除上述频点信号带内的宽带、窄带或者脉冲等干扰信号，进而可提高北斗卫星导航终端定位和通信的连续性和可靠性。

上述信号处理电路中，通过采用多通道抗干扰射频芯片实现射频信号的抗干扰处理，多通道抗干扰射频芯片内集成了射频低噪声放大器、混频器、可调中频增益放大器和锁相环电路，无需外部本振，只需少许无源器件即可构成多通道抗干扰信道，从而可降低设计复杂度；同时，多通道射频芯片的功耗低、信道一致性好、设计简单、尺寸小和隔离度高，无需更改硬件参数以调整增益、噪声、幅度和相位等指标，从而可降低调试难度，并进行大批量生产。

在一个实施例中，如图3所示，多通道抗干扰射频芯片的数量为至少两个；模数转换器的数量为至少两个；

各多通道抗干扰射频芯片与各模数转换器一一对应连接。

具体地，信号处理电路可以包括至少两个多通道抗干扰射频芯片，以及至少两个模数转换器，各个多通道抗干扰射频芯片和各个模数转换器分别一一对应连接，即一个多通道抗干扰射频芯片连接一个模数转换器。各模数转换器均连接抗干扰基带部分。

进一步地，多通道抗干扰射频芯片的数量可以为2个，模数转换器的数量也可以为2个。任意一个多通道抗干扰射频芯片连接任意一个模数转换器，另外一个多通道抗干扰射频信号连接另外一个模数转换器，使得信号处理电路可对多路射频信号进行处理。

上述信号处理电路中，通过设置多个多通道抗干扰射频芯片和多个模数转换器，各多通道抗干扰芯片和各模数转换器分别一一对应连接，从而可完成多个信号处理电路的配置。

在一个实施例中，还包括中频滤波器；中频滤波器设于多通道抗干扰射频芯片与模数转换器之间。

具体地，信号处理电路还包括中频滤波器，中频滤波器的输入端连接多通道抗干扰射频芯片的输出端，中频滤波器的输出端连接模数转换器的输入端，多通道抗干扰射频芯片通过中频滤波器连接模数转换器，从而可利用中频滤波器对输入的中频信号进行滤波，并输出较为平坦和纯净的中频信号。

进一步地，中频滤波器的数量可以根据信号处理通道的数量进行确定，例如中频滤波器的数量可以与信号处理通道的数量相等。各中频滤波器的输入端与多通道抗干扰射频芯片中对应的输出端进行连接，各中频滤波器的输出端连接模数转换器。

上述信号处理电路中，通过在多通道抗干扰射频芯片和模数转换器之间设置中频滤波器，从而可利用中频滤波器对输入的中频信号进行滤波，并输出较为平坦和纯净的中频信号。

在一个实施例中，如图4所示，还包括射频信号耦合器和第一中频信号耦合器；

射频信号耦合器连接多通道抗干扰射频芯片；第一中频信号耦合器设于多通道抗干扰射频芯片与中频滤波器之间。

具体地，信号处理电路还包括射频信号耦合器和第一中频信号耦合器，射频信号耦合器的一端可用于连接低噪声放大电路，射频信号耦合器的另一端可连接多通道抗干扰射频芯片的输入端，多通道抗干扰射频芯片通过第一中频信号耦合器连接中频滤波器。

射频信号耦合器可对单端射频信号进行耦合，得到射频差分信号，并将射频差分信号传输至多通道抗干扰射频芯片。

第一中频信号耦合器的一端可连接多通道抗干扰射频芯片的输出端，第一中频信号耦合器的另一端可连接中频滤波器的输入端。第一中频信号耦合器接收多通道抗干扰射频芯片输出端的中频差分信号，并对中频差分信号进行耦合，得到单端中频信号，且将单端中频信号传输至中频滤波器。

进一步地，射频信号耦合器的数量，以及第一中频信号耦合器的数量可以根据信号处理通道的数量进行确定。在一个示例中，射频信号耦合器可以为变压器，第一中频信号耦合器可以为变压器。

在一个实施例中，还包括上变频电路；上变频电路连接数模转换器和多通道抗干扰射频芯片。

具体地，信号处理电路还包括分别连接数模转换器和多通道抗干扰射频芯片的上变频电路，上变频电路可接收多通道抗干扰射频芯片传输的本振信号，并利用接收到的本振信号对数模转换器输出的中频信号进行混频，得到射频信号。进一步地，上变频电路的数量可以根据信号处理通道的数量进行确定。

在一个实施例中，还包括第二中频信号耦合器；第二中频信号耦合器设于上变频电路与数模转换器之间。

具体地，信号处理电路还包括第二中频信号耦合器，数模转换器通过第二中频信号耦合器连接上变频电路。第二中频信号耦合器可对数模转换器输出的差分信号进行耦合，得到单端信号，并将单端信号传输给上变频信号，以对单端信号进行上变频处理。进一步地，第二中频信号耦合器可以为变压器。

在一个实施例中，抗干扰基带部分包括FPGA芯片和DSP芯片；

FPGA芯片分别连接模数转换器、数模转换器和DSP芯片。

具体地，抗干扰基带部分还包括FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)芯片和DSP(Digital Signal Processing，数字信号处理)芯片。FPGA芯片连接模数转换器，从而可接收模数转换器进行采样、量化和编码处理后输出的数字信号，并对接收到的数字信号进行数字正交下变频处理，得到正交基带信号，从而可在基带完成抗干扰处理，滤除正交基带信号中的干扰信号。FPGA芯片对滤除后的正交基带信号进行数字上变频，从而可将基带信号转换为数字中频信号，并将数字中频信号输出至数模转换器。

DSP芯片连接FPGA芯片，从而可与FPGA芯片进行信息交互，完成干扰环境识别感知，进而可输出干扰信息。其中，干扰信息可以包括干扰源来波方向、干扰功率和干扰个数等信息。

上述信号处理电路中，抗干扰基带部分包括FPGA芯片和DSP芯片，FPGA芯片分别连接模数转换器、数模转换器和DSP芯片，从而可通过FPGA芯片在基带完成抗干扰处理，并通过DSP芯片输出干扰信息，提高信号处理电路的适用性。

在一个实施例中，信号处理电路还包括第一存储器和第二存储器；

第一存储器连接FPGA芯片；第二存储器连接DSP芯片。

具体地，信号处理电路还包括第一存储器和第二存储器，第一存储器中存储有抗干扰信号处理软件，通过将第一存储器连接FPGA芯片，从而可在上电时刻将抗干扰信号处理软件加载到FPGA芯片中。第二存储器中存储有四通道抗干扰射频芯片的配置信息，通过将第二存储器连接DSP芯片，从而可在上电的初始时刻，将四通道抗干扰射频芯片的配置信息加载到DSP芯片。

在一个实施例中，模数转换器为多通道高速串行模数转换器；

和/或

多通道抗干扰射频芯片为四通道抗干扰射频芯片。

具体地，模数转换器可以为多通道高速串行模数转换器，多通道高速串行模数转换器向抗干扰基带部分传输串行数字信号，抗干扰基带部分可将串行数字信号转换为并行数字信号，并对并行数字信号进行处理。

本申请通过采用多通道抗干扰射频芯片和多通道高速串行模数转换器，从而可利用串行模数转换器的优势，将射频处理电路与基带处理电路整合为一个模块(即整合为信号处理电路)，进而可缩小信号处理电路的体积，与同类型的功能模块相比，本申请中信号处理电路的体积可以实现不超过100mm(毫米)×100mm×15mm(长×宽×高)。同时，还可通过加载软件至对抗干扰基带部分实现信号处理电路的配置，并将信号处理电路配置为不同功能的模式，从而可降低信号处理电路的设计复杂度和调制难度，并提高信号处理电路的适用性。

进一步地，多通道高速串行模数转换器可以为四通道高速串行模数转换器。在一个示例中，多通道高速串行模数转换器可以为BLAD16Q125型号的四通道高速串行模数转换器。BLAD16Q125型号芯片是一款4通道、16位的模数转换器，内置采样保持电路，转换速率最高可达125MSPS(Million Samples per Second，每秒采样百万次)，具有动态性能杰出、功耗低、尺寸小、适用性高和使用方便的特点。BLAD16Q125型号的芯片内置PLL(Phase LockedLoop，锁相环)会自动倍频采样时钟，从而产生合适的LVDS(Low-Voltage DifferentialSignaling，低电压差分信号)串行数据速率，同时还提供一个数据时钟输出(DCO)用于在输出端捕获数据，以及一个帧时钟输出(FCO)用于发送新输出字节信号。本申请通过采用BLAD16Q125型号的芯片，无需外部基准电压源或驱动器件即可满足许多应用需求

多通道抗干扰射频芯片为四通道抗干扰射频芯片，本申请通过对北斗导航抗干扰天线的最大“公约数”进行提取，在信号处理电路中采用四通道抗干扰射频芯片，从而可将射频处理电路与基带处理电路进行整合，最大程度地实现硬件复用和通用模块化设计，进而降低了信号处理电路的体积。

进一步地，四通道抗干扰射频芯片可以为CA-RF1947型号的抗干扰射频芯片。CA-RF1947型号的芯片为四通道抗干扰射频接收芯片，工作在1.1GHz(吉赫)至1.7GHz，以及2.3GHz至2.7GHz，支持四通道同时接收相同频点的射频信号，以构成抗干扰阵列接收机。CA-RF1947型号的芯片集成了四个独立的下变频接收通道、低噪声小数频率综合器和采样时钟电路，支持内置本振和外置本身，方便进行多个芯片的拓展应用。本申请通过采用CA-RF1947型号的芯片，从而可提高信号处理电路的线性度、低噪声特性指标和隔离度，利用数量较少的外部被动器件即可完成抗干扰接收机的构建，进而可降低信号处理电路的设计复杂度、调试难度和体积。

为便于理解本申请的方案，下面通过一个具体的示例进行说明。如图5所示，提供了一种信号处理电路，包括8个射频信号耦合变压器110、2个四通道抗干扰射频芯片、8个第一中频信号耦合变压器120、8个中频滤波器、2个四通道高速串行模数转换器、FPGA芯片、DSP芯片、第一存储器、第二存储器、双通道数模转换器、2个第二中频信号耦合变压器130和2个上变频电路，各器件电路的连接关系如图5所示，并得到8路信号处理通道，每路信号处理通道包括1路射频通道和1路高速模数转换采样通道。

具体而言，在每路通道的信号处理过程中，来自低噪声放大电路的单端射频信号RF[N]_IN输入至射频处理电路。其中，N为对应的信号处理通道。例如RF[1]_IN为输入至第一信号处理通道的射频信号，RF[2]_IN为输入至第二信号处理通道的射频信号，以此类推。

输入的单端射频信号经射频信号耦合变压器110耦合成一路差分信号，差分信号包括RF[N]_p和RF[N]_n，每个四通道抗干扰射频芯片能处理四路模拟差分信号。四通道抗干扰射频芯片对接收的模拟差分信号进行抗干扰处理后，输出处理后的差分中频信号至第一中频信号耦合变压器120。其中，每路差分中频信号包括IF[N]_p和IF[N]_n。

第一中频信号耦合变压器120将每路差分中频信号耦合成单端模拟中频信号IF[N]，并输出至中频滤波器。中频滤波器对中频信号IF[N]进行滤波，得到较为平坦和纯净的中频信号，并将滤波处理后的中频信号IF[N]输入基带处理电路。

滤波处理后的中频信号IF[N]进入基带处理电路中的四通道高速串行模数转换器，四通道高速串行模数转换器对中频信号IF[N]进行采样、量化和编码处理，并输出串行数字信号至FPGA芯片。

第一存储器存储有抗干扰信号处理软件，在上电时刻可将第一存储器存储的抗干扰信号处理软件加载至FPGA芯片。FPGA芯片将接收到的、四通道高速串行模数转换器传输的高速串行数字信号转换为并行数字信号，并对并行数字信号进行数字正交下变频，得到正交基带信号，在基带完成抗干扰处理，对正交基带信号中的干扰进行滤除。FPGA芯片对滤除处理后的正交基带信号进行数字上变频，将基带信号转换为数字中频信号，并将数字中频信号传输给双通道模数转换器，经双通道模数转换器进行转换后，输出两路差分信号。其中第一路差分信号包括da1_p和da1_n，第二路差分信号包括da2_p和da2_pn。

第二中频耦合变压器对两路差分信号进行耦合，分别得到两路单端信号da1_out和da2_out。上变频电路接收四通道抗干扰射频信号输出的本振信号，并利用接收到的本振信号对单端信号进行混频，输出对应的两路射频信号RF1_out和RF2_out至低噪声放大电路。

第二存储器中存储有四通道抗干扰射频芯片的配置信息，在上电的初始时刻，第二存储器中的配置信息科加载至DSP芯片，DSP芯片通过总线与FPGA芯片交互信息，从而可实现干扰环境识别感知，例如可输出干扰源来波方向、干扰功率和干扰个数等信息。

通过加载不同的基带处理程序，抗干扰模块可灵活配置支持单频点抗干扰模式，支持最大天线阵元数不少于七个；可配置支持B3/B1、B3/S、B3/B2b等双频点抗干扰模式，支持最大天线阵元数为每频点不少于四个。

进一步地，信号处理电路还可包括供电电路，供电电路的供电范围可以为5±0.2V(伏特)。供电电路将外部输入电转换为各芯片所需要的电压，保障信号处理电路中的各芯片的正常工作。信号处理电路的整体功耗不超过12W(瓦特)，与传统信号处理电路的20W功耗相比，本申请具有低功耗和成本低的优点。

同时，信号处理电路所采用的各器件芯片均为国产器件，例如多通道抗干扰射频芯片、模数转换器、FPGA芯片、DSP芯片、数模转换器和存储器等均可为国产器件，从而可使得信号处理电路实现完全国产化，进而实现军用装备和关键模块的自主可控。

进一步地，信号处理电路可集成在一个器件上，信号处理电路集成器件的尺寸可如图6所示。信号处理电路包括8个射频输入端(RFIN 1至RFIN 8，共8个射频输入端)，2个中频输入端(IFIN 1和IFIN 2)，以及2个射频输出端(RFOUT 1和RFOUT 2)。图6(a)示出了信号处理电路集成器件的俯视图，集成器件的四角上分别设置有开孔，开孔尺寸为φ3.5毫米，信号处理电路集成器件靠近IFIN 1端口一边的边长为99.8毫米，其中，设置在该边上的两个开孔圆心之间的距离为92毫米；靠近RFIN 1至RFIN 8端口一边的边长为99.8毫米，其中，设置在该边上的两个开孔圆心之间的距离为92毫米。图6(b)示出了信号处理电路集成器件的后视图，宽为14.8毫米。

在一个实施例中，如图7所示，提供了一种天线装置，包括天线阵列、低噪声放大电路以及上述任一实施例中的信号处理电路；

天线阵列连接低噪声放大电路；低噪声放大电路连接信号处理电路。

具体地，天线装置可以应用在具备抑制宽带压制式干扰的卫星导航终端上，例如北斗卫星导航终端上。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种信号处理电路，其特征在于，包括：

多通道抗干扰射频芯片；

模数转换器，所述模数转换器连接所述抗干扰射频芯片；

抗干扰基带部分，所述抗干扰基带部分连接所述模数转换器；

数模转换器，所述数模转换器连接所述抗干扰基带部分。

2.根据权利要求1所述的信号处理电路，其特征在于，所述多通道抗干扰射频芯片的数量为至少两个；所述模数转换器的数量为至少两个；

各所述多通道抗干扰射频芯片与各所述模数转换器一一对应连接。

3.根据权利要求1所述的信号处理电路，其特征在于，还包括中频滤波器；所述中频滤波器设在所述多通道抗干扰射频芯片与所述模数转换器之间。

4.根据权利要求3所述的信号处理电路，其特征在于，还包括射频信号耦合器和第一中频信号耦合器；

所述射频信号耦合器连接所述多通道抗干扰射频芯片；所述第一中频信号耦合器设于所述多通道抗干扰射频芯片与所述中频滤波器之间。

5.根据权利要求1所述的信号处理电路，其特征在于，还包括上变频电路；所述上变频电路分别连接所述数模转换器和所述多通道抗干扰射频芯片。

6.根据权利要求5所述的信号处理电路，其特征在于，还包括第二中频信号耦合器；

所述第二中频信号耦合器设于所述上变频电路与所述数模转换器之间。

7.根据权利要求1所述的信号处理电路，其特征在于，所述抗干扰基带部分包括FPGA芯片和DSP芯片；

所述FPGA芯片分别连接所述模数转换器、所述数模转换器和所述DSP芯片。

8.根据权利要求7所述的信号处理电路，其特征在于，所述信号处理电路还包括第一存储器和第二存储器；

所述第一存储器连接所述FPGA芯片；所述第二存储器连接所述DSP芯片。

9.根据权利要求1至8任一项所述的信号处理电路，其特征在于，所述模数转换器为多通道高速串行模数转换器；

和/或

所述多通道抗干扰射频芯片为四通道抗干扰射频芯片。

10.一种天线装置，其特征在于，包括天线阵列、低噪声放大电路以及如权利要求1至9任一项所述的信号处理电路；

所述天线阵列连接所述低噪声放大电路；所述低噪声放大电路连接所述信号处理电路。

Images