CN210405300U - 一种双路同传的无线收发系统 - Google Patents

Abstract

本实用新型涉及无线电收发技术，具体涉及一种双路同传的无线收发系统，系统包括发射端和接收端，发射端包括模数转换和数模转换电路、DDS信号发生模块、混频器电路、FM解调模块及FPGA数据处理等模块。发射端将输入两路语音信号A和B经过模数转换输入FPGA，对两路信号频分复用后形成FM调制的基带信号，与FPGA内部产生的10MHz的DDS本振进行FM调制，调制后的信号经混频器将10MHz的频率搬移到48.5MHz，再经过功率放大后经天线辐射出去；接收端将天线接收的信号，经过滤波、放大、混频、解调后，得到频分复用的AB两路的合成信号，合成信号通过滤波和检波电路实现A、B两路语音信号分离。该系统整体性能稳定，测试效果良好，人机交互友好。

Description

一种双路同传的无线收发系统

技术领域

本实用新型属于无线电收发技术领域，尤其涉及一种双路同传的无线收发系统。

背景技术

在无线电传输领域，通常需要对两路语音信号进行无线传输，而用两套设备同时传输两路信号较为浪费资源，双路同传的无线收发装置应运而生。当今各种以计算机为核心的新技术应用的挑战，对高频无线收发装置提出了信号无失真、传输距离远、中心频率漂移能自动还原等要求。目前的无线传输机制包括时分复用和频分复用等，本实用新型采用频分复用的方式，将无线传输信道总带宽划分为若干路子频带，每一路信号并行传输，可不考虑传输时延且分路方便。

实用新型内容

本实用新型的目的是提供一种一种将双路信号进行频分复用的无线语音收发装置。

为实现上述目的，本实用新型采用的技术方案是：一种双路同传的无线收发系统，包括第一语音输入A、第二语音输入B、外加电压C，包括无线连接的发射端和接收端；发射端包括依次连接的第一、第二、第三模数转换模块、第一可编程逻辑门阵列，分别与第一可编程逻辑门阵列连接的数模转换模块和第一DDS信号发生模块，与数模转换模块和第一DDS信号发生模块连接的第一乘法器模块，依次与第一乘法器模块连接的第一低通滤波器、多级放大电路和第一双工器；第一语音输入A、第二语音输入B通过第一、第二模数转换模块输入第一可编程逻辑门阵列；外加电压C通过第三模数转换模块输入第一可编程逻辑门阵列；接收端包括第二双工器，分别与第二双工器连接的第二DDS信号发生模块、第二乘法器模块，依次与第二乘法器模块连接的10.7M陶瓷滤波器、放大电路、模拟芯片解调模块、射极跟随器，分别与射极跟随器连接的第二低通滤波器、高通滤波器和第四模数转换模块，与高通滤波器连接的包络检波器，与第四模数转换模块连接的第二可编程逻辑门阵列，第二可编程逻辑门阵列与第二DDS信号发生器连接。

在上述的双路同传的无线收发系统中，第一、第二、第三、第四模数转换模块均包括AD转换器，AD转换器的输入端连接THS4151芯片构成差分放大电路，将单端输入转换成双端输出，并用导线连接到ADS805中进行模数转换；AD转换器选用ADS805芯片，ADS805芯片为12-Bit，20MHz采样率的模数转换器芯片。

在上述的双路同传的无线收发系统中，第一、第二、第三模数转换模块之后连接第一可编程逻辑门阵列，ADS805芯片的12位数据传输引脚与第一可编程逻辑门阵列的12个GPIO口相连，通过外加电压C改变第一DDS信号发生模块的本振频率，从而实现频率漂移。

在上述的双路同传的无线收发系统中，数模转换模块包括：TI公司的DAC904U芯片，外围电路以及运算放大器OPA690；DAC904U芯片输出差分电流信号，经过电阻R3、电阻R4转换成电压信号，并经过运算放大器OPA690将双端输出转换成单端输出；DAC904U芯片为14-bit的数模芯片，其转换速率可达165MSPS，最高输出20MHz的正弦模拟信号，用于实现将10.7MHz的数字信号转换成模拟信号。

在上述的双路同传的无线收发系统中，第一、第二DDS信号发生模块的电路核心为直接数字频率合成芯片AD9958内置10bit DAC，最高时钟频率500MHz，AD9958输出差分模拟信号至差分运放OPA695。

在上述的双路同传的无线收发系统中，第一、第二乘法器模块的电路核心为无源混频器JMS-1H，其混频范围为2MHz～500MHz。

在上述的双路同传的无线收发系统中，模拟芯片解调模块的核心为专用解调芯片NJM14570，通过调节中周L1将谐振频率调到10.7MHz。

在上述的双路同传的无线收发系统中，包络检波器采用ADI公司的ADL5511芯片。

在上述的双路同传的无线收发系统中，10.7M陶瓷滤波器选用日本村田公司SFECF系列的贴片型陶瓷滤波器，其带宽为300kHz；放大电路采用OPA695放大器电路；高通滤波器采用截止频率为10kHz的三阶高通巴特沃斯滤波器。

本实用新型的有益效果：能更好地实现中频为48.5MHz的FM无线语音传输，且传输稳定，在无线通信距离不小于2m的情况下，能同时传输两路语音信号A和B，并且解调出的语音信号波形无明显失真。另外，外部输入电压C能调节载波频率产生频率漂移，并且系统能在一定的时间内调节频漂，实验中设置的频漂不小于300kHz，调节时间不超过5s，系统工作稳定，性能良好，达到了预期的设计目的。

附图说明

图1为本实用新型一个实施例系统示意图；

图2(a)为本实用新型一个实施例发射端结构框图；

图2(b)为本实用新型一个实施例发射端结构框图；

图3为本实用新型一个实施例模数转换器电路设计示意图；

图4为本实用新型一个实施例数模转换器电路设计示意图；

图5为本实用新型一个实施例DDS信号发生器电路设计示意图；

图6为本实用新型一个实施例乘法器电路设计示意图；

图7为本实用新型一个实施例FM解调器电路设计示意图；

图8为本实用新型一个实施例包络检波器电路设计示意图。

具体实施方式

下面结合附图对本实用新型的实施方式进行详细描述。

本实施例为一种载波频率设定为48.5MHz的双路语音同传的无线收发系统，输入的两路语音信号A、B用不大于3.4kHz的正弦信号代替。系统由无线发射和无线接收模块组成，包括AD和DA转换电路、DDS信号发生模块、混频器电路、FM解调模块及FPGA数据处理等模块。无线发射模块将输入两路语音信号A和B经过模数转换输入FPGA，对两路信号频分复用后形成FM调制的基带信号，与FPGA内部产生的10MHz的DDS本振进行FM调制，调制后的信号经混频器将10MHz的频率搬移到48.5MHz，再经过功率放大后经天线辐射出去；接收模块将天线接收的信号，经过滤波、放大、混频、解调后，得到频分复用的AB两路的合成信号，合成信号通过滤波和检波电路实现A、B两路语音信号分离。本实施例系统能在同一信道上同时传输两路语音信号，且系统能通过外部信号控制信号模拟FM载波产生300kHz以上的频率漂移。系统整体性能稳定，测试效果良好，人机交互友好。

本实施例是通过以下技术方案来实现的，一种双路语音同传的无线收发系统，包括发射端和接收端，发射端主要包括第一、第二、第三模数转换模块、第一可编程逻辑门阵列FPGA、数模转换模块、第一DDS信号发生模块、第一乘法器模块；接收端主要包括第二DDS信号发生器、模拟芯片解调模块、第四模数转换模块、第二可编程逻辑门阵列FPGA以及相关滤波和放大电路等。

两路语音信号用两路频率小于3400Hz的正弦波代替，发射端中的第一、第二模数转换器将第一语音输入A和第二语音输入B转换成数字信号输入第一可编程逻辑门阵列FPGA，第一可编程逻辑门阵列对两路信号频分复用后形成FM调制的基带信号，使两路信号能在同一信道传输且互不干扰，再与第一可编程逻辑门阵列FPGA内部产生10.7MHz的DDS本振进行FM调制，通过中心频率为10.7MHz的陶瓷滤波器，减小失真抑制杂散信号和通带外噪声，调制后的信号经混频器模块将10.7MHz的频率搬移到48.5MHz，滤波后再经过功率放大后经天线辐射出去；接收端将天线接收的信号，经过滤波、放大、混频、解调后，得到频分复用的AB两路的合成信号，合成信号通过滤波和检波电路实现A、B两路语音信号分离。发射端中第三模数转换器将另一路控制信号外加电压C转换成模拟信号，并在第一可编程逻辑门阵列FPGA中改变10.7MHz的本振频率，使得发射端能产生300kHz以上的频率漂移，以模拟实际应用中的频漂，而接收端第二可编程逻辑门阵列FPGA能根据接收到信号的中心频率调节本振频率，自动消除频漂。

并且，第一、第二、第三、第四模数转换模块输入模拟信号并将数字信号输出至下一级，电路采用的是12位的模数转换器ADS805，采样率可达20MSPS，语音信号频率小于3.4kHz，满足需求。

并且，第一、第二可编程逻辑门阵列FPGA用于接收模数转换模块输出的数字信号，第一可编程逻辑门阵列FPGA将第一、第二语音输入A、B频分复用并进行FM调制，另外输入不同的外加电压给不同的频率控制字，控制第一DDS信号发生模块的输出正弦波频率；第二可编程逻辑门阵列FPGA接收数模转换器输出的中频信号，对其进行直流电压检测和本振频率修正控制第二DDS信号发生器稳定输出59.2MHz的本振。

并且，数模转换器用于接收第一可编程逻辑门阵列FPGA输出的中频为10.7MHz的FM调制信号，将其变成模拟信号给下一级第一乘法器模块，数模转换器电路核心为14位的DA芯片DAC904U，这是一款高速DA芯片，转换速率可达165MSPS，符合要求，性能优良。

并且，第一、第二DDS信号发生模块，这两个DDS均产生59.2MHz的本振信号分别对10.7MHz的中频和48.5MHz的高频信号进行频谱的线性搬移。其电路核心为直接数字频率合成芯片AD9958内置10bit DAC，最高时钟频率500MHz，AD9958输出差分模拟信号，通过差分运放OPA695转化后输入无源低通滤波器，去除高频谐波和时钟噪声。

并且，第一乘法器模块对数模转换器输出的中频为10.7MHz的FM波和第一DDS信号发生模块输出的59.2MHz本振进行混频，得到中频为48.5MHz的FM调制信号。第一、第二乘法器模块的电路核心为无源混频器JMS-1H，其混频范围为2MHz～500MHz，混频后的信号经过后面的第一低通滤波器滤去高频噪声，得到高信噪比双路语音信号频分复用的FM波，各项主要指标均能达到系统要求。

并且，模拟芯片解调模块对中频为10.7MHz的FM波进行解调，得到频分复用的A、B路语音信号。模拟芯片解调模块的核心为专用解调芯片NJM14570，通过调节中周L1将谐振频率调到10.7MHz，能解调并稳定输出较大信号，且输出信号频率稳定，解调效果较好。

并且，接收端解调FM后得到的两路频分复用的信号，经过高通滤波后得到AM调制信号，其包络检波器包络便是有用信号B，该包络检波器采用ADI公司的芯片ADL5511，其输入频率范围为零至6GHz，包络带宽最高可达130MHz，能非相干解调出调频信号的包络，并且输出的信号无明显失真。

具体实施时，如图1所示，两路语音输入A和B输入双路语音同传的无线收发系统，经过合路处理后经FM调制加到天线上发射出去；接收端天线接收到信号经FM解调后，对双路语音进行分离处理输出语音信号A、B。本实施例发射端结构框图如图2(a)所示，包括第一、第二、第三模数转换模块，第一可编程逻辑门阵列FPGA，数模转换模块，第一乘法器电路，第一DDS信号发生模块，解调器和一些滤波放大电路。本实施例接收端结构框图如图2(b)所示，接收端主要包括第二DDS信号发生器、模拟芯片解调模块、第四模数转换模块、第二可编程逻辑门阵列FPGA以及相关滤波和放大电路等。

语音输入A和B用频率小于3.4kHz的两路正弦波代替，以A路为例，接入第一模数转换模块的输入端中，如图3所示，第一模数转换模块选用ADS805芯片，这是一款12-Bit，20MHz采样率的模数转换器芯片，ADS805芯片的输入端加了一片THS4151芯片构成差分放大电路，将单端输入转换成双端输出，并用导线连接到ADS805中进行模数转换。

第一、第二、第三模数转换模块之后连接第一可编程逻辑门阵列FPGA，ADS805的12位数据传输引脚与FPGA的12个GPIO口相连，在第一可编程逻辑门阵列FPGA中，通过数字乘法器对B路语音信号频率进行线性搬移到20kHz的频点上并与A路信号相加，从而将A、B路信号频分复用，在第一可编程逻辑门阵列FPGA内部进行数字的FM调制，取中心频率为10.7MHz的本振，将频分复用后的信号调制到此频点上，得到中心频率为10.7MHz的调频信号。另一方面，通过第三路输入的外加电压C改变第一DDS信号发生模块的本振频率，从而实现频率漂移。

第一可编程逻辑门阵列FPGA模块之后接数模转换模块，如图4所示，其作用是将数字的调频信号转换为模拟信号，该模数转换模块的核心为TI公司的DAC904U芯片，这是一款14-bit的数模芯片，其转换速率可达165MSPS，最高能输出20MHz的正弦模拟信号，用此芯片可实现将10.7MHz的数字信号转换成模拟信号。在图4中，DAC904U芯片输出差分的电流信号，经过R3、R4转换成电压信号，并经过运算放大器OPA690将双端输出转换成单端输出。

数模转换模块之后接第一乘法器，将10.7MHz的调频波与59.2MHz的本振相乘，并经过第一低通滤波器取差信号，得到48.5MHz的调幅波。具体的第一、第二DDS信号发生模块和第一、第二乘法器电路如图5、图6所示。第一乘法器用于处理输入信号的频率为48.5MHz和59.6MHz的高频信号。综合考量后，本实施例采用mini-circuits公司的无源混频器JMS-1H，其混频范围为2MHz～500MHz，各项主要指标均达到系统要求。第一乘法器后端接第一低通滤波器(无源低通滤波器)滤去高频噪声，并经过以芯片OPA695为核心的运算放大器和功率放大器将发射信号放大到较大的功率，经天线发射出去，因考虑到通信距离较短且天线长度应和信号波长可比拟，本次设计中天线长度定为0.5m。

接收端中，天线接收到的48.5MHz的FM波与59.2MHz的本振相乘，得到10.7MHz的中频信号，所用的第二乘法器模块和第二DDS信号发生模块同为图6和图5所示。相乘后的信号输入中心频率也为10.7MHz的陶瓷滤波器中滤去和频得到10.7MHz的差频信号，该陶瓷滤波器选用日本村田公司SFECF系列的贴片型陶瓷滤波器，其带宽为300kHz，经过滤波后再输入OPA695放大器电路中进行放大。对中频进行滤波和放大之后接入模拟解调芯片中进行解调，得到频分复用的A、B信号，解调电路使用专用解调芯片NJM14570，通过调节中周L1将谐振频率调到10.7MHz，解调后输出稳定的较大信号，满足系统设计要求。模拟芯片解调模块如图7所示。

最后，得到的频分复用信号A、B为不大于25kHz的低频信号，经过一个截止频率为10kHz的三阶低通巴特沃斯滤波器分离得到语音信号A，另一路经过一个截止频率为10kHz的三阶高通巴特沃斯滤波器，得到频率被线性搬移到20kHz的信号B，再对其进行包络检波分离出B，包络检波器如图8所示，该包络检波器电路核心为ADI公司的ADL5511芯片，性能优良，检波得到的输出信号无明显失真。

本实施例无线语音收发系统对频漂的处理中，模数转换模块读入控制电压v_c(t)，经过计算和拟合转化成频率漂移量并写入DDS信号发生模块，本系统对于外界控制电压v_c(t)单位电压产生250kHz的频率漂移，外界输入1V峰峰值的控制电压，即能产生±125kHz的频率漂移。在保证系统能正确进行双路语音无线传输的前提下，若载波频率发生漂移，根据解调芯片NJM14570自身的输出特性，其解调的直流偏置会根据载波频率发生单向变化，因此通过模数转换模块读出直流偏置的值，可以通过负反馈迭代更正本振频率，从而使中频稳定在10.7MHz，保证了双路语音传输的正常进行。

应当理解的是，本说明书未详细阐述的部分均属于现有技术。

虽然以上结合附图描述了本实用新型的具体实施方式，但是本领域普通技术人员应当理解，这些仅是举例说明，可以对这些实施方式做出多种变形或修改，而不背离本实用新型的原理和实质。本实用新型的范围仅由所附权利要求书限定。

Claims (9)

1.一种双路同传的无线收发系统，包括第一语音输入A、第二语音输入B、外加电压C，其特征是，包括无线连接的发射端和接收端；发射端包括依次连接的第一、第二、第三模数转换模块、第一可编程逻辑门阵列，分别与第一可编程逻辑门阵列连接的数模转换模块和第一DDS信号发生模块，与数模转换模块和第一DDS信号发生模块连接的第一乘法器模块，依次与第一乘法器模块连接的第一低通滤波器、多级放大电路和第一双工器；第一语音输入A、第二语音输入B通过第一、第二模数转换模块输入第一可编程逻辑门阵列；外加电压C通过第三模数转换模块输入第一可编程逻辑门阵列；接收端包括第二双工器，分别与第二双工器连接的第二DDS信号发生模块、第二乘法器模块，依次与第二乘法器模块连接的10.7M陶瓷滤波器、放大电路、模拟芯片解调模块、射极跟随器，分别与射极跟随器连接的第二低通滤波器、高通滤波器和第四模数转换模块，与高通滤波器连接的包络检波器，与第四模数转换模块连接的第二可编程逻辑门阵列，第二可编程逻辑门阵列与第二DDS信号发生器连接。

2.如权利要求1所述的双路同传的无线收发系统，其特征是，第一、第二、第三、第四模数转换模块均包括AD转换器，AD转换器的输入端连接THS4151芯片构成差分放大电路，将单端输入转换成双端输出，并用导线连接到ADS805中进行模数转换；AD转换器选用ADS805芯片，ADS805芯片为12-Bit，20MHz采样率的模数转换器芯片。

3.如权利要求2所述的双路同传的无线收发系统，其特征是，第一、第二、第三模数转换模块之后连接第一可编程逻辑门阵列，ADS805芯片的12位数据传输引脚与第一可编程逻辑门阵列的12个GPIO口相连，通过外加电压C改变第一DDS信号发生模块的本振频率，从而实现频率漂移。

4.如权利要求1所述的双路同传的无线收发系统，其特征是，数模转换模块包括：TI公司的DAC904U芯片，外围电路以及运算放大器OPA690；DAC904U芯片输出差分电流信号，经过电阻R3、电阻R4转换成电压信号，并经过运算放大器OPA690将双端输出转换成单端输出；DAC904U芯片为14-bit的数模芯片，其转换速率可达165MSPS，最高输出20MHz的正弦模拟信号，用于实现将10.7MHz的数字信号转换成模拟信号。

5.如权利要求1所述的双路同传的无线收发系统，其特征是，第一、第二DDS信号发生模块的电路核心为直接数字频率合成芯片AD9958内置10bit DAC，最高时钟频率500MHz，AD9958输出差分模拟信号至差分运放OPA695。

6.如权利要求1所述的双路同传的无线收发系统，其特征是，第一、第二乘法器模块的电路核心为无源混频器JMS-1H，其混频范围为2MHz～500MHz。

7.如权利要求1所述的双路同传的无线收发系统，其特征是，模拟芯片解调模块的核心为专用解调芯片NJM14570，通过调节中周L1将谐振频率调到10.7MHz。

8.如权利要求1所述的双路同传的无线收发系统，其特征是，包络检波器采用ADI公司的ADL5511芯片。

9.如权利要求1所述的双路同传的无线收发系统，其特征是，10.7M陶瓷滤波器选用日本村田公司SFECF系列的贴片型陶瓷滤波器，其带宽为300kHz；放大电路采用OPA695放大器电路；高通滤波器采用截止频率为10kHz的三阶高通巴特沃斯滤波器。

Images