CN215117509U - 一种基于fmc+连接器的多路高速采集回放子卡 - Google Patents

Abstract

本实用新型公开了一种基于FMC+连接器的多路高速采集回放子卡，所述多路高速采集回放子卡与载卡配合使用，多路高速采集回放子卡包括有模拟输入输出模块、ADC信号调理模块、ADC采集模块、FMC+连接器、DAC回放模块、DAC信号调理模块，所述模拟输入输出模块、ADC信号调理模块、ADC采集模块、FMC+连接器、DAC回放模块、DAC信号调理模块之间均有电性连接。所述路高速采集回放子卡将模拟信号输入输出、ADC信号调理、ADC采集、FMC+连接传输、DAC信号调理以及DAC回放集成在一起，实现了一个完整信号采集回放功能。其中FMC+连接器接受载卡输入的时钟源，并将时钟源分成两部分，分别给ADC、DAC芯片提供时钟信号，实现时钟隔离，便于对时钟测量与监控。

Description

一种基于FMC+连接器的多路高速采集回放子卡

技术领域

本实用新型涉及电子设备技术领域，特别涉及一种基于FMC+连接器的多路高速采集回放子卡。

背景技术

传统的电子测量测试系统由信号采集、数据处理与分析和处理结果的最终显示三部分组成。在其中，信号采集卡便是其中的一种具有代表性的电子测量仪器，它采集外部仪器输出的模拟信号并转换成计算机能识别的数字信号，然后送入计算机等信号处理系统，根据需要进行相应的计算和处理，得出所需结果。然后将得到的数据进行显示或打印，以便实现对某些参数的监控。

信号采集卡是电子测量测试系统测试不可缺少的硬件设备，其基本结构如图1所示，它将输入进来的模拟信号经过信号调理之后，传输给ADC转换器，模拟信号转换后输入到信号处理的采集系统进行处理与分析，同时信号处理的采集系统也可以通过DAC转换器将数字信号转换成模拟信号传输出去。

信号采集卡结构的搭配主要由信号处理和电路原理来决定，而对于不同情况下的要求，信号采集卡的设计也有着不同的要求现，有的信号采集卡功能单一，体积大，使用起来存在一定的不便。

实用新型内容

本实用新型要解决的技术问题是克服现有技术的缺陷，提供一种基于FMC+连接器的多路高速采集回放子卡。

所述多路高速采集回放子卡与载卡配合使用，多路高速采集回放子卡包括有：

模拟输入输出模块：用于模拟信号的输入和输出；

ADC信号调理模块：用于将模拟信号调理成标准信号；

ADC采集模块：用于将模拟信号转换成数字信号；

FMC+连接器：用于载卡和子卡的数据传输；

DAC回放模块：用于将载卡输入的数字信号转换成模拟信号；

DAC信号调理模块：用于将DAC输出的模拟信号调理成标准信号；

所述模拟输入输出模块、ADC信号调理模块、ADC采集模块、FMC+连接器、DAC回放模块、DAC信号调理模块之间均有电性连接。

作为本实用新型的一种优选技术方案，所述FMC+连接器读取载卡上提供的时钟源并将所述时钟源传输至ADC信号调理模块、ADC采集模块、DAC回放模块、DAC信号调理模块。

作为本实用新型的一种优选技术方案，ADC信号调理模块、ADC采集模块上设有ADC时钟电路，所述时钟源通过射频合成后传输给ADC时钟电路中。

作为本实用新型的一种优选技术方案，载卡给所述多路高速采集回放子卡提供时钟源，且ADC时钟电路给载卡提供两组DCLK和SYSREF时钟对。

作为本实用新型的一种优选技术方案，所述ADC采集模块、DAC回放模块通过JESD204B协议与载卡通信。

作为本实用新型的一种优选技术方案，所述模拟输入输出模块通过MMCX接口输入、输出模拟信号。

作为本实用新型的一种优选技术方案，所述DAC信号调理模块通过MMCX接口输出模拟信号。

作为本实用新型的一种优选技术方案，所述多路高速采集回放子卡通过FMC+标准协议与载卡信号交互。

与现有技术相比，本实用新型的有益效果如下：

本实用新型提供一种基于FMC+连接器的多路高速采集回放子卡，所述多路高速采集回放子卡将模拟信号输入输出、ADC信号调理、ADC采集、FMC+连接传输、DAC信号调理以及DAC回放集成在一起，实现了一个完整信号采集回放功能。其中FMC+连接器接受载卡输入的时钟源，并将时钟源分成两部分，分别给ADC、DAC芯片提供时钟信号，实现时钟隔离，便于对时钟测量与监控。本实用新型结构简单，实用性强。

附图说明

附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型的实施例一起用于解释本实用新型，并不构成对本实用新型的限制，在附图中：

图1是信号采集卡的基本结构框图；

图2是多路高速采集回放子卡的基本结构框图；

图3是ADC信号调理电路图；

图4是DAC信号调理电路图。

具体实施方式

以下结合附图对本实用新型的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本实用新型，并不用于限定本实用新型。

其中附图中相同的标号全部指的是相同的部件。

此外，如果已知技术的详细描述对于示出本实用新型的特征是不必要的，则将其省略。需要说明的是，词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。

还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

实施例

在本实施例中，模拟输入输出模块：本实用新型采用MMCX接口的方式来完成模拟信号的输入和输出。MMCX接口是一种同轴射频连接器。根据ADC采集输入和DAC回放输出的实际通道数目，设计了6路MMCX接口，其中4路完成ADC采集输入功能，2路完成DAC回放输出功能。

ADC信号调理模块：信号调理电路的主要功能包括:增益、偏移和滤波等。输入的模拟信号通过ADC信号调理电路，经过放大、滤波之后变成了标准信号，进入ADC采样电路。本实用新型在ADC采集电路的模拟输入端采用如图3所示的ADC信号调理电路

ADC采集模块：本实用新型的ADC采用的是ADI公司的AD9689模块，来将通过信号调理电路输入的模拟信号转换为数字信号。AD9689是一款双通道、14位、2.0GSPS/2.6GSPS模数转换器(ADC)。该器件内置片内缓冲器和采样保持电路，专门针对低功耗、小尺寸和易用性而设计。该产品设计支持通信应用，能够实现高达5GHz的宽带宽模拟信号直接采样。ADC输入的-3dB带宽为9GHz。且针对宽输入带宽、高采样速率、出色的线性度和小封装低功耗而优化。用户可将JESD204B子类1的高速串行输出设置为各种单通道、双通道、四通道和八通道配置，具体取决于接收逻辑器件的DDC配置和接受通道速率。SYSREF±和SYNCINB±输入引脚支持多器件同步。它也具有灵活的关断选项，在需要时可以大幅降低功耗。所有这些特性均可通过三线式串行端口接口(SPI)进行编程。

如图2所示，通过子卡上的时钟芯片来给ADC芯片提供时钟和SYSCLK输入，由于AD9689本身具有JESD204B线的配置，本实用新型就通过JESD204B线来进行ADC数据传输。将数据传输给FMC+连接器后，通过FMC+标准协议，把ADC采集的数字信号传输给载卡平台进行处理。

FMC+连接器：在载卡和子卡之间需要有连接器和通信协议进行信号和数据的传输，本实用新型采用了FMC+标准协议来完成载卡和子卡之间的信号和数据的传输。FMC+标准保持与当前的FMC标准实现向后兼容，将最大单端信号速率由10Gbps提升到28Gbps，且其中的千兆收发器(GT)的总数量从10个扩展至32个，不需要额外的协议开销，从而消除了延迟，确保数据的传输。以及简化了系统设计，能够降低功耗、工程时间和材料成本。本实用新型选择的FMC+连接器型号为ASP-188588-01。

DAC回放模块：本实用新型的DAC回放模块采用的是ADI公司的AD9172将通过来自FMC+连接器传输的载卡输入的数字信号转换为模拟信号。AD9172是一款支持12.6GSPS的DAC采样速率的高性能双通道16位数模转换器(DAC)。该器件采用8线15Gbps JESD204B数据输入端口、高性能片内DAC时钟倍频器和数字信号处理功能，适用于单频段和多频段直接到射频(RF)无线应用场合。该器件还支持每个输入通道高达1.5GSPS的复用数据速率，并能够聚合多个复用输入数据流，最大复用数据速率高达1.5GSPS。此外，AD9172支持超宽带模式，绕过信道选择器以提供高达3.08GSPS(16位分辨率)和4.1GSPS(12位分辨率)的最大数据速率。

如图2所示，通过子卡上的时钟芯片来给DAC回放模块提供时钟输入，由于AD9172本身具有JESD204B线的配置，本实用新型就通过JESD204B线来进行DAC数据传输。通过FMC+连接器，将载卡平台传输的数字信号和数据传输给DAC回放模块来进行数模转换，得到的模拟信号再经过调理电路调理后进行回放。

DAC信号调理模块：信号调理电路的主要功能包括:增益、偏移和滤波等。通过FMC+连接器，DAC接收来自载卡的数字信号，输出的模拟信号通过DAC信号调理电路，经过滤波、放大之后变成了标准信号，然后通过MMCX接口输出。本实用新型在ADC采集电路的模拟输入端采用如图3所示的ADC信号调理电路。

除了上述组成单元，本实用新型设计一种新的时钟分配方式，不再通过有源晶振来给时钟发生器提供基准时钟，而是通过FMC+连接器来接收从载卡上提供的时钟源。同时将时钟电路分为两个部分，分别给ADC和DAC芯片提供时钟，很好的完成了时钟的隔离，便于对时钟测量与监控。

ADC时钟：本实用新型采用如图2所示的时钟电路，首先将通过FMC+连接器上，由载卡分配的时钟源输入到射频合成器中来进行射频合成。本实用新型采用TI公司的LMX2595作为ADC时钟的射频合成器，LMX2595是一种集成了VCO和输出分频器的高性能宽带频率合成器。VCO的工作范围为7.5～15GHz，可与输出分配器结合，产生10MHz～15GHz范围内的任何频率。LMX2595还具有一个VCO倍频器，可用于产生高达19GHz的频率。

射频合成完，将得到的时钟信号传输给ADC的时钟芯片，本实用新型采用ADI公司的HMC7043作为ADC的时钟芯片，HMC7043旨在满足多载波GSM和LTE基站设计的要求，并通过多种时钟管理和分配特性来简化基带和无线电卡时钟树的设计。能提供14路低噪声且可配置的输出，可以灵活地与基站收发台(BTS)系统中的许多不同器件接口。其能生成符合JESD204B接口要求的7组DCLK和SYSREF时钟对，且DCLK和SYSREF时钟输出均可配置为支持CML、LVDS、LVPECL和LVCMOS等不同的信号标准，不同的偏置条件则可调整变化的板插入损耗。本实用新型需要通过HMC7043产生4组DCLK和SYSREF时钟对，两组用来分配给ADC芯片，用来作为两片AD9689的时钟输入，还有两组通过FMC+连接器，传输给载卡。

DAC时钟：本实用新型采用如图2所示的时钟电路通过FMC+连接器上，由载卡分配的时钟源输入DAC时钟芯片，DAC时钟芯片分配时钟给DAC。本实用新型采用TI公司的CDCM6208作为DAC的时钟芯片。CDCM6208是一款多用途、低抖动低功耗频率合成器，此频率合成器能够利用特有低频晶振或CML、LVPECL、LVDS或LVCMOS信号的两路输入之一来生成八路低抖动时钟输出，输出可在类似于LVPECL的高摆幅CML、正常摆幅CML、类似于LVDS的低功耗CML、HCSL或LVCMOS中进行选择，广泛适用于各类无线基础设施基带、小型蜂窝、有线数据通信、计算、低功耗医疗成像以及便携式测试和测量应用。它可通过I2C或SPI编程接口进行轻松配置，且在没有串行接口的情况下，还可提供引脚模式，通过控制引脚将器件设置为32种不同预编程配置中的其中一种。

最后应说明的是：以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，尽管参照前述实施例对本实用新型进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种基于FMC+连接器的多路高速采集回放子卡，其特征在于，所述多路高速采集回放子卡与载卡配合使用，多路高速采集回放子卡包括有：

模拟输入输出模块：用于模拟信号的输入和输出；

ADC信号调理模块：用于将模拟信号调理成标准信号；

ADC采集模块：用于将模拟信号转换成数字信号；

FMC+连接器：用于载卡和子卡的数据传输；

DAC回放模块：用于将载卡输入的数字信号转换成模拟信号；

DAC信号调理模块：用于将DAC输出的模拟信号调理成标准信号；所述模拟输入输出模块、ADC信号调理模块、ADC采集模块、FMC+连接器、DAC回放模块、DAC信号调理模块之间均有电性连接。

2.根据权利要求1所述的一种基于FMC+连接器的多路高速采集回放子卡，其特征在于，所述FMC+连接器读取载卡上提供的时钟源并将所述时钟源传输至ADC信号调理模块、ADC采集模块、DAC回放模块、DAC信号调理模块。

3.根据权利要求2所述的一种基于FMC+连接器的多路高速采集回放子卡，其特征在于，ADC信号调理模块、ADC采集模块上设有ADC时钟电路，所述时钟源通过射频合成后传输给ADC时钟电路中。

4.根据权利要求3所述的一种基于FMC+连接器的多路高速采集回放子卡，其特征在于，载卡给所述多路高速采集回放子卡提供时钟源，且ADC时钟电路给载卡提供两组DCLK和SYSREF时钟对。

5.根据权利要求1所述的一种基于FMC+连接器的多路高速采集回放子卡，其特征在于，所述ADC采集模块、DAC回放模块通过JESD204B协议与载卡通信。

6.根据权利要求1所述的一种基于FMC+连接器的多路高速采集回放子卡，其特征在于，所述模拟输入输出模块通过MMCX接口输入、输出模拟信号。

7.根据权利要求1所述的一种基于FMC+连接器的多路高速采集回放子卡，其特征在于，所述DAC信号调理模块通过MMCX接口输出模拟信号。

8.根据权利要求1所述的一种基于FMC+连接器的多路高速采集回放子卡，其特征在于，所述多路高速采集回放子卡通过FMC+标准协议与载卡信号交互。

Images