CN214675875U - 一种信号处理板卡 - Google Patents
一种信号处理板卡 Download PDFInfo
- Publication number
- CN214675875U CN214675875U CN202120932949.0U CN202120932949U CN214675875U CN 214675875 U CN214675875 U CN 214675875U CN 202120932949 U CN202120932949 U CN 202120932949U CN 214675875 U CN214675875 U CN 214675875U
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- output
- signal
- circuit board
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本实用新型涉及一种信号处理板卡，包括具有接收射频信号的输入接口的电路板，电路板上设置有接收输入接口传来的射频信号的一分18路功分器、接收一分18路功分器输出信号并进行处理的射频双接收器、接收射频双接收器输出的高频信号并处理的同步时钟、接收同步时钟所输出的高速差分信号并进行自校准的第一FPGA处理器、辅助第一FPGA处理器进行校准的DSP处理器、接收并输出射频信号的输出接口，本实用新型有效解决了现有技术中存在的信号处理板卡的射频信号幅度和相位一致性较差、难以满足使用需求的技术问题。
Description
技术领域
本实用新型涉及信号处理设备技术领域，具体涉及一种信号处理板卡。
背景技术
信号处理板卡是一种广泛应用于医疗、军事和电气工程等领域的电路板，主要用于对低频信号进行采集和处理，随着待处理信号的类型越来越多，对信号处理板卡自身的要求也越来越高，例如在存储、处理速度、传输速度、掉电处理等方面的要求越来越高，在实际应用中，现有的信号处理板卡的射频信号幅度与相位一致性较差、难以满足使用需求。
实用新型内容
本实用新型的目的是提供一种信号处理板卡，用以解决现有技术中存在的信号处理板卡的射频信号幅度和相位一致性较差、难以满足使用需求的技术问题。
为实现上述目的，本实用新型所提供的一种信号处理板卡采用如下技术方案：
一种信号处理板卡，包括具有接收射频信号的输入接口的电路板，电路板上设置有接收输入接口传来的射频信号的一分18路功分器、接收一分18路功分器输出信号并进行处理的射频双接收器、接收射频双接收器输出的高频信号并处理的同步时钟、接收同步时钟所输出的高速差分信号并进行自校准的第一FPGA处理器、辅助第一FPGA处理器进行校准的DSP处理器、接收并输出射频信号的输出接口。
本实用新型所提供的信号处理板卡的有益效果是：射频信号通过功分器对射频双接收器输出信号，射频双接收器的特点为双接收器、全集成的小数N射频合成器，适用于射频L0和基带时钟的多芯片相位同步，从而能够处理射频信号后输出高频信号，高频信号进入同步时钟的内部处理，由于同步时钟具有超低的时钟抖动和噪声、输出的差分时钟电平标准可编程选择包括LVPECL、LVDS、HSDS以及LCPECL的各种类型、输出时钟精确的数字延时、模拟延时以及动态延时等优点，从而能够输出高速差分信号给第一FPGA处理器，第一FPGA处理器收到同步时钟输出的高速差分信号后能够对射频双接收器的输出信号进行自校准，内部延时保证信号的一致性，当第一FPGA处理器检测到幅度、相位有误差时，通过DSP运行的补偿算法计算出相应的幅度和相位补偿参数，来进行自校准；上述设置中，通过同步时钟和第一FPGA处理器的自校准，实现了射频信号幅度、相位的自动调整，有效保证了幅相的一致性，有效解决了现有技术中存在的信号处理板卡的射频信号幅度和相位一致性较差、难以满足使用需求的技术问题。
进一步地，所述第一FPGA处理器和DSP处理器之间还设置有第二FPGA处理器。
进一步地，所述第一FPGA处理器采用XC7V型号的芯片，所述第二FPGA处理器采用XC7Z型号的芯片，DSP处理器采用TMS320C型号的芯片。
附图说明
图1是本实用新型所提供的信号处理板卡的示意图；
图2是本实用新型所提供的信号处理板卡中射频双接收器的原理图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将对本实用新型的技术方案进行详细的描述。显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所得到的所有其它实施方式，都属于本实用新型所保护的范围。
下面结合附图及具体实施方式对本实用新型作进一步详细描述：
本实用新型所提供的信号处理板卡的具体实施例：
如图1和图2所示，一种信号处理板卡，包括具有接收射频信号的输入接口的电路板，电路板上设置有接收输入接口传来的射频信号的一分18路功分器、接收一分18路功分器输出信号并进行处理的射频双接收器、接收射频双接收器输出的高频信号并处理的同步时钟、接收同步时钟所输出的高速差分信号并进行自校准的第一FPGA处理器、辅助第一FPGA处理器进行校准的DSP处理器、接收并输出射频信号的输出接口。
射频信号通过功分器对射频双接收器输出信号，射频双接收器的特点为双接收器、全集成的小数N射频合成器，适用于射频L0和基带时钟的多芯片相位同步，从而能够处理射频信号后输出高频信号，高频信号进入同步时钟的内部处理，由于同步时钟具有超低的时钟抖动和噪声、输出的差分时钟电平标准可编程选择包括LVPECL、LVDS、HSDS以及LCPECL的各种类型、输出时钟精确的数字延时、模拟延时以及动态延时等优点，从而能够输出高速差分信号给第一FPGA处理器，第一FPGA处理器收到同步时钟输出的高速差分信号后能够对射频双接收器的输出信号进行自校准，内部延时保证信号的一致性，当第一FPGA处理器检测到幅度、相位有误差时，通过DSP运行的补偿算法计算出相应的幅度和相位补偿参数，来进行自校准；上述设置中，通过同步时钟和第一FPGA处理器的自校准，实现了射频信号幅度、相位的自动调整，有效保证了幅相的一致性。
在本实施例中，第一FPGA处理器和DSP处理器之间还设置有第二FPGA处理器。第二FPGA处理器作为辅助进一步调高了第一FPGA处理器的处理能力，在其他实施例中，也可以仅设置第一FPGA处理器。
在本实施例中，第一FPGA处理器采用XC7V型号的芯片，第二FPGA处理器采用XC7Z型号的芯片，DSP处理器采用TMS320C型号的芯片。在其他实施例中，各处理器的型号也可以进行调整。
本实用新型所提供的一种信号处理板卡的工作原理是：射频信号通过功分器对射频双接收器输出信号，射频双接收器的特点为双接收器、全集成的小数N射频合成器，适用于射频L0和基带时钟的多芯片相位同步，从而能够处理射频信号后输出高频信号，高频信号进入同步时钟的内部处理，由于同步时钟具有超低的时钟抖动和噪声、输出的差分时钟电平标准可编程选择包括LVPECL、LVDS、HSDS以及LCPECL的各种类型、输出时钟精确的数字延时、模拟延时以及动态延时等优点，从而能够输出高速差分信号给第一FPGA处理器，第一FPGA处理器收到同步时钟输出的高速差分信号后能够对射频双接收器的输出信号进行自校准，内部延时保证信号的一致性，当第一FPGA处理器检测到幅度、相位有误差时，通过DSP运行的补偿算法计算出相应的幅度和相位补偿参数，来进行自校准；上述设置中，通过同步时钟和第一FPGA处理器的自校准，实现了射频信号幅度、相位的自动调整，有效保证了幅相的一致性，有效解决了现有技术中存在的信号处理板卡的射频信号幅度和相位一致性较差、难以满足使用需求的技术问题。
在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本实用新型的保护范围。
Claims (3)
1.一种信号处理板卡，其特征在于：包括具有接收射频信号的输入接口的电路板，电路板上设置有接收输入接口传来的射频信号的一分18路功分器、接收一分18路功分器输出信号并进行处理的射频双接收器、接收射频双接收器输出的高频信号并处理的同步时钟、接收同步时钟所输出的高速差分信号并进行自校准的第一FPGA处理器、辅助第一FPGA处理器进行校准的DSP处理器、接收并输出射频信号的输出接口。
2.根据权利要求1所述的信号处理板卡，其特征在于：所述第一FPGA处理器和DSP处理器之间还设置有第二FPGA处理器。
3.根据权利要求2所述的信号处理板卡，其特征在于：所述第一FPGA处理器采用XC7V型号的芯片，所述第二FPGA处理器采用XC7Z型号的芯片，DSP处理器采用TMS320C型号的芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120932949.0U CN214675875U (zh) | 2021-04-30 | 2021-04-30 | 一种信号处理板卡 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120932949.0U CN214675875U (zh) | 2021-04-30 | 2021-04-30 | 一种信号处理板卡 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214675875U true CN214675875U (zh) | 2021-11-09 |
Family
ID=78473674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120932949.0U Active CN214675875U (zh) | 2021-04-30 | 2021-04-30 | 一种信号处理板卡 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214675875U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114710256A (zh) * | 2021-12-30 | 2022-07-05 | 北京力通通信有限公司 | 射频和基带同步方法 |
-
2021
- 2021-04-30 CN CN202120932949.0U patent/CN214675875U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114710256A (zh) * | 2021-12-30 | 2022-07-05 | 北京力通通信有限公司 | 射频和基带同步方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9210535B2 (en) | Systems and methods for active interference cancellation to improve coexistence | |
| CN110289859A (zh) | 基于多片adc的并行时间交替高速采样系统 | |
| CN106374927A (zh) | 一种基于FPGA和PowerPC的多通道高速AD系统 | |
| CN214675875U (zh) | 一种信号处理板卡 | |
| CN103929173A (zh) | 分频器和无线通信设备 | |
| CN111474507B (zh) | 一种mr-ept谱仪专用多通道射频回波信号下变频器 | |
| CN103634251B (zh) | 一种自动频率校正方法及系统 | |
| JP2017527159A (ja) | デジタル送信機の変調回路、デジタル送信機、及び信号変調方法 | |
| CN102237889A (zh) | Rf数字杂散减少 | |
| CN108037332B (zh) | 多通道参考时钟发生模块 | |
| CN110967657A (zh) | 一种mr-ept谱仪多通道射频激发信号上变频器 | |
| CN103762979A (zh) | 一种应用于lte信道模拟器的宽带频率源 | |
| CN106603090B (zh) | 12通道收发变频信道装置 | |
| WO2018121207A1 (zh) | 一种可穿戴设备及其天线信号处理电路和方法 | |
| CN103516370A (zh) | 用于降低发射机的增益不对称变化的电路及发射机 | |
| CN103701420A (zh) | 一种发射机增益分配方法及电路 | |
| US9077573B2 (en) | Very compact/linear software defined transmitter with digital modulator | |
| CN210351129U (zh) | 一种基于fmc的双通道adc/dac板卡 | |
| CN106888015B (zh) | 一种宽带捷变频毫米波频率综合器 | |
| CN215117509U (zh) | 一种基于fmc+连接器的多路高速采集回放子卡 | |
| CN208836123U (zh) | 一种18-30GHz前端接收组件 | |
| CN108141242A (zh) | 高频前端电路和阻抗匹配方法 | |
| CN211744451U (zh) | 一种捷变频率源 | |
| CN210111992U (zh) | 一种双通道电路 | |
| CN209821390U (zh) | 一种导航信号源射频信号生成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |