CN109932953A - 智能超算可编程控制器 - Google Patents

智能超算可编程控制器 Download PDF

Info

Publication number
CN109932953A
CN109932953A CN201711370446.3A CN201711370446A CN109932953A CN 109932953 A CN109932953 A CN 109932953A CN 201711370446 A CN201711370446 A CN 201711370446A CN 109932953 A CN109932953 A CN 109932953A
Authority
CN
China
Prior art keywords
data
memory
supercomputer
hardware
programmable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711370446.3A
Other languages
English (en)
Inventor
陈新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201711370446.3A priority Critical patent/CN109932953A/zh
Publication of CN109932953A publication Critical patent/CN109932953A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

本发明公开了一种智能超算可编程控制器，内部包括智能应用处理器和增强型可编程逻辑门阵列，通过动态编程能够在所述可编程逻辑门阵列内部连接可配置逻辑模块，输入输出模块和辅助的数字信号处理器，形成多个支持超算的并行处理单元，这些并行处理单元相互协作能够支持大规模的浮点超算和人工智能模型运算，能够有效加速服务器并发处理、内存与闪存一体化、矿机运算、图像及语音识别与处理、数据压缩、数据加解密、深度学习等多种超算应用场景，通过智能应用处理器的配合，在外部应用的公共输入输出通道和数据预处理上降低延时，提高动态响应，同时只有通过智能应用处理器的安全认证才能对智能超算可编程控制器中的单元进行可编程配置。

Description

智能超算可编程控制器
技术领域
本发明涉及一种包含智能应用处理器和增强型可编程逻辑门阵列的可编程控制器，采用可编程逻辑与数字信号处理器结合，通过智能应用处理器进行多通道加速，提高超算和服务器效率。
技术背景
普通的可编程控制器只包含标准的可配置逻辑模块，输入输出模块和内部连线，均匀分配逻辑门阵列，没有对特定公共运算所需的基础模块做优化，不包含数字信号处理器，也不包含支持对特殊处理所需的应用处理器，需要外部增加多种处理器和接口实现对存储器和数据的访问，加大了数据延迟。如果在可编程逻辑门阵列里增加数字信号处理器和智能应用处理器，就能主动提升对存储器和总线等关键资源的访问和加速，同时提高复杂应用的处理效率，还能够提升存储器寿命和提高整体数据安全性。
发明内容
本发明公开了一种智能超算可编程控制器，其特征在于，由智能应用处理器和增强型可编程逻辑门阵列组成，所述增强型可编程逻辑门阵列内部包含可配置逻辑模块，输入输出模块，内部连线和辅助的数字信号处理器，通过外部编程指令能够对所述逻辑模块，输入输出模块和数字信号处理器进行重新配置，通过内部连线进行连接，用于实现超级运算所需的硬件可编程逻辑，具有静态可重复编程及动态系统重构的特性，主要进行硬件编程；所述数字信号处理器包含优化的控制单元，运算单元，寄存器和存储单元，在已经优化确定的硬件逻辑上主要进行软件编程；通过动态的硬件及软件编程能够在所述增强型可编程逻辑门阵列内部形成多个支持复杂运算的并行处理单元，这些并行处理单元相互配合并与数字信号处理器协作，能够支持超大规模的浮点运算和人工智能模型复杂运算，并通过智能应用处理器的配合，在外部应用所需的公共输入输出通道和基础数据预处理上降低延时，提高动态响应。
所述的智能超算可编程控制器，其特征在于，所述智能应用处理器的接口包括PCI-E接口和FLASH存储器接口，能够连接服务器的PCI-E总线，通过可编程逻辑和数字信号处理器有效加速服务器并发处理和内存与闪存一体化设计；所述智能应用处理器采用存储器多通道接口设计，能够同时对多个存储器芯片及每个存储器芯片的多个存储区域进行并行数据存取，使得数据访问的速度达到内存的需要，从而能够虚拟成服务器内存，实现内存与闪存一体化设计，根据需要随时扩大内存及存储器并发访问速度，提高服务器并发处理；同时由于智能超算可编程控制器内部的可编程硬件逻辑能够加速特定的运算逻辑，使得服务器所需的业务运算也得到加速；所述可编程逻辑和数字信号处理器满足大单元的高性能处理特点。
所述的智能超算可编程控制器，其特征在于，所述增强型可编程逻辑门阵列内部实现的硬件逻辑主要用于矿机运算所需的超大规模并发哈希运算处理，通过超高速的哈希运算处理，在更短时间找到碰撞所需的随机因子，所述可编程逻辑和数字信号处理器满足密集型小单元的多并发特点。
所述的智能超算可编程控制器，其特征在于，所述增强型可编程逻辑门阵列内部实现的硬件逻辑主要用于图像及语音识别与处理所需的大规模并发运算处理，通过高速的比对算法，在更短时间找到数据库中匹配的数据特征，并对图像和语音进行统一压缩处理，所述智能应用处理器增强对数据库并发访问的处理，所述可编程逻辑和数字信号处理器满足共享统一数据进行运算的共享数据访问并发特点；也适用于数据压缩和数据加解密处理的并发需求。
所述的智能超算可编程控制器，其特征在于，所述增强型可编程逻辑门阵列内部实现的硬件逻辑主要用于深度学习所需的超级运算场景，常规的数字信号处理器只能进行正向数据运算，不能实现反向数据运算，通过可编程逻辑和数字信号处理器结合能够实现同时支持正反向数据运算的复杂深度学习和人工智能运算；所述智能应用处理器增强对数据输入的有效性检查和归一化预处理，尽量滤除噪声数据，提高后端深度学习的质量。
所述的智能超算可编程控制器，其特征在于，所述智能应用处理器中还包括安全硬件和安全固件，所述安全硬件具备加密算法硬件模块和数据纠错模块，所述安全固件具备额外的多级数据校验算法和安全认证功能，只有通过智能应用处理器的安全认证才能对智能超算可编程控制器中的各部分进行可编程配置。
所述的智能超算可编程控制器，其特征在于，所述安全硬件还具备电压、时钟、温度和光照探测传感器和存储器多通道存取电路，所述加密算法硬件模块支持对数据存取实时进行加解密运算，所述存储器多通道存取电路支持同时对存储器的多个区域进行数据读写，所述数据纠错模块根据存储器每个数据块对应的纠错数据进行该数据块的数据校验和数据恢复，并累计各数据块的使用次数以及有效使用率作为磨损参数；所述安全固件具备额外的多级数据校验算法，根据需要对安全硬件的数据纠错模块进行补充，并根据存储器各数据块磨损参数和存储器热量监控，动态调整数据块索引和数据块备份机制。
所述的智能超算可编程控制器，其特征在于，所述安全硬件还具备总线和内存加密电路，具备芯片唯一序列号和虚拟地址，具备芯片防篡改设计，具备硬件错误检测，具备真随机数发生器，具备对抗侧信道攻击的随机噪音发生器，具备独立的内部时钟，具备低电量休眠和定时休眠电路。
所述的智能超算可编程控制器，其特征在于，所述安全固件还具备数据完整性防丢机制、异常计数器和全盘数据验证功能，所述数据完整性防丢机制是指对于关键数据，在目标区进行写入操作时先把目标区地址和要写入的关键数据共同写入到备份区，写入成功并检查完整，置备份标志为有效后，才开始写目标区，当目标区写入成功并检查完整后就会擦掉备份标志，如果在写备份区时掉电了，目标区数据没有任何改变，如果在写完备份区，再写目标区时掉电了，此时目标区数据更新不完整，安全固件重新上电运行会先检查备份标志是否有效，是则擦除目标区，并把备份区数据更新到目标区；所述异常计数器能够统计数据存取中出现的异常情况；所述全盘数据验证功能即能够对存储器指定区域或全部区域进行整体哈希运算，再把对计算结果的数字签名存储到所述安全硬件的内部存储器或存储器特定位置；所述安全硬件还具备单向计数器，每次存储器数据更新都会触发单向计数器的数值增加，所述安全固件的全盘数据验证功能与所述单向计数器相关，使得存储器具备整体数据防回转功能，即不能通过将过去的完整数据映像写入存储器来骗过全盘数据验证功能。
所述的智能超算可编程控制器，其特征在于，所述安全固件还具备多级数据完整性算法，磨损平衡算法，垃圾回收算法，低密度奇偶校验技术和多级纠错码机制，用于提高存储器的可用性和整体良品率；所述磨损平衡算法既能够对于频繁更新的特定数据块采用多冗余数据块备份，平衡磨损，根据冗余级别成倍提升存储器的使用寿命，也能整体进行数据分配，使得所有数据块都能均匀参与磨损平衡。
具体实施方式
本发明的智能超算可编程控制器，其具体实施方式为，在智能超算可编程控制器内部均匀部署逻辑门阵列的基础上，增加多个数字信号处理器，公共总线，共享存储单元和智能应用处理器，智能应用处理器中包含必要的安全硬件和安全固件，能够对外部的一个或多个FLASH存储器进行管理，多通道存取电路的设计使得并发进行FLASH高速数据读取，甚至能够达到内存DRAM的存取速度级别，用于虚拟内存；安全硬件和安全固件中包含国密算法，能够安全升级，只有通过智能应用处理器的安全认证才能对智能超算可编程控制器中的单元进行可编程配置。

Claims (10)

1.一种智能超算可编程控制器，其特征在于，由智能应用处理器和增强型可编程逻辑门阵列组成，所述增强型可编程逻辑门阵列内部包含可配置逻辑模块，输入输出模块，内部连线和辅助的数字信号处理器，通过外部编程指令能够对所述逻辑模块，输入输出模块和数字信号处理器进行重新配置，通过内部连线进行连接，用于实现超级运算所需的硬件可编程逻辑，具有静态可重复编程及动态系统重构的特性，主要进行硬件编程；所述数字信号处理器包含优化的控制单元，运算单元，寄存器和存储单元，在已经优化确定的硬件逻辑上主要进行软件编程；通过动态的硬件及软件编程能够在所述增强型可编程逻辑门阵列内部形成多个支持复杂运算的并行处理单元，这些并行处理单元相互配合并与数字信号处理器协作，能够支持超大规模的浮点运算和人工智能模型复杂运算，并通过智能应用处理器的配合，在外部应用所需的公共输入输出通道和基础数据预处理上降低延时，提高动态响应。
2.根据权利要求1中所述的智能超算可编程控制器，其特征在于，所述智能应用处理器的接口包括PCI-E接口和FLASH存储器接口，能够连接服务器的PCI-E总线，通过可编程逻辑和数字信号处理器有效加速服务器并发处理和内存与闪存一体化设计；所述智能应用处理器采用存储器多通道接口设计，能够同时对多个存储器芯片及每个存储器芯片的多个存储区域进行并行数据存取，使得数据访问的速度达到内存的需要，从而能够虚拟成服务器内存，实现内存与闪存一体化设计，根据需要随时扩大内存及存储器并发访问速度，提高服务器并发处理；同时由于智能超算可编程控制器内部的可编程硬件逻辑能够加速特定的运算逻辑，使得服务器所需的业务运算也得到加速；所述可编程逻辑和数字信号处理器满足大单元的高性能处理特点。
3.根据权利要求1中所述的智能超算可编程控制器，其特征在于，所述增强型可编程逻辑门阵列内部实现的硬件逻辑主要用于矿机运算所需的超大规模并发哈希运算处理，通过超高速的哈希运算处理，在更短时间找到碰撞所需的随机因子，所述可编程逻辑和数字信号处理器满足密集型小单元的多并发特点。
4.根据权利要求1中所述的智能超算可编程控制器，其特征在于，所述增强型可编程逻辑门阵列内部实现的硬件逻辑主要用于图像及语音识别与处理所需的大规模并发运算处理，通过高速的比对算法，在更短时间找到数据库中匹配的数据特征，并对图像和语音进行统一压缩处理，所述智能应用处理器增强对数据库并发访问的处理，所述可编程逻辑和数字信号处理器满足共享统一数据进行运算的共享数据访问并发特点；也适用于数据压缩和数据加解密处理的并发需求。
5.根据权利要求1中所述的智能超算可编程控制器，其特征在于，所述增强型可编程逻辑门阵列内部实现的硬件逻辑主要用于深度学习所需的超级运算场景，常规的数字信号处理器只能进行正向数据运算，不能实现反向数据运算，通过可编程逻辑和数字信号处理器结合能够实现同时支持正反向数据运算的复杂深度学习和人工智能运算；所述智能应用处理器增强对数据输入的有效性检查和归一化预处理，尽量滤除噪声数据，提高后端深度学习的质量。
6.根据权利要求1至5中任一所述的智能超算可编程控制器，其特征在于，所述智能应用处理器中还包括安全硬件和安全固件，所述安全硬件具备加密算法硬件模块和数据纠错模块，所述安全固件具备额外的多级数据校验算法和安全认证功能，只有通过智能应用处理器的安全认证才能对智能超算可编程控制器中的各部分进行可编程配置。
7.根据权利要求6中所述的智能超算可编程控制器，其特征在于，所述安全硬件还具备电压、时钟、温度和光照探测传感器和存储器多通道存取电路，所述加密算法硬件模块支持对数据存取实时进行加解密运算，所述存储器多通道存取电路支持同时对存储器的多个区域进行数据读写，所述数据纠错模块根据存储器每个数据块对应的纠错数据进行该数据块的数据校验和数据恢复，并累计各数据块的使用次数以及有效使用率作为磨损参数；所述安全固件具备额外的多级数据校验算法，根据需要对安全硬件的数据纠错模块进行补充，并根据存储器各数据块磨损参数和存储器热量监控，动态调整数据块索引和数据块备份机制。
8.根据权利要求7中所述的智能超算可编程控制器，其特征在于，所述安全硬件还具备总线和内存加密电路，具备芯片唯一序列号和虚拟地址，具备芯片防篡改设计，具备硬件错误检测，具备真随机数发生器，具备对抗侧信道攻击的随机噪音发生器，具备独立的内部时钟，具备低电量休眠和定时休眠电路。
9.根据权利要求8中所述的智能超算可编程控制器，其特征在于，所述安全固件还具备数据完整性防丢机制、异常计数器和全盘数据验证功能，所述数据完整性防丢机制是指对于关键数据，在目标区进行写入操作时先把目标区地址和要写入的关键数据共同写入到备份区，写入成功并检查完整，置备份标志为有效后，才开始写目标区，当目标区写入成功并检查完整后就会擦掉备份标志，如果在写备份区时掉电了，目标区数据没有任何改变，如果在写完备份区，再写目标区时掉电了，此时目标区数据更新不完整，安全固件重新上电运行会先检查备份标志是否有效，是则擦除目标区，并把备份区数据更新到目标区；所述异常计数器能够统计数据存取中出现的异常情况；所述全盘数据验证功能即能够对存储器指定区域或全部区域进行整体哈希运算，再把对计算结果的数字签名存储到所述安全硬件的内部存储器或存储器特定位置；所述安全硬件还具备单向计数器，每次存储器数据更新都会触发单向计数器的数值增加，所述安全固件的全盘数据验证功能与所述单向计数器相关，使得存储器具备整体数据防回转功能，即不能通过将过去的完整数据映像写入存储器来骗过全盘数据验证功能。
10.根据权利要求9中所述的智能超算可编程控制器，其特征在于，所述安全固件还具备多级数据完整性算法，磨损平衡算法，垃圾回收算法，低密度奇偶校验技术和多级纠错码机制，用于提高存储器的可用性和整体良品率；所述磨损平衡算法既能够对于频繁更新的特定数据块采用多冗余数据块备份，平衡磨损，根据冗余级别成倍提升存储器的使用寿命，也能整体进行数据分配，使得所有数据块都能均匀参与磨损平衡。
CN201711370446.3A 2017-12-19 2017-12-19 智能超算可编程控制器 Pending CN109932953A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711370446.3A CN109932953A (zh) 2017-12-19 2017-12-19 智能超算可编程控制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711370446.3A CN109932953A (zh) 2017-12-19 2017-12-19 智能超算可编程控制器

Publications (1)

Publication Number Publication Date
CN109932953A true CN109932953A (zh) 2019-06-25

Family

ID=66983084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711370446.3A Pending CN109932953A (zh) 2017-12-19 2017-12-19 智能超算可编程控制器

Country Status (1)

Country Link
CN (1) CN109932953A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112232523A (zh) * 2020-12-08 2021-01-15 湖南航天捷诚电子装备有限责任公司 一种国产化人工智能计算设备
CN112578727A (zh) * 2019-09-28 2021-03-30 深圳市综科智控科技开发有限公司 一种单片机可编程算法
CN115147840A (zh) * 2021-03-31 2022-10-04 广东高云半导体科技股份有限公司 进行字符识别的人工智能系统及方法
CN116541075A (zh) * 2023-07-05 2023-08-04 苏州浪潮智能科技有限公司 领域专用架构处理器及其加速计算方法、介质、设备
CN117312233A (zh) * 2023-11-28 2023-12-29 苏州元脑智能科技有限公司 现场可编程逻辑门阵列芯片、及其构建方法及加速器设备

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005083672A2 (en) * 2004-02-24 2005-09-09 Qualcomm Incorporated Display processor for a wireless device
CN101782893A (zh) * 2009-01-21 2010-07-21 上海芯豪微电子有限公司 可重构数据处理平台
CN102063075A (zh) * 2010-10-11 2011-05-18 成都易研科技有限公司 中频采集卡板载dsp实时数字信号处理系统
CN102073481A (zh) * 2011-01-14 2011-05-25 上海交通大学 多核dsp可重构专用集成电路系统
CN202142057U (zh) * 2011-06-09 2012-02-08 中国科学院上海微系统与信息技术研究所 一种数字信号处理的嵌入式开发系统
CN102540952A (zh) * 2010-12-09 2012-07-04 通用电气公司 可编程控制器以及操作方法
CN103413164A (zh) * 2013-07-10 2013-11-27 上海新储集成电路有限公司 一种在智能卡芯片内用嵌入式可编程逻辑门阵列实现数据加解密功能的方法
CN103544470A (zh) * 2013-08-05 2014-01-29 华中科技大学 一种动平台对空目标双色红外异构并行自动目标识别器
CN103744356A (zh) * 2014-01-17 2014-04-23 重庆大学 一种基于dsp/fpga动态可配置的机床智能控制器及控制方法
CN106327184A (zh) * 2016-08-22 2017-01-11 中国科学院信息工程研究所 一种基于安全硬件隔离的移动智能终端支付系统及方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005083672A2 (en) * 2004-02-24 2005-09-09 Qualcomm Incorporated Display processor for a wireless device
CN101782893A (zh) * 2009-01-21 2010-07-21 上海芯豪微电子有限公司 可重构数据处理平台
CN102063075A (zh) * 2010-10-11 2011-05-18 成都易研科技有限公司 中频采集卡板载dsp实时数字信号处理系统
CN102540952A (zh) * 2010-12-09 2012-07-04 通用电气公司 可编程控制器以及操作方法
CN102073481A (zh) * 2011-01-14 2011-05-25 上海交通大学 多核dsp可重构专用集成电路系统
CN202142057U (zh) * 2011-06-09 2012-02-08 中国科学院上海微系统与信息技术研究所 一种数字信号处理的嵌入式开发系统
CN103413164A (zh) * 2013-07-10 2013-11-27 上海新储集成电路有限公司 一种在智能卡芯片内用嵌入式可编程逻辑门阵列实现数据加解密功能的方法
CN103544470A (zh) * 2013-08-05 2014-01-29 华中科技大学 一种动平台对空目标双色红外异构并行自动目标识别器
CN103744356A (zh) * 2014-01-17 2014-04-23 重庆大学 一种基于dsp/fpga动态可配置的机床智能控制器及控制方法
CN106327184A (zh) * 2016-08-22 2017-01-11 中国科学院信息工程研究所 一种基于安全硬件隔离的移动智能终端支付系统及方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112578727A (zh) * 2019-09-28 2021-03-30 深圳市综科智控科技开发有限公司 一种单片机可编程算法
CN112578727B (zh) * 2019-09-28 2022-07-15 深圳市综科智控科技开发有限公司 一种单片机可编程方法
CN112232523A (zh) * 2020-12-08 2021-01-15 湖南航天捷诚电子装备有限责任公司 一种国产化人工智能计算设备
CN115147840A (zh) * 2021-03-31 2022-10-04 广东高云半导体科技股份有限公司 进行字符识别的人工智能系统及方法
CN115147840B (zh) * 2021-03-31 2024-05-17 广东高云半导体科技股份有限公司 进行字符识别的人工智能系统及方法
CN116541075A (zh) * 2023-07-05 2023-08-04 苏州浪潮智能科技有限公司 领域专用架构处理器及其加速计算方法、介质、设备
CN116541075B (zh) * 2023-07-05 2023-09-01 苏州浪潮智能科技有限公司 领域专用架构处理器及其加速计算方法、介质、设备
CN117312233A (zh) * 2023-11-28 2023-12-29 苏州元脑智能科技有限公司 现场可编程逻辑门阵列芯片、及其构建方法及加速器设备
CN117312233B (zh) * 2023-11-28 2024-02-23 苏州元脑智能科技有限公司 现场可编程逻辑门阵列芯片、及其构建方法及加速器设备

Similar Documents

Publication Publication Date Title
CN109932953A (zh) 智能超算可编程控制器
US10019312B2 (en) Error monitoring of a memory device containing embedded error correction
CN107408081B (zh) 提供对存储器的加强重放保护
US9940457B2 (en) Detecting a cryogenic attack on a memory device with embedded error correction
KR101984665B1 (ko) 비휘발성 메모리에 기입된 시스템 중요 데이터의 보호와 관련된 기법
EP3591565A1 (en) Computing device with increased resistance against rowhammer attacks
Lin et al. SECRET: Selective error correction for refresh energy reduction in DRAMs
US10565130B2 (en) Technologies for a memory encryption engine for multiple processor usages
US11249689B2 (en) Memory device resilient to cyber-attacks and malfunction
US9965017B2 (en) System and method for conserving energy in non-volatile dual inline memory modules
US10747909B2 (en) System architecture to mitigate memory imprinting
US20230185483A1 (en) Solid State Drives with Hardware Accelerators for Proof of Space Computations
CN109784070A (zh) 一种可信硬件结构
WO2017196614A1 (en) Selective data persistence in computing systems
Chen et al. Memguard: A low cost and energy efficient design to support and enhance memory system reliability
Kim et al. Balancing reliability, cost, and performance tradeoffs with FreeFault
CN109753804A (zh) 一种可信系统
US20220050926A1 (en) Protection against unintended content change in dram during standby mode
Du et al. ESD: An ECC-assisted and Selective Deduplication for Encrypted Non-Volatile Main Memory
Wang et al. Enabling energy efficient hybrid memory cube systems with erasure codes
CN109934023A (zh) 智能安全存储控制器
US11734184B2 (en) Effective avoidance of line cache misses
US20230396449A1 (en) Device identifier composition engine 3-layer architecture
US10901845B2 (en) Erasure coding for a single-image memory
US20230237152A1 (en) Row hammer interrupts to the operating system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190625

WD01 Invention patent application deemed withdrawn after publication