CN104301265B - 一种超宽带信号的数字正交解调实时处理方法 - Google Patents
一种超宽带信号的数字正交解调实时处理方法 Download PDFInfo
- Publication number
- CN104301265B CN104301265B CN201410143581.4A CN201410143581A CN104301265B CN 104301265 B CN104301265 B CN 104301265B CN 201410143581 A CN201410143581 A CN 201410143581A CN 104301265 B CN104301265 B CN 104301265B
- Authority
- CN
- China
- Prior art keywords
- digital
- calculated
- real
- phase component
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明提供一种超宽带信号的数字正交解调实时处理方法。技术方案是同时对输入的数字中频信号进行两个8倍并行有限脉冲响应滤波器滤波计算得到数字基带信号实部和虚部，从而得到输出的数字基带信号。第一个8倍并行FIR滤波的输入是数字中频信号第0、2、4、6相分量，计算数字基带信号实部：第二个8倍并行FIR滤波的输入是数字中频信号的第1、3、5、7相分量，计算数字基带信号虚部。本发明显著地降低了数字正交解调实时处理的工作频率，提高了数据吞吐率，可在FPGA上实现超宽带信号的数字正交解调实时处理。
Description
技术领域
本发明属于数字信号实时处理技术领域，特别涉及一种超宽带信号的数字正交解调实时处理方法。
背景技术
数字正交解调是将数字中频信号变换为数字基带信号的过程，该过程包含对数字中频带信号的数字混频、低通抗混叠滤波和抽取三个环节。这种解调方式克服了传统模拟正交解调过程中存在的I/Q两路一致性问题，且易于控制杂散、提高镜频抑制和载波抑制能力。
超宽带信号的数字正交解调实时处理方法的难点之一是研究能够在FPGA（FieldProgrammable Gate Array，现场可编程门阵列）上实现的高数据率实时处理方法。例如，针对1GHz（gigahertz，千兆赫）超带宽信号的数字正交解调时，设计数字中频信号的中心频率为1.8GHz，采样频率为2.4GHz，数字基带信号的采样频率为1.2GHz。对数字中频信号进行数字混频处理后，需要实时实现的低通抗混叠滤波器的工作频率为2.4GHz，即使采用多项滤波的方式将低通抗镜像滤波器的实时工作频率从2.4GHz降低两倍至1.2GHz，也难以在高性能FPGA上实时实现。因此，有必要研究新的超宽带信号的数字正交解调实时处理方法，解决该技术瓶颈问题。
发明内容
本发明的目的是，提出一种超宽带信号的数字正交解调实时处理方法，适合在FPGA上实时实现。
本发明技术方案的思路是：一种超宽带信号的数字正交解调实时处理方法，同时对输入的数字中频信号进行8倍并行FIR（Finite Impulse Response，有限脉冲响应）滤波器滤波计算得到数字基带信号实部和虚部，从而得到输出的数字基带信号。
本发明技术方案是：一种超宽带信号的数字正交解调实时处理方法，包括下述步骤：
设x(n)为输入的数字中频信号，采样频率为2fs，fs>1GHz，n＝0,1,2,...,N-1，其中，（N-1）取值是8的整数倍；
对x(n)同时进行两个8倍并行FIR滤波器滤波，即可得到输出的数字基带信号的实部yI(m)和虚部yQ(m)，具体实施步骤如下：
①第一个8倍并行FIR滤波计算数字基带信号实部yI(m)：
输入是数字中频信号x(n)，输出为yI(m)；
用下式计算输出yI(m)的0相分量：
yI(4p)＝x(8p)*h(8p)-x(8p+6)*h(8p+2)*δ(p-1)
+x(8p+4)*h(8p+4)*δ(p-1)-x(8p+2)*h(8p+6)*δ(p-1) (公式一)
用下式计算输出yI(m)的1相分量：
yI(4p+1)＝-x(8p+2)*h(8p)+x(8p)*h(8p+2)
-x(8p+6)*h(8p+4)*δ(p-1)+x(8p+4)*h(8p+6)*δ(p-1) (公式二)
用下式计算输出yI(m)的2相分量：
yI(4p+2)＝x(8p+4)*h(8p)-x(8p+2)*h(8p+2)
+x(8p)*h(8p+4)-x(8p+6)*h(8p+6)*δ(p-1) (公式三)
用下式计算输出yI(m)的3相分量：
yI(4p+3)＝-x(8p+6)*h(8p)+x(8p+4)*h(8p+2)
-x(8p+2)*h(8p+4)+x(8p)*h(8p+6) (公式四)
在公式一至公式四中，表示数据序号，x(8p)、x(8p+2)、x(8p+4)、x(8p+6)分别表示输入x(n)的第0、2、4、6相分量，h(8p)、h(8p+2)、h(8p+4)、h(8p+6)分别表示滤波器系数h(n)的第0、2、4、6相分量，δ(p-1)表示单位延迟响应。
②第二个8倍并行FIR滤波计算数字基带信号虚部yQ(m)：
输入是数字中频信号x(n)，输出为yQ(m)；
用下式计算输出yQ(m)的0相分量：
yQ(4p)＝-x(8p+7)*h(8p+1)*δ(p-1)+x(8p+5)*h(8p+3)*δ(p-1)
-x(8p+3)*h(8p+5)*δ(p-1)+x(8p+1)*h(8p+7)*δ(p-1) (公式五)
用下式计算输出yQ(m)的1相分量：
yQ(4p+1)＝x(8p+1)*h(8p+1)-x(8p+7)*h(8p+3)*δ(p-1)
+x(8p+5)*h(8p+5)*δ(p-1)-x(8p+3)*h(8p+7)*δ(p-1) (公式六)
用下式计算输出yQ(m)的2相分量：
yQ(4p+2)＝-x(8p+3)*h(8p+1)+x(8p+1)*h(8p+3)
-x(8p+7)*h(8p+5)*δ(p-1)+x(8p+5)*h(8p+7)*δ(p-1) (公式七)
用下式计算输出yQ(m)的3相分量：
yQ(4p+3)＝x(8p+5)*h(8p+1)-x(8p+3)*h(8p+3)
+x(8p+1)*h(8p+5)-x(8p+7)*h(8p+7)*δ(p-1) (公式八)
在公式五至公式八中，x(8p+1)、x(8p+3)、x(8p+5)、x(8p+7)分别表示输入x(n)的第1、3、5、7相分量，h(8p+1)、h(8p+3)、h(8p+5)、h(8p+7)分别表示滤波器系数h(n)的第1、3、5、7相分量。
其中，滤波器系数h(n)可采用低通抗混叠滤波器实现，滤波器阶数越长数字正交解调的效果越好，但消耗的FPGA资源也相应增加。在实际应用时，根据需要确定滤波器阶数，优选情况下：
h(0)＝h(47)＝-30，h(1)＝h(46)＝-12，h(2)＝h(45)＝74，h(3)＝h(44)＝33，h(4)＝h(43)＝-148，h(5)＝h(42)＝-74，h(6)＝h(41)＝260，h(7)＝h(40)＝144，h(8)＝h(39)＝-421，h(9)＝h(38)＝-258，h(10)＝h(37)＝644，h(11)＝h(36)＝434，h(12)＝h(35)＝-950，h(13)＝h(34)＝-702，h(14)＝h(33)＝1371，h(15)＝h(32)＝1115，h(16)＝h(31)＝-1976，h(17)＝h(30)＝-1785，h(18)＝h(29)=2935，h(19)＝h(28)=3016，h(20)＝h(27)＝-4822，h(21)＝h(26)＝-6086，h(22)＝h(25)＝11305，h(23)＝h(24)=32767。
本发明的有益效果是：本发明通过采用8倍并行FIR滤波器滤波，每个滤波器的实时计算频率为输入数字中频信号采样频率的八分之一（2fs/8=0.25fs)，显著地降低了数字正交解调实时处理的工作频率，提高了数据吞吐率，可在FPGA上实现超宽带信号的数字正交解调实时处理。
附图说明
图1是本发明的原理流程示意图；
图2为第一个8倍并行FIR滤波计算数字基带信号实部yI(m)的实现结构；
图3为第二个8倍并行FIR滤波计算数字基带信号虚部yQ(m)的实现结构；
图4为1GHz带宽输入数字中频信号；
图5为1GHz带宽输出数字基带信号。
具体实施方式
下面结合附图对本发明进行进一步说明。
图1是本发明的原理流程示意图。如图所示，对输入的数字中频信号同时进行两个8倍并行FIR滤波器滤波计算数字基带信号实部yI(m)和数字基带信号虚部yQ(m)，得到输出的数字基带信号实部和虚部。在步骤的实施上，可以同时进行8倍并行FIR滤波器滤波，因此可以节约运算时间，提高数据吞吐率，实现实时处理。
图2为第一个8倍并行FIR滤波计算数字基带信号实部yI(m)的实现结构。该结构滤波器可在FPGA上实时实现，按照0相、1相、2相和3相四路同时输出数字基带信号实部yI(m)。
图3为第二个8倍并行FIR滤波计算数字基带信号虚部yQ(m)的实现结构。该结构滤波器可在FPGA上实时实现，按照0相、1相、2相和3相四路同时输出数字基带信号虚部yQ(m)。
图4和图5是进行仿真实验的结果，采用FPGA实现。
图4为1GHz带宽输入数字中频信号，该信号为线性调频信号，带宽为1GHz，时宽为4μs，中心频率为1.8GHz，采样频率为2.4GHz，四个子图由上至下、由左至右分别为信号实部的时域波形、信号虚部的时域波形、信号的幅频特性曲线和相频特性曲线。
图5为1GHz带宽输出数字基带信号。该信号以图3所示的数字中频信号作为输入，采用本发明超宽带信号的数字正交解调实时处理方法得到的输出数字基带信号的实部和虚部，该基带信号采样频率为1.2GHz，四个子图由上至下、由左至右分别为信号实部的时域波形、信号虚部的时域波形、信号的幅频特性曲线和相频特性曲线，输出结果与理论结果一致，表明本发明所提超宽带信号的数字正交解调实时处理方法的正确性。
采用本发明所提的超宽带信号的数字正交解调实时处理方法，在硬件上实现了1GHz带宽信号的实时数字正交解调。输入中频信号的中心频率为1.8GHz，带宽为1GHz，经过10位模数转换器2.4GHz采样后得到中心频率为1.8GHz，采样频率为2.4GHz的数字中频信号，采用本发明方法得到采样频率为1.2GHz的数字基带信号，其中，FPGA工作频率仅为300MHz，能够实现超宽带信号的实时数字正交解调处理。
以上所述的本发明实施方式，并不构成对本发明保护范围的限定，任何在本发明精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。
Claims (2)
1.一种超宽带信号的数字正交解调实时处理方法，其特征在于，包括下述步骤：
设x(n)为输入的数字中频信号，采样频率为2fs，fs>1GHz，n＝0,1,2,…,N-1，其中，N-1的取值是8的整数倍；
对x(n)同时进行两个8倍并行有限脉冲响应滤波器滤波，即可得到输出的数字基带信号的实部yI(m)和虚部yQ(m)，具体实施步骤如下：
①第一个8倍并行有限脉冲响应滤波计算数字基带信号实部yI(m)：
用下式计算输出yI(m)的0相分量yI(4p)：
用下式计算输出yI(m)的1相分量yI(4p+1)：
用下式计算输出yI(m)的2相分量yI(4p+2)：
用下式计算输出yI(m)的3相分量yI(4p+3)：
在公式一至公式四中，表示数据序号，x(8p)、x(8p+2)、x(8p+4)、x(8p+6)分别表示输入x(n)的第0、2、4、6相分量，h(8p)、h(8p+2)、h(8p+4)、h(8p+6)分别表示滤波器系数h(n)的第0、2、4、6相分量，δ(p-1)表示单位延迟响应；
②第二个8倍并行FIR滤波计算数字基带信号虚部yQ(m)：
用下式计算输出yQ(m)的0相分量yQ(4p)：
用下式计算输出yQ(m)的1相分量yQ(4p+1)：
用下式计算输出yQ(m)的2相分量yQ(4p+2)：
用下式计算输出yQ(m)的3相分量yQ(4p+3)：
在公式五至公式八中，x(8p+1)、x(8p+3)、x(8p+5)、x(8p+7)分别表示输入x(n)的第1、3、5、7相分量，h(8p+1)、h(8p+3)、h(8p+5)、h(8p+7)分别表示滤波器系数h(n)的第1、3、5、7相分量；
其中，滤波器系数h(n)采用低通抗混叠滤波器实现。
2.根据权利要求1所述的超宽带信号的数字正交解调实时处理方法，其特征在于，滤波器系数h(n)为：
h(0)＝h(47)＝-30，h(1)＝h(46)＝-12，h(2)＝h(45)＝74，h(3)＝h(44)＝33，h(4)＝h(43)＝-148，h(5)＝h(42)＝-74，h(6)＝h(41)＝260，h(7)＝h(40)＝144，h(8)＝h(39)＝-421，h(9)＝h(38)＝-258，h(10)＝h(37)＝644，h(11)＝h(36)＝434，h(12)＝h(35)＝-950，h(13)＝h(34)＝-702，h(14)＝h(33)＝1371，h(15)＝h(32)＝1115，h(16)＝h(31)＝-1976，h(17)＝h(30)＝-1785，h(18)＝h(29)＝2935，h(19)＝h(28)＝3016，h(20)＝h(27)＝-4822，h(21)＝h(26)＝-6086，h(22)＝h(25)＝11305，h(23)＝h(24)＝32767。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410143581.4A CN104301265B (zh) | 2014-04-11 | 2014-04-11 | 一种超宽带信号的数字正交解调实时处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410143581.4A CN104301265B (zh) | 2014-04-11 | 2014-04-11 | 一种超宽带信号的数字正交解调实时处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104301265A CN104301265A (zh) | 2015-01-21 |
| CN104301265B true CN104301265B (zh) | 2017-05-03 |
Family
ID=52320837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410143581.4A Active CN104301265B (zh) | 2014-04-11 | 2014-04-11 | 一种超宽带信号的数字正交解调实时处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104301265B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105915193B (zh) * | 2016-06-21 | 2018-06-19 | 电子科技大学 | 一种用于多相滤波器的改进生成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102798840A (zh) * | 2012-08-14 | 2012-11-28 | 西安电子科技大学 | 外辐射源雷达宽带信道化接收系统及fpga实现方法 |
| CN103166673A (zh) * | 2013-03-04 | 2013-06-19 | 福建京奥通信技术有限公司 | 超宽带ics无线直放站 |
| CN103490776A (zh) * | 2013-09-03 | 2014-01-01 | 中国电子科技集团公司第四十一研究所 | 一种基于数字上变频的超宽带跳频频率合成器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7010056B1 (en) * | 2000-10-10 | 2006-03-07 | Freescale Semiconductor, Inc. | System and method for generating ultra wideband pulses |
| US7366203B2 (en) * | 2004-03-26 | 2008-04-29 | Sbc Knowledge Ventures, L.P. | Passive optical network and ultrawide band adapter |
-
2014
- 2014-04-11 CN CN201410143581.4A patent/CN104301265B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102798840A (zh) * | 2012-08-14 | 2012-11-28 | 西安电子科技大学 | 外辐射源雷达宽带信道化接收系统及fpga实现方法 |
| CN103166673A (zh) * | 2013-03-04 | 2013-06-19 | 福建京奥通信技术有限公司 | 超宽带ics无线直放站 |
| CN103490776A (zh) * | 2013-09-03 | 2014-01-01 | 中国电子科技集团公司第四十一研究所 | 一种基于数字上变频的超宽带跳频频率合成器 |
Non-Patent Citations (4)
| Title |
|---|
| A GLRT apProach to data-aided timing acquisition in UWB radios-Part Ⅰ and Ⅱ;Tian Zhi et al;《IEEE Transaetions on Wireless Colnrnunieation》;20050630;第2956-2967页 * |
| Timing Ultra-wideband signals with dirty templates;Yang liuqing et al;《IEEE Transactions on Communication》;20051130;第1952-1963页 * |
| 超宽带SAR 数字正交解调器设计;张炳煌等;《电子测量技术》;20061230;第36-39页 * |
| 超宽带冲激脉冲正交解调接收机系统反射校正算法及其实现;梁步阁等;《信号处理》;20070228;第83-87页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104301265A (zh) | 2015-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107241107B (zh) | 一种数字信道化滤波器组实现方法 | |
| CN105913835B (zh) | 一种基于数学形态学的自适应滤波方法 | |
| CN102346245A (zh) | 一种宽带中频信号数字下变频方法 | |
| CN105024650B (zh) | 基于超高速模数转换的多波束信号交织数字下变频方法 | |
| CN102355273A (zh) | 数字信道化方法及电路 | |
| CN105281708B (zh) | 一种基于分段并行处理的高速fir滤波实现方法 | |
| CN105375937A (zh) | 一种数字中频可变带宽成形滤波器及滤波方法 | |
| CN102624357B (zh) | 一种分数延迟数字滤波器的实现结构 | |
| CN101594159B (zh) | 一种数字前端滤波的方法及装置 | |
| CN101222213A (zh) | 基于可编程逻辑器件的插值cic滤波器及实现方法 | |
| CN104301265B (zh) | 一种超宽带信号的数字正交解调实时处理方法 | |
| CN102063075A (zh) | 中频采集卡板载dsp实时数字信号处理系统 | |
| CN203014773U (zh) | 一种数字信号处理系统 | |
| CN105066990A (zh) | 一种适用于捷联惯性导航的高精度数字滤波器 | |
| CN110208755A (zh) | 一种基于fpga的动态雷达回波数字下变频系统及方法 | |
| CN104539264A (zh) | 应用于eps电源系统的滤波方法及滤波电路 | |
| CN106872948B (zh) | 基于两级数字下变频的雷达工作信道采集系统及其方法 | |
| CN103634027B (zh) | 超宽带信号的数字正交调制实时处理方法 | |
| CN102104564B (zh) | 一种通用超宽带接收信道化处理方法 | |
| CN109327203B (zh) | 一种基于二次对称滤波的数字下变频方法 | |
| Rivet et al. | A disruptive software-defined radio receiver architecture based on sampled analog signal processing | |
| Yadav et al. | Analysis of FPGA based recursive filter using optimization techniques for high throughput | |
| Gupta et al. | Analysis & implementation of high cascaded integrated comb for software defined radios application | |
| Sheikh et al. | Review of polyphase filtering technique in signal processing | |
| Du et al. | Digital down-conversion design and implementation based on FPGA |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |