CN107241107B

CN107241107B - 一种数字信道化滤波器组实现方法

Info

Publication number: CN107241107B
Application number: CN201710505068.9A
Authority: CN
Inventors: 陶书豪; 甘露; 廖红舒
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2017-06-28
Filing date: 2017-06-28
Publication date: 2019-03-29
Anticipated expiration: 2037-06-28
Also published as: CN107241107A

Abstract

本发明属于通信技术领域，涉及一种数字信道化滤波器组实现方法。提出了一种基于多通道滤波器的低运算量、低资源消耗、高适应性的数字信道化滤波器组实现技术，并将其应用于数字信道化的实现。当所需要的频率分辨率改变时，只需要重新计算低通原型滤波器的系数，并按照多相分解和多通道滤波器理论将新的滤波器系数重新分配到原有结构的多通道滤波器组中，不需要重新推导表达式和实现结构，很适合在FPGA和DSP等平台中应用，实现数字信道化处理。

Description

一种数字信道化滤波器组实现方法

技术领域

本发明属于通信技术领域，涉及一种高效数字信道化滤波器组实现技术。

背景技术

随着无线电技术的不断发展和电子对抗程度的日趋激烈，电子侦察所面临的电磁环境变得越来越复杂。为了能够侦察到更多有效的信息，电子侦察接收机必须具有良好的频率分辨率、同时多信号处理能力和很宽的频率覆盖性等特点。模拟侦察接收机由于采用模拟的方式对信号进行处理，不仅会带来非线性失真，而且会产生温度漂移、直流电平漂移和温度变化等影响，同时还有体积笨重、制造成本高和侦察精度差等问题。相比之下，数字信道化侦察接收机对接收到的高速宽带信号进行抽取和频域均匀信道化处理工作，最终输出若干个低速率的子频带信号，它采用多信道并行处理的方式增加了单台数字接收机的处理容量，利用滤波器组和IFFT(快速离散傅里叶逆变换)完成数字接收功能，降低了接收机系统的复杂度、提高了实时处理能力和全带宽全概率截获能力。因此，在电子对抗和侦察接收等技术中，数字信道化侦察接收机以其高稳定性和高灵活性等优点受到了更多学者和研究机构的青睐。而数字信道化的结构、运算量、资源消耗和性能几乎取决于IFFT之前的滤波器组的结构、运算量、资源消耗和性能。所以，如何设计出一种高速度、高适应性、低运算量、低资源消耗的数字信道化滤波器组是数字信道化设计中非常重要的环节。

目前，数字信道化的实现技术是一种基于多相滤波和IFFT的传统技术。首先，把输入的一路串行数据按照其到达时刻的奇偶分成奇偶两路并行数据，再将这两路数据分别通过多相滤波器和IFFT处理模块，最终再将处理后的奇偶两路数据进行并串转换得到输出结果。

以数字信道化子信道偶排列方式为例(数字信道化子信道偶排列方式如附图1所示)，传统数字信道化实现技术的输出表达式如下所示：

公式1是串并转换之后偶路信号经过传统数字信道化处理的表达式，公式2是串并转换之后奇路信号经过传统数字信道化处理的表达式。

其中，j为虚数单位，k＝0,1,...K-1为传统数字信道化输出子信道的标号，K表示传统数字信道化所需要划分的子信道数，M表示多相滤波之前的抽取倍数，且P表示每个多相滤波支路的滤波器阶数，x(2Mn₁-pK-r)为偶路信号经过相应的延时和抽取处理后分为K个子信道输入多相滤波器的信号数据，x(2Mn₁-M-pK-r)为奇路信号经过相应的延时和抽取处理后分为K个子信道输入多相滤波器的信号数据，h(pK+r)为多相滤波器系数，y_k(2n₂)为偶路信号经过传统数字信道化处理后第k个子信道的输出结果，y_k(2n₂-1)为奇路信号经过传统数字信道化处理后第k个子信道输出的结果，最后只需要将y_k(2n₂)和y_k(2n₂-1)进行并串转换处理，则得到传统数字信道化第k个子信道的输出结果y_k(n₂)。

传统数字信道化实现技术的结构如附图2所示，其中“Z^-M”表示延时M个时钟单元，“K↓”表示抽取K倍。

这种传统数字信道化实现技术的优点是多相滤波部分的滤波器结构和滤波器系数的设计、分配相对简单，但是缺点是由于要使用多相滤波器对输入数据进行滤波，所以要将输入的一路串行数据分成了两路并行数据分别处理，因此需要两套同样的处理模块，增加了一倍的运算量，并且非常浪费硬件资源，当所需要的频率分辨率很高时，即所需要划分的子信道数很多时，这种传统的数字信道化实现技术将需要进行大量的乘加运算，同时消耗庞大的硬件资源。

发明内容

本发明所要解决的，就是针对上述问题，提出一种基于多通道滤波器的低运算量、低资源消耗、高适应性的数字信道化滤波器组实现技术，并将其应用于数字信道化的实现。

本发明的技术方案是：一种高效的数字信道化滤波器组实现技术，其特征在于低运算量、低资源消耗、高适应性，同时相比于传统的数字信道化滤波器组的实现结构更为简洁，实现流程包括以下步骤：

a.对目标信号以采样率f_s进行采样得到输入数据x(n),n＝0,1,2,...,D-1。

b.由实际所需要达到的频率分辨率△和采样率f_s，计算出数字信道化所需要划分的子信道数K和滤波之前的信号抽取倍数M：

c.设计低通原型滤波器，并得到滤波器系数：

c1.假设所需要划分的子信道数为K,子信道与子信道之间采用50％交叠方式(子信道50％交叠方式如附图3所示)，计算出低通原型滤波器的通带截止频率f_t和阻带起始频率f_p：

c2.利用低通原型滤波器的通带截止频率f_t、阻带起始频率f_p以及采样率f_s，并结合Parks-McClellan最优FIR滤波器阶数估计函数“firpmord”，估计出滤波器阶数N_o、归一化频带边缘值f_o以及频带幅度a_o。为了保证最终设计出的低通原型滤波器的阶数N能被K整除，我们要对“firpmord”函数估计出的滤波器阶数N_o进行如下处理：

c3.利用处理后的滤波器阶数N、归一化频带边缘值f_o以及频带幅度a_o，并结合最小二乘线性相位FIR滤波器设计函数“firls”，得到N阶低通原型滤波器的滤波器系数h(n)：

h(n)＝[h(0),h(1),...,h(N-1)] (公式6)

d.由原始数字信道化输出表达式，推导出基于多通道滤波器组的数字信道化输出表达式：

d1.由采样数据x(n)和计算得到的低通原型滤波器系数h(n)，得到原始数字信道化第k个子信道的输出表达式y_k(n₂)：

其中，k＝0，1，2，...，K-1；

d2.利用滤波器系数的多相分解，对公式7进行变量代换：

将m＝r+pK，其中，r＝0,1,2,...,K-1；p＝0,1,2,...,P-1，带入到公式7得到：

d3.利用变量代换，推导出基于多通道滤波器组的数字信道化输出表达式：

将x_r(n₁)＝x(Mn₁-r)；z_r(p)＝h(pK+r)；带入到公式8则得到：

将p'＝2p带入到公式9则得到：

其中，是低通原型滤波器系数经过多相分解后，每个子信道滤波器系数2倍内插的结果，也就是每2个滤波器系数之间插入一个0。

公式10即为基于多通道滤波器组的高效数字信道化输出表达式。

e.由基于多通道滤波器组的数字信道化输出表达式，并结合多通道滤波器理论，得到基于多通道滤波器组的数字信道化实现结构：

令：

将公式11带入公式10中得到：

公式11即为本发明所提出的高效数字信道化滤波器组的实现表达式，表示对输入数据先进行相应的延时和抽取M倍处理分为K个子信道，然后将处理后的数据输入多通道滤波器组，公式12表示的是将多通道滤波器组输出的数据，再进行IFFT处理，最终乘以k＝0,1,2,...,K-1；即可得到数字信道化的输出结果。

在多通道滤波器理论中，当每2个滤波器系数之间存在0系数的时候，我们在实现的过程中不需要为这个0系数消耗额外的乘法器，在出现0系数的位置只需要打一个寄存器就可以了，将这个思想应用到基于多通道滤波器组的数字信道化输出表达式中，得到基于多通道滤波器组的高效数字信道化实现技术结构图，如附图4所示。

从附图4和附图2所对应的数字信道化实现结构的对比中我们可以看出，附图4的实现结构是利用多通道滤波器组，将附图2中原本由于多相滤波器而分开的并行奇偶两路数据合并在一起，使用多通道滤波器组进行滤波，相比于传统的数字信道化实现技术节约了大量的运算量以及寄存器、LUT(查找表)和乘法器等硬件资源。

当需要的频率分辨率△或者采样率f_s发生变化时，只需要使用公式3重新计算出需要划分的子信道数K'，并将新的K'值带入到公式4中，重新计算出N'阶低通原型滤波器系数h'(n)＝[h'(0),h'(1),...,h'(N'-1)]，最后将新的滤波器系数按照多相分解和多通道滤波器理论重新分配到附图4所对应的多通道滤波器组结构中即可，不需要重新推导表达式和实现结构，在实际应用中，具有很好的适应性。

本发明的有益效果为，提出了一种低运算量、低资源消耗、高适应性的数字信道化滤波器组实现技术，当所需要的频率分辨率改变时，只需要重新计算低通原型滤波器的系数，并按照多相分解和多通道滤波器理论将新的滤波器系数重新分配到原有结构的多通道滤波器组中，不需要重新推导表达式和实现结构，很适合在FPGA和DSP等平台中应用，实现数字信道化处理。

附图说明

图1数字信道化子信道偶排列方式示意图；

图2传统数字信道化实现技术结构图；

图3子信道50％交叠方式示意图；

图4基于多通道滤波器组的高效数字信道化实现技术结构图；

图5基于本发明的数字信道化实现技术流程图；

图6实施例1中基于本发明的数字信道化实现技术结构图；

图7实施例1中传统数字信道化实现技术结构图。

具体实施方式

下面结合附图和实施例，详细描述本发明的技术方案：

实施例1

基于本发明的数字信道化实现技术和传统数字信道化实现技术，在采样率f_s＝500MHz，频率分辨率△＝15.7MHz，子信道偶排列并采用50％交叠方式的条件下，硬件资源消耗的对比。

考虑1个频率为f＝100MHz的单频余弦输入信号，假定接收端的ADC为18位，采样率f_s＝500MHz，采样周期T_s＝1ns，采样点数为D＝16384。

本实施例中使用的FPGA芯片型号为：Kintex7-XC7K325T-FFG900。

系统工作时钟为：125MHz。

实施例1中基于本发明的数字信道化实现技术和传统数字信道化实现技术的硬件资源消耗，用FPGA芯片的资源消耗来衡量。

实施例1中基于本发明的数字信道化实现技术和具体流程如附图5所示。

实施例1中基于本发明的数字信道化实现技术包括以下步骤：

(一)产生输入信号模型：

由下式产生输入信号x(n)＝[x(0) x(1) … x(D-1)]

(二)由实际所需要达到的频率分辨率△和采样率f_s，计算数字信道化系统所需要划分的子信道数K和抽取倍数M：

(三)设计低通原型滤波器，并得到滤波器系数：

计算低通原型滤波器的通带截止频率f_t和阻带起始频率f_p

将公式15的计算结果以及采样率f_s带入到Parks-McClellan最优FIR滤波器阶数估计函数“firpmord”中，估计出滤波器阶数N_o＝209、归一化频带边缘值f_o＝[0,0.0313,0.0625,1]以及频带幅度a_o＝[1,1,0,0]。为了保证最终设计出的低通原型滤波器的阶数N能被K整除，我们要对“firpmord”函数估计出的滤波器阶数N₀进行如下处理：

利用处理后的滤波器阶数N、归一化频带边缘值f_o以及频带幅度a_o，并结合最小二乘线性相位FIR滤波器设计函数“firls”，得到N阶低通原型滤波器的滤波器系数h(n)：

h(n)＝[h(0),h(1),...,h(N-1)],N＝256 (公式17)

(四)由原始数字信道化输出表达式，推导出基于多通道滤波器的数字信道化输出表达式：

原始数字信道化第k个子信道的输出表达式为：

其中

k＝0,1,2,...K-1＝0,1,2,...,31。

利用滤波器系数的多相分解，对公式18进行变量代换：

将m＝r+pK＝r+32p；

其中，r＝0,1,2,...,K-1＝0,1,2,...,31；p＝0,1,2,...,P-1＝0,1,2,...,7；

带入到公式18得到：

将x_r(n₁)＝x(16n₁-r)；z_r(p)＝h(32p+r)；带入到公式19则得到：

将p'＝2p带入到公式20则得到：

公式21即为基于多通道滤波器的数字信道化输出表达式。

(五)由基于多通道滤波器的数字信道化输出表达式，并结合多通道滤波器理论，得到基于多通道滤波器的数字信道化实现结构：

令：

将公式22带入公式21得到：

公式22即为实施例1中，本发明所提出的高效数字信道化滤波器组的实现表达式，表示对输入数据先进行相应的延时和抽取16倍处理分为32个子信道，然后将处理后的数据输入多通道滤波器，公式23表示的是将多通道滤波器的输出数据，再进行IFFT处理，最终乘以k＝0,1,2,...,31；n₁＝0,1,2,...,1023即可得到数字信道化的输出结果。

在实施例1中，基于本发明的数字信道化实现技术结构图如附图6所示，传统的数字信道化实现技术结构图如附图7所示。

在实施例1中，相同的仿真条件下，基于本发明的数字信道化实现技术和传统数字信道化实现技术的FPGA资源消耗对比如表1所示：

表1+本发明的数字信道化实现技术和传统数字信道化实现技术的FPGA资源消耗对比

从表1的对比中我们可以看到，基于本发明的数字信道化实现技术的寄存器、LUT和乘法器等FPGA资源的消耗量大概只为传统数字信道化实现技术FPGA资源消耗量的一半。当实际所需要的频率分辨率很高的时候，即所需要划分的子信道数很多的时候，传统数字信道化实现技术将消耗大量的硬件资源，相比之下，基于本发明的数字信道化实现技术以其低资源消耗的特点，可以适应更高的频率分辨率，具有更好的适应性和实际应用性。因此本发明所提出的基于多通道滤波器的数字信道化滤波器组实现技术相比于传统的数字信道化滤波器组实现技术拥有更低的资源消耗、更好的适应性和实际应用性。

实施例2

基于本发明的数字信道化实现技术和传统数字信道化实现技术在相同条件下，所需运算量的对比。

基于本发明的数字信道化实现技术和传统数字信道化实现技术所需运算量的对比，用完成一次数字信道化处理所需要的实数乘法和实数加法运算次数来衡量。

实施例2的仿真条件与实施例1相同，重新执行实施例1的步骤，并结合附图6和附图7分别计算出基于本发明的数字信道化实现技术所需的运算量L₁和传统数字信道化实现技术所需的运算量L₂。

从附图6中，我们可以计算出基于本发明的数字信道化实现技术所需运算量为：

次实数乘法；

次实数加法；

L₁＝292次实数乘法+262次实数加法。

从附图7中，我们可以计算出传统数字信道化实现技术的运算量为：

次实数乘法；

次实数加法。

L₂＝584次实数乘法+524次实数加法。

从基于本发明的数字信道化实现技术的运算量L₁和传统数字信道化实现技术的运算量L₂的对比可以看出，在相同条件下，基于本发明的数字信道化实现技术比传统数字信道化实现技术节约了一半的运算量，因此本发明所提出的基于多通道滤波器的数字信道化滤波器组实现技术是一种高效的、低运算量的数字信道化滤波器组实现技术。

Claims

1.一种数字信道化滤波器组实现方法，其特征在于，包括以下步骤：

a.对目标信号以采样率f_s进行采样得到输入数据x(n),n＝0,1,2,...,D-1，D为采样点数；

c.设计低通原型滤波器，并得到滤波器系数，包括：

c1.假设所需要划分的子信道数为K,子信道与子信道之间采用50％交叠方式，计算出低通原型滤波器的通带截止频率f_t和阻带起始频率f_p：

c2.利用低通原型滤波器的通带截止频率f_t、阻带起始频率f_p以及采样率f_s，并结合Parks-McClellan最优FIR滤波器阶数估计函数“firpmord”，估计出滤波器阶数N_o、归一化频带边缘值f_o以及频带幅度a_o；为了保证最终设计出的低通原型滤波器的阶数N能被K整除，对“firpmord”函数估计出的滤波器阶数N_o进行如下处理：

h(n)＝[h(0),h(1),...,h(N-1)] (公式4)

d.由原始数字信道化输出表达式，获取基于多通道滤波器组的数字信道化输出表达式，包括：

d1.由输入数据x(n)和计算得到的低通原型滤波器系数h(n)，得到原始数字信道化第k个子信道的输出表达式y_k(n₂)：

其中，

d2.利用滤波器系数的多相分解，对公式5进行变量代换：

将m＝r+pK，其中，r＝0,1,2,...,K-1；p＝0,1,2,...,P-1，带入到公式5得到：

将带入到公式6则得到：

将p'＝2p带入到公式7则得到：

其中，是低通原型滤波器系数经过多相分解后，每个子信道滤波器系数2倍内插的结果，即每2个滤波器系数之间插入一个0；

公式8即为基于多通道滤波器组的高效数字信道化输出表达式；

令：

将公式9带入公式8中得到：

公式9即为高效数字信道化滤波器组的实现表达式，表示对输入数据先进行相应的延时和抽取M倍处理分为K个子信道，然后将处理后的数据输入多通道滤波器组，公式10表示的是将多通道滤波器组输出的数据，再进行IFFT处理，最终乘以即可得到数字信道化的输出结果。