CN112346392A - 5g超带宽高速信号的并行滤波方法、系统及装置 - Google Patents

5g超带宽高速信号的并行滤波方法、系统及装置 Download PDF

Info

Publication number
CN112346392A
CN112346392A CN202110016532.4A CN202110016532A CN112346392A CN 112346392 A CN112346392 A CN 112346392A CN 202110016532 A CN202110016532 A CN 202110016532A CN 112346392 A CN112346392 A CN 112346392A
Authority
CN
China
Prior art keywords
decomposition
phase
parallel
filtering
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110016532.4A
Other languages
English (en)
Inventor
李大庆
杨明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Yongding Communications Co ltd
Original Assignee
Jiangsu Yongding Communications Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Yongding Communications Co ltd filed Critical Jiangsu Yongding Communications Co ltd
Priority to CN202110016532.4A priority Critical patent/CN112346392A/zh
Publication of CN112346392A publication Critical patent/CN112346392A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/21—Pc I-O input output
    • G05B2219/21126—Signal processing, filter input
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2218/00—Aspects of pattern recognition specially adapted for signal processing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Complex Calculations (AREA)

Abstract

本发明提供一种5G超带宽高速信号的并行滤波方法、系统及装置，其中，并行滤波方法包括：输入一组并行高速信号，将其进行至少一级多相分解；任一次多相分解支路中，如果其中包含2、3、5的因子，则继续分解，直到分解为单倍工作频率的滤波器，滤波输出多相分解的滤波信号；将输出的各级滤波信号进行加减和延时处理，将处理后的滤波信号并行输出。本发明能够将输入的高速信号，通过多级逐步分解的方式，将其形成多支数据速率和系数长度都更短的滤波信号，以实现宽带高速信号的并行滤波输出。同时，通过若干个二相、三相、五相滤波器单元级联，可以实现满足相应倍数关系的任意滤波器的并行分解，进而满足实际5G通信中不同的并行滤波需求。

Description

5G超带宽高速信号的并行滤波方法、系统及装置
技术领域
本发明涉及5G通信技术领域，尤其涉及一种5G超带宽高速信号的并行滤波方法、系统及装置。
背景技术
第五代移动通信技术（简称5G）是最新一代蜂窝移动通信技术，也是继4G（LTE-A、WiMax）、3G（UMTS、LTE）和2G（GSM）系统之后的延伸。5g移动通信技术在4g的基础上优化了帧结构，扩展了子载波配置参数，支持15khz,30khz,60khz,120khz,240khz，同时支持1008个小区。通过一系列的技术改进，使得5g最大可支持400mhz带宽，具有带宽大、速率高、能效高等优点，能够满足新一代移动通信中各类场景的需求。
在5G通信技术的实际应用中，需要监测通信带宽信号。然而，监测宽带信号时，不光要观察信号带宽，有时也要观察其高次谐波的情况。对于400Mhz信号，其多次谐波分量总带宽超过1G，采样率达到2G以上。一般FPGA工作时钟大约在250Mhz，无法串行处理，只能多路并行计算。因此，针对如何实现并行滤波的问题，有必要提出进一步地解决方案。
发明内容
本发明旨在提供一种5G超带宽高速信号的并行滤波方法、系统及装置，以克服现有技术中存在的不足。
为解决上述技术问题，本发明的技术方案是：
一种5G超带宽高速信号的并行滤波方法，其包括：
输入一组并行高速信号，将其进行至少一级多相分解；
任一次多相分解支路中，如果其中包含2、3、5的因子，则继续分解，直到分解为单倍工作频率的滤波器，滤波输出多相分解的滤波信号；
将输出的各级滤波信号进行处理，将处理后的信号并行输出；
其中，高速信号采样数据率和FPGA工作频率的倍数关系设为N，N取值范围为，其中是非负整数。
作为本发明的5G超带宽高速信号的并行滤波方法的改进，所述至少一级多相分解中，所述多相分解包括：二相分解、三相分解或者五相分解。
作为本发明的5G超带宽高速信号的并行滤波方法的改进，所述至少一级多相分解为：二相分解、三相分解、五相分解中的一种或者几种的组合。
作为本发明的5G超带宽高速信号的并行滤波方法的改进，进行二相分解时：
输入数据x(k)二相分解的频域信号为：
Figure 962802DEST_PATH_IMAGE001
；
滤波系数为h(k)的二相分解的频域信号为：
Figure 279514DEST_PATH_IMAGE002
；
滤波输出为y(k)的二相分解的频域信号为：
Figure 204744DEST_PATH_IMAGE003
。
作为本发明的5G超带宽高速信号的并行滤波方法的改进，进行三相分解时：
输入数据x(k)三相分解的频域信号为：
Figure 897894DEST_PATH_IMAGE004
；
滤波系数为h(k)的三相分解的频域信号为：
Figure 224970DEST_PATH_IMAGE005
；
滤波输出为y(k)的三相分解的频域信号为：
Figure 509321DEST_PATH_IMAGE006
。
作为本发明的5G超带宽高速信号的并行滤波方法的改进，进行五相分解时：
输入数据x(k)五相分解的频域信号为：
X(z)=
Figure 390689DEST_PATH_IMAGE007
x(k)*z -k
=
Figure 153109DEST_PATH_IMAGE008
x(5n)*z -5n +z -1 *
Figure 52801DEST_PATH_IMAGE009
x(5n+1)*z -5n +z -2 *
Figure 976894DEST_PATH_IMAGE009
x(5n+2)*z -5n +z -3 *
Figure 345559DEST_PATH_IMAGE009
x(5n+3)*z -5n +z -4 *
Figure 911669DEST_PATH_IMAGE009
x (5n+4)*z -5n
=X 0 (z 5 )+z -1 X 1 (z 5 )+z -2 X 2 (z 5 )+z -3 X 3 (z 5 )+z -4 X 4 (z 5 )
X 0 (z 5 )=
Figure 947758DEST_PATH_IMAGE010
x(5n)*z -5n
X 1 (z 5 )=
Figure 42753DEST_PATH_IMAGE010
x(5n+1)*z -5n
X 2 (z 5 )=
Figure 429872DEST_PATH_IMAGE010
x(5n+2)*z -5n
X 3 (z 5 )=
Figure 252204DEST_PATH_IMAGE010
x(5n+3)*z -5n
X 4 (z 5 )=
Figure 408379DEST_PATH_IMAGE010
x(5n+4)*z -5n ；
滤波系数为h(k)的五相分解的频域信号为：
H(z)=
Figure 674275DEST_PATH_IMAGE007
h(k)*z -k
=
Figure 751952DEST_PATH_IMAGE010
h(5n)*z -5n +z -1 *
Figure 925445DEST_PATH_IMAGE009
h(5n+1)*z -5n +z -2 *
Figure 404967DEST_PATH_IMAGE009
h(5n+2)*z -5n +z -3 *
Figure 91033DEST_PATH_IMAGE009
h(5n+3)*z -5n +z -4 *
Figure 187165DEST_PATH_IMAGE009
h (5n+4)*z -5n
=H 0 (z 5 )+z -1 H 1 (z 5 )+z -2 H 2 (z 5 )+z -3 H 3 (z 5 )+z -4 H 4 (z 5 )
H 0 (z 5 )=
Figure 633189DEST_PATH_IMAGE010
h(5n)*z -5n
H 1 (z 5 )=
Figure 232798DEST_PATH_IMAGE010
h(5n+1)*z -5n
H 2 (z 5 )=
Figure 840497DEST_PATH_IMAGE010
h(5n+2)*z -5n
H 3 (z 5 )=
Figure 423925DEST_PATH_IMAGE010
h(5n+3)*z -5n
H 4 (z 5 )=
Figure 142482DEST_PATH_IMAGE010
h(5n+4)*z -5n ；
滤波输出为y(k)的五相分解的频域信号为：
Y(z)=X(z)×H(z)
=(X 0 (z 5 )+z -1 X 1 (z 5 )+z -2 X 2 (z 5 )+z -3 X 3 (z 5 )+z -4 X 4 (z 5 ))×(H 0 (z 5 )+z -1 H 1 (z 5 )+
z -2 H 2 (z 5 )+z -3 H 3 (z 5 )+z -4 H 4 (z 5 ))
=(X 0 (z 5 )H 0 (z 5 )+z -5 X 1 (z 5 )H 4 (z 5 )+z -5 X 2 (z 5 )H 3 (z 5 )+z -5 X 3 (z 5 )H 2 (z 5 )+
z -5 X 4 (z 5 )H 1 (z 5 ))+
z -1 ×(X 0 (z 5 )H 1 (z 5 )+X 1 (z 5 )H 0 (z 5 )+z -5 X 2 (z 5 )H 4 (z 5 )+z -5 X 3 (z 5 )H 3 (z 5 )+
z -5 X 4 (z 5 )H 2 (z 5 ))+
z -2 ×(X 0 (z 5 )H 2 (z 5 )+X 1 (z 5 )H 1 (z 5 )+X 2 (z 5 )H 0 (z 5 )+z -5 X 3 (z 5 )H 4 (z 5 )+
z -5 X 4 (z 5 )H 3 (z 5 ))+
z -3 ×(X 0 (z 5 )H 3 (z 5 )+X 1 (z 5 )H 2 (z 5 )+X 2 (z 5 )H 1 (z 5 )+X 3 (z 5 )H 0 (z 5 )+
z -5 X 4 (z 5 )H 4 (z 5 ))
z -4 ×(X 0 (z 5 )H 4 (z 5 )+X 1 (z 5 )H 3 (z 5 )+X 2 (z 5 )H 2 (z 5 )+X 3 (z 5 )H 1 (z 5 )+
X 4 (z 5 )H 0 (z 5 ))
=Y 0 (z 5 )+z -1 ×Y 1 (z 5 )+z -2 ×Y 2 (z 5 )+z -3 ×Y 3 (z 5 )+z -4 ×Y 4 (z 5 )
Y 0 (z 5 )=X 0 (z 5 )H 0 (z 5 )+z -5 X 1 (z 5 )H 4 (z 5 )+z -5 X 2 (z 5 )H 3 (z 5 )+z -5 X 3 (z 5 )H 2 (z 5 )+
z -5 X 4 (z 5 )H 1 (z 5 )
Y 1 (z 5 )=X 0 (z 5 )H 1 (z 5 )+X 1 (z 5 )H 0 (z 5 )+z -5 X 2 (z 5 )H 4 (z 5 )+z -5 X 3 (z 5 )H 3 (z 5 )+
z -5 X 4 (z 5 )H 2 (z 5 )
Y 2 (z 5 )=X 0 (z 5 )H 2 (z 5 )+X 1 (z 5 )H 1 (z 5 )+X 2 (z 5 )H 0 (z 5 )+z -5 X 3 (z 5 )H 4 (z 5 )+
z -5 X 4 (z 5 )H 3 (z 5 )
Y 3 (z 5 )=X 0 (z 5 )H 3 (z 5 )+X 1 (z 5 )H 2 (z 5 )+X 2 (z 5 )H 1 (z 5 )+X 3 (z 5 )H 0 (z 5 )+
z -5 X 4 (z 5 )H 4 (z 5 )
Y 4 (z 5 )=X 0 (z 5 )H 4 (z 5 )+X 1 (z 5 )H 3 (z 5 )+X 2 (z 5 )H 2 (z 5 )+X 3 (z 5 )H 1 (z 5 )+X 4 (z 5 )H 0 (z 5 )。
作为本发明的5G超带宽高速信号的并行滤波方法的改进，对输入的一组高速信号进行多级分解时，按照逐级分解的方式进行分解，使得每次分解后的数据速率和系数长度都降低到上一级的1/nx，其中，nx∈{2,3,5}。
作为本发明的5G超带宽高速信号的并行滤波方法的改进，将输出的各级滤波信号进行处理包括：滤波计算，和/或，延时及加法操作；
对输入的一组高速信号进行一级分解时，将输出的各级滤波信号进行滤波计算和延时及加法操作；
对输入的一组高速信号进行多级分解时，对最后一级进行滤波计算，对除最后一级以外的其他各级进行延时及加法操作。
为解决上述技术问题，本发明的技术方案是：
一种5G超带宽高速信号的并行滤波系统，其包括：
多相并行滤波单元，其用于输入一组并行高速信号，并通过具有的滤波器将其进行至少一级多相分解；
任一次多相分解支路中，如果其中包含2、3、5的因子，则继续分解，直到分解为单倍工作频率的滤波器，滤波输出多相分解的滤波信号；
多级级联单元，其用于将输出的各级滤波信号进行处理，将处理后的信号并行输出；
其中，高速信号采样数据率和FPGA工作频率的倍数关系设为N，N取值范围为，其中是非负整数。
为解决上述技术问题，本发明的技术方案是：
一种5G超带宽高速信号的并行滤波装置，其包括：存储器以及处理器；
所述存储器中存储有计算机程序，所述计算机程序被所述处理器运行时执行如上所述的5G超带宽高速信号的并行滤波方法。
与现有技术相比，本发明的有益效果是：本发明的5G超带宽高速信号的并行滤波方法能够将输入的高速信号，通过多级逐步分解的方式，将其形成多支数据速率和系数长度都更短的滤波信号，以实现宽带高速信号的并行滤波输出。同时，通过若干个二相、三相、五相滤波器单元级联，可以实现满足相应倍数关系的任意滤波器的并行分解，进而满足实际5G通信中不同的并行滤波需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明5G超带宽高速信号的并行滤波方法一实施例的流程图；
图2为二相分解时，对应时域信号为y(2k)和y(2k+1)的时域二相滤波单元图；
图3为三相分解时，对应时域信号为y(3k)、y(3k+1)和y(3k+2)的时域二相滤波单元图；
图4为输入30路高速信号时的并行滤波原理图；
图5为本发明5G超带宽高速信号的并行滤波系统一实施例的模块图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明一实施例提供一种5G超带宽高速信号的并行滤波方法，其包括：
S1、输入一组并行高速信号，将其进行至少一级多相分解；
其中，任一次多相分解支路中，如果其中包含2、3、5的因子，则继续分解，直到分解为单倍工作频率的滤波器，滤波输出多相分解的滤波信号；
S2、将输出的各级滤波信号进行处理，将处理后的信号并行输出。
步骤S1的目的在于，将输入的一组高速信号进行一级或者逐级分解，以输出相应的滤波信号。其中，对输入的一组高速信号进行多级分解时，按照逐级分解的方式进行分解，使得每次分解后的数据速率和系数长度都降低到上一级的1/nx，其中，nx∈{2,3,5}。考虑到实际信号分解的需求，上述多相分解可以为二相分解、三相分解或者五相分解。相应的，包含2、3、5的因子是指判断任一次多相分解支路是否能够进行二相分解、三相分解或者五相分解。具体地，至少一级多相分解为：二相分解、三相分解、五相分解中的一种或者几种的组合。
如此，对输入的一组高速信号可以单独进行二相分解、三相分解或者五相分解，也可以为两种相同或者不同分解方式的组合，也可以为三种相同或者不同分解方式的组合，也可以为四种以上相同或者不同分解方式的组合。
下面结合多相分解的公式表达，对二相分解、三相分解或者五相分解输出端滤波信号进行进一步说明。
如图2所示，进行二相分解时，输入数据x(k)二相分解的频域信号为：
Figure 845865DEST_PATH_IMAGE011
；
滤波系数为h(k)的二相分解的频域信号为：
Figure 123000DEST_PATH_IMAGE012
；
滤波输出为y(k)的二相分解的频域信号为：
Figure 662566DEST_PATH_IMAGE013
。
如图3所示，进行三相分解时，输入数据x(k)三相分解的频域信号为：
Figure 902923DEST_PATH_IMAGE014
；
滤波系数为h(k)的三相分解的频域信号为：
Figure 742703DEST_PATH_IMAGE015
；
滤波输出为y(k)的三相分解的频域信号为：
Figure 223363DEST_PATH_IMAGE016
。
进行五相分解时，输入数据x(k)五相分解的频域信号为：
Figure 984646DEST_PATH_IMAGE017
；
滤波系数为h(k)的五相分解的频域信号为：
Figure 841743DEST_PATH_IMAGE018
；
滤波输出为y(k)的五相分解的频域信号为：
Figure 4872DEST_PATH_IMAGE019
。
步骤S2的目的在于，将一级或者逐级分解后输出的滤波信号进行处理，以实现并行滤波输出。
具体地，本实施例的5G超带宽高速信号的并行滤波方法基于高速信号采样数据率和FPGA工作频率。本实施例中，高速信号采样数据率和FPGA工作频率的倍数关系设为N。为了方便处理，N通常选择为，其中是非负整数。滤波器系数长度，选择N的倍数为优选的方式，以最大利用处理能力。对于不足的情况，通过补零处理的方式，以凑够N的整数倍。
按级数表示，。如此多相分解时，每一级分解后，各分支的数据速率和系数长度都降低到上一级的，同时新产生的分支，也可以按照同样方式继续分解。从而，通过若干个二相、三相、五相滤波器单元级联，可以实现满足倍数关系的任意滤波器的并行分解。
进一步地，将输出的各级滤波信号进行处理包括：滤波计算，和/或，延时及加法操作。具体地，根据对信号进行一级处理还是进行多级处理，对输出的各级滤波信号进行处理包括如下两种方式：
对输入的一组高速信号进行一级分解时，将输出的各级滤波信号进行滤波计算和延时及加法操作；
对输入的一组高速信号进行多级分解时，对最后一级进行滤波计算，对除最后一级以外的其他各级进行延时及加法操作。
即，只对最后一级通过消耗乘法器的方式进行滤波计算，而对除最后一级，其它各级通过消耗逻辑单元只进行延时和加法操作。如此，对应的最后一级的子滤波器系数长度缩减为原滤波器长度的1/n1n2…nm，其中，nx∈{2,3,5}。
下面以30倍为例，对输入的高速信号逐级进行二相、三相、五相分解并行滤波的方案进行说明。
如图4所示，输入30路的高速信号，对于输入的高速信号首先进行二相分解，以形成两路并行的信号。针对两路并行的信号，对其分别进行三相分解，以形成6路并行的信号。进一步地，针对6路并行的信号，对其进行五相分解，以形成30路并行的信号。最后针对30路并行的信号，对其进行延时及加法操作，输出30路并行的信号。
基于相同的技术构思，本发明另一实施例还提供一种5G超带宽高速信号的并行滤波系统。
如图5所示，该5G超带宽高速信号的并行滤波系统100包括：多相并行滤波单元10和多级级联单元20。
其中，多相并行滤波单元10具有多个过滤器，该多相并行滤波单元10用于输入一组并行高速信号，并通过具有的滤波器将其进行至少一级多相分解。任一次多相分解支路中，如果其中包含2、3、5的因子，则继续分解，直到分解为单倍工作频率的滤波器，滤波输出多相分解的滤波信号；多级级联单元20，其用于将输出的各级滤波信号进行处理，将处理后的信号并行输出。其中，高速信号采样数据率和FPGA工作频率的倍数关系设为N，N取值范围为，其中是非负整数。
基于相同的技术构思，本发明再一实施例还提供一种5G超带宽高速信号的并行滤波装置，其包括：存储器以及处理器。其中，存储器中存储有计算机程序，计算机程序被处理器运行时执行如上所述的5G超带宽高速信号的并行滤波方法。
综上所述，本发明的5G超带宽高速信号的并行滤波方法能够将输入的高速信号，通过多级逐步分解的方式，将其形成多支数据速率和系数长度都更短的滤波信号，以实现宽带高速信号的并行滤波输出。同时，通过若干个二相、三相、五相滤波器单元级联，可以实现满足相应倍数关系的任意滤波器的并行分解，进而满足实际5G通信中不同的并行滤波需求。
本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、系统、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、系统、和计算机程序产品的流程图和/或框图来描述的。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图和/或中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图中指定的功能的步骤。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的数据处理程序，程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。数据处理程序可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种5G超带宽高速信号的并行滤波方法，其特征在于，所述5G超带宽高速信号的并行滤波方法包括：
输入一组并行高速信号，将其进行至少一级多相分解；
任一次多相分解支路中，如果其中包含2、3、5的因子，则继续分解，直到分解为单倍工作频率的滤波器，滤波输出多相分解的滤波信号；
将输出的各级滤波信号进行处理，将处理后的信号并行输出；
其中，高速信号采样数据率和FPGA工作频率的倍数关系设为N，N取值范围为，其中是非负整数。
2.根据权利要求1所述的5G超带宽高速信号的并行滤波方法，其特征在于，所述至少一级多相分解中，所述多相分解包括：二相分解、三相分解或者五相分解。
3.根据权利要求2所述的5G超带宽高速信号的并行滤波方法，其特征在于，所述至少一级多相分解为：二相分解、三相分解、五相分解中的一种或者几种的组合。
4.根据权利要求2或3所述的5G超带宽高速信号的并行滤波方法，其特征在于，进行二相分解时：
输入数据x(k)二相分解的频域信号为：
Figure 543411DEST_PATH_IMAGE001
；
滤波系数为h(k)的二相分解的频域信号为：
Figure 663814DEST_PATH_IMAGE002
；
滤波输出为y(k)的二相分解的频域信号为：
Figure 709131DEST_PATH_IMAGE003
。
5.根据权利要求2或3所述的5G超带宽高速信号的并行滤波方法，其特征在于，进行三相分解时：
输入数据x(k)三相分解的频域信号为：
Figure 104340DEST_PATH_IMAGE004
；
滤波系数为h(k)的三相分解的频域信号为：
Figure 371242DEST_PATH_IMAGE005
；
滤波输出为y(k)的三相分解的频域信号为：
Figure 459284DEST_PATH_IMAGE006
。
6.根据权利要求2或3所述的5G超带宽高速信号的并行滤波方法，其特征在于，进行五相分解时：
输入数据x(k)五相分解的频域信号为：
X(z)=
Figure 195159DEST_PATH_IMAGE007
x(k)*z -k
=
Figure 394059DEST_PATH_IMAGE008
x(5n)*z -5n +z -1 *
Figure 266200DEST_PATH_IMAGE009
x(5n+1)*z -5n +z -2 *
Figure 525143DEST_PATH_IMAGE009
x(5n+2)*z -5n +z -3 *
Figure 279472DEST_PATH_IMAGE009
x(5n+3)*z -5n +z -4 *
Figure 485326DEST_PATH_IMAGE009
x(5n +4)*z -5n
=X 0 (z 5 )+z -1 X 1 (z 5 )+z -2 X 2 (z 5 )+z -3 X 3 (z 5 )+z -4 X 4 (z 5 )
X 0 (z 5 )=
Figure 8711DEST_PATH_IMAGE008
x(5n)*z -5n
X 1 (z 5 )=
Figure 156664DEST_PATH_IMAGE008
x(5n+1)*z -5n
X 2 (z 5 )=
Figure 132711DEST_PATH_IMAGE008
x(5n+2)*z -5n
X 3 (z 5 )=
Figure 673413DEST_PATH_IMAGE008
x(5n+3)*z -5n
X 4 (z 5 )=
Figure 254567DEST_PATH_IMAGE008
x(5n+4)*z -5n ；
滤波系数为h(k)的五相分解的频域信号为：
H(z)=
Figure 589734DEST_PATH_IMAGE007
h(k)*z -k
=
Figure 787497DEST_PATH_IMAGE008
h(5n)*z -5n +z -1 *
Figure 866311DEST_PATH_IMAGE009
h(5n+1)*z -5n +z -2 *
Figure 364289DEST_PATH_IMAGE009
h(5n+2)*z -5n +z -3 *
Figure 588466DEST_PATH_IMAGE009
h(5n+3)*z -5n +z -4 *
Figure 804683DEST_PATH_IMAGE009
h(5n +4)*z -5n
=H 0 (z 5 )+z -1 H 1 (z 5 )+z -2 H 2 (z 5 )+z -3 H 3 (z 5 )+z -4 H 4 (z 5 )
H 0 (z 5 )=
Figure 687189DEST_PATH_IMAGE008
h(5n)*z -5n
H 1 (z 5 )=
Figure 508514DEST_PATH_IMAGE008
h(5n+1)*z -5n
H 2 (z 5 )=
Figure 451062DEST_PATH_IMAGE008
h(5n+2)*z -5n
H 3 (z 5 )=
Figure 888997DEST_PATH_IMAGE008
h(5n+3)*z -5n
H 4 (z 5 )=
Figure 778455DEST_PATH_IMAGE008
h(5n+4)*z -5n ；
滤波输出为y(k)的五相分解的频域信号为：
Y(z)=X(z)×H(z)
=(X 0 (z 5 )+z -1 X 1 (z 5 )+z -2 X 2 (z 5 )+z -3 X 3 (z 5 )+z -4 X 4 (z 5 ))×(H 0 (z 5 )+z -1 H 1 (z 5 )+
z -2 H 2 (z 5 )+z -3 H 3 (z 5 )+z -4 H 4 (z 5 ))
=(X 0 (z 5 )H 0 (z 5 )+z -5 X 1 (z 5 )H 4 (z 5 )+z -5 X 2 (z 5 )H 3 (z 5 )+z -5 X 3 (z 5 )H 2 (z 5 )+
z -5 X 4 (z 5 )H 1 (z 5 ))+
z -1 ×(X 0 (z 5 )H 1 (z 5 )+X 1 (z 5 )H 0 (z 5 )+z -5 X 2 (z 5 )H 4 (z 5 )+z -5 X 3 (z 5 )H 3 (z 5 )+
z -5 X 4 (z 5 )H 2 (z 5 ))+
z -2 ×(X 0 (z 5 )H 2 (z 5 )+X 1 (z 5 )H 1 (z 5 )+X 2 (z 5 )H 0 (z 5 )+z -5 X 3 (z 5 )H 4 (z 5 )+
z -5 X 4 (z 5 )H 3 (z 5 ))+
z -3 ×(X 0 (z 5 )H 3 (z 5 )+X 1 (z 5 )H 2 (z 5 )+X 2 (z 5 )H 1 (z 5 )+X 3 (z 5 )H 0 (z 5 )+
z -5 X 4 (z 5 )H 4 (z 5 ))
z -4 ×(X 0 (z 5 )H 4 (z 5 )+X 1 (z 5 )H 3 (z 5 )+X 2 (z 5 )H 2 (z 5 )+X 3 (z 5 )H 1 (z 5 )+
X 4 (z 5 )H 0 (z 5 ))
=Y 0 (z 5 )+z -1 ×Y 1 (z 5 )+z -2 ×Y 2 (z 5 )+z -3 ×Y 3 (z 5 )+z -4 ×Y 4 (z 5 )
Y 0 (z 5 )=X 0 (z 5 )H 0 (z 5 )+z -5 X 1 (z 5 )H 4 (z 5 )+z -5 X 2 (z 5 )H 3 (z 5 )+z -5 X 3 (z 5 )H 2 (z 5 )+
z -5 X 4 (z 5 )H 1 (z 5 )
Y 1 (z 5 )=X 0 (z 5 )H 1 (z 5 )+X 1 (z 5 )H 0 (z 5 )+z -5 X 2 (z 5 )H 4 (z 5 )+z -5 X 3 (z 5 )H 3 (z 5 )+
z -5 X 4 (z 5 )H 2 (z 5 )
Y 2 (z 5 )=X 0 (z 5 )H 2 (z 5 )+X 1 (z 5 )H 1 (z 5 )+X 2 (z 5 )H 0 (z 5 )+z -5 X 3 (z 5 )H 4 (z 5 )+
z -5 X 4 (z 5 )H 3 (z 5 )
Y 3 (z 5 )=X 0 (z 5 )H 3 (z 5 )+X 1 (z 5 )H 2 (z 5 )+X 2 (z 5 )H 1 (z 5 )+X 3 (z 5 )H 0 (z 5 )+
z -5 X 4 (z 5 )H 4 (z 5 )
Y 4 (z 5 )=X 0 (z 5 )H 4 (z 5 )+X 1 (z 5 )H 3 (z 5 )+X 2 (z 5 )H 2 (z 5 )+X 3 (z 5 )H 1 (z 5 )+X 4 (z 5 )H 0 (z 5 )。
7.根据权利要求1或2或3所述的5G超带宽高速信号的并行滤波方法，其特征在于，对输入的一组高速信号进行多级分解时，按照逐级分解的方式进行分解，使得每次分解后的数据速率和系数长度都降低到上一级的1/nx，其中，nx∈{2,3,5}。
8.根据权利要求1所述的5G超带宽高速信号的并行滤波方法，其特征在于，将输出的各级滤波信号进行处理包括：滤波计算，和/或，延时及加法操作；
对输入的一组高速信号进行一级分解时，将输出的各级滤波信号进行滤波计算和延时及加法操作；
对输入的一组高速信号进行多级分解时，对最后一级进行滤波计算，对除最后一级以外的其他各级进行延时及加法操作。
9.一种5G超带宽高速信号的并行滤波系统，其特征在于，所述5G超带宽高速信号的并行滤波系统包括：
多相并行滤波单元，其用于输入一组并行高速信号，并通过具有的滤波器将其进行至少一级多相分解；
任一次多相分解支路中，如果其中包含2、3、5的因子，则继续分解，直到分解为单倍工作频率的滤波器，滤波输出多相分解的滤波信号；
多级级联单元，其用于将输出的各级滤波信号进行处理，将处理后的信号并行输出；
其中，高速信号采样数据率和FPGA工作频率的倍数关系设为N，N取值范围为，其中是非负整数。
10.一种5G超带宽高速信号的并行滤波装置，其特征在于，所述5G超带宽高速信号的并行滤波装置包括：存储器以及处理器；
所述存储器中存储有计算机程序，所述计算机程序被所述处理器运行时执行如权利要求1至8任一项所述的5G超带宽高速信号的并行滤波方法。
CN202110016532.4A 2021-01-07 2021-01-07 5g超带宽高速信号的并行滤波方法、系统及装置 Pending CN112346392A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110016532.4A CN112346392A (zh) 2021-01-07 2021-01-07 5g超带宽高速信号的并行滤波方法、系统及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110016532.4A CN112346392A (zh) 2021-01-07 2021-01-07 5g超带宽高速信号的并行滤波方法、系统及装置

Publications (1)

Publication Number Publication Date
CN112346392A true CN112346392A (zh) 2021-02-09

Family

ID=74427993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110016532.4A Pending CN112346392A (zh) 2021-01-07 2021-01-07 5g超带宽高速信号的并行滤波方法、系统及装置

Country Status (1)

Country Link
CN (1) CN112346392A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958697A (zh) * 2010-09-30 2011-01-26 电子科技大学 一种多相滤波结构的实现方法及装置
CN105515695A (zh) * 2015-12-04 2016-04-20 哈尔滨工程大学 基于调制宽带转换器的压缩采样信号检测方法
CN107241107A (zh) * 2017-06-28 2017-10-10 电子科技大学 一种数字信道化滤波器组实现方法
US20180254785A1 (en) * 2016-10-25 2018-09-06 Samsung Electronics Co., Ltd. Efficient polyphase architecture for interpolator and decimator
CN111786690A (zh) * 2020-06-15 2020-10-16 中国电子科技集团公司第二十研究所 一种并行结构的数字下变频方法
CN111865311A (zh) * 2020-07-27 2020-10-30 中国电子科技集团公司第三十六研究所 一种可变模小数变频并行信号处理装置及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958697A (zh) * 2010-09-30 2011-01-26 电子科技大学 一种多相滤波结构的实现方法及装置
CN105515695A (zh) * 2015-12-04 2016-04-20 哈尔滨工程大学 基于调制宽带转换器的压缩采样信号检测方法
US20180254785A1 (en) * 2016-10-25 2018-09-06 Samsung Electronics Co., Ltd. Efficient polyphase architecture for interpolator and decimator
CN107241107A (zh) * 2017-06-28 2017-10-10 电子科技大学 一种数字信道化滤波器组实现方法
CN111786690A (zh) * 2020-06-15 2020-10-16 中国电子科技集团公司第二十研究所 一种并行结构的数字下变频方法
CN111865311A (zh) * 2020-07-27 2020-10-30 中国电子科技集团公司第三十六研究所 一种可变模小数变频并行信号处理装置及方法

Similar Documents

Publication Publication Date Title
US10367477B2 (en) Sparse cascaded-integrator-comb filters
Lu et al. A unified approach to the design of interpolated and frequency-response-masking FIR filters
Jing et al. Performance analysis of multi-rate signal processing digital filters on FPGA
EP2658124B1 (en) Digital filter circuit and digital filter control method
Jia et al. A computationally efficient reconfigurable FIR filter architecture based on coefficient occurrence probability
CN109116165A (zh) 一种特征参数计算方法及装置
Sevilmiş et al. An advanced hybrid pre-filtering/in-loop-filtering based PLL under adverse grid conditions
CN110365351B (zh) 一种基于滤波器复用架构实现信道化接收的方法及装置
CN112346392A (zh) 5g超带宽高速信号的并行滤波方法、系统及装置
CN102891662B (zh) 一种通用的速率下变换、上变换装置及方法
CN100561577C (zh) 声音信号的变速方法和系统
CN110518854A (zh) 电机降噪方法、计算机装置以及计算机可读存储介质
Lu et al. Optimal design of IIR frequency-response-masking filters using second-order cone programming
US7764204B2 (en) Digital-to-analog converting system with sampling rate conversions and sampling rate converting method thereof
CN112468115B (zh) 节省乘法器数量的5g高速信号并行滤波方法、系统及装置
Owen et al. 384 TMAC/s FIR filtering on an Artix-7 FPGA using Prism signal processing
CN105811919A (zh) 用于智能变电站数字化保护的低通滤波器设计方法
Romero et al. Efficient wide‐band droop compensation for CIC filters: ad hoc and reconfigurable FIR architectures
JP2004248477A (ja) ディジタル保護リレー
CN113113930A (zh) 一种应用于低电压治理设备的单相锁相环方法
CN110233606A (zh) 多速率变换滤波方法及装置
Reddy et al. Implementation of Digital Up Converter and Down Converter using System Generator
Madheswaran et al. Implementation And Comparison Of Different CIC Filter Structure For Decimation
CN101479790B (zh) 噪声合成
Li et al. A Low Complexity FIR Filter with an Efficient Frequency Response Masking Technique

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210209