CN101594159B - 一种数字前端滤波的方法及装置 - Google Patents

Abstract

本发明涉及一种数字前端滤波的方法及装置，首先将模拟基频信号通过输入引脚进入模拟数字转换器件；对模拟基频信号进行上采样后转换为采样信号I&Q输出；通过数据线进入控制单元，分别输出给数字滤波器I和数字滤波器Q；分别对进入的数字信号I1、Q1进行数字滤波，得到滤波后的数字信号I2、Q2；对数字信号I2、Q2进行一次下采样，采样得到的数据在新的采样时钟配合下，按照新的数据率输出。本方法的优点是波形更加接近模拟值，避免了频谱的混叠和失真。采用一个可编程器件实现数字前端滤波方法，使设计灵活。数字滤波器只使用加发器和移位寄存器，提高了整个数字前端的效率，降低了系统的成本。

Description

一种数字前端滤波的方法及装置

技术领域

本发明涉及一种数字滤波方法及其实现，特别涉及用于数字通信系统接收机中的数字前端滤波方法及其实现装置。

背景技术

通信系统常常受到各种各样的噪声和干扰，如白噪声、起伏噪声。在模拟通信系统中人们常常采用模拟滤波器的办法，滤除信号的大部分带外噪声，以提高接收系统的信噪比，便于接收机的接收。在现有技术IEEE802.15.4-2006标准接收系统中，进入系统的射频信号经过解调下变频后成为模拟基频信号。该模拟基频信号经过模拟低通滤波后再进行模数转换才能成为基带数字接收机能够处理的数字信号；在实现装置上对应模拟低通滤波器和模数转换器件，即AD器件。上述现有技术滤波器的数据路径如图7所示。然而，由于模拟滤波器滤波精度有限，且不便于调节，滤波的效果往往受到局限。

发明内容

本发明的目的是提出了一种用于数字通信系统接收机中的去除带外噪声、提高信号信噪比、采用硬件实现的数字前端滤波方法及装置。由于本发明的数字前端滤波方法是在基带接收机之前对信号进行数字滤波，用于数字通信系统的接收机中，可达到比模拟滤波器更好的滤波效果，可以完全取代无线接收机中的基频低通模拟滤波器。

本发明的一种用于数字通信系统接收机的数字前端滤波方法，该方法包括以下步骤：

1)模拟基频信号通过输入引脚进入模拟数字转换器件；

2)模拟数字转换器根据采样控制信号对上述模拟基频信号进行上采样，将模拟基频信号转换为采样信号I&Q输出；

3)上述采样信号I&Q通过数据线进入控制单元，控制单元将该信号区分为I1和Q1两路，分别输出给数字滤波器I和数字滤波器Q；

4)数字滤波器I和数字滤波器Q分别对进入的数字信号I1、Q1进行数字滤波，得到滤波后的数字信号I2、Q2，所述数字滤波器I和数字滤波器Q滤波效果相同，都实现倍频程60db的低通滤波，经过所述低通滤波后，在数字信号I2、Q2中只保留低频通频带内的成分，抑制了高频成；

5)对上述滤波后的数字信号I2、Q2进行一次下采样，采样得到的数据在新的采样时钟配合下，按照新的数据率输出。

本发明的上述方法中，其特征在于控制所述模拟数字转换器件对模拟基频信号进行上采样的所述采样控制信号包括：

上采样时钟、模拟数字转换器读写信号、模拟数字转换信道选择信号、模拟数字转换复位信号，上采样控制信号由所述的可编程逻辑器件内部的控制单元产生；

所述模拟数字转换器件的上采样率Fup_sample高于数字前端输出的数据率Fdata数倍，如公式所示：

Fup_sample＝10*Fdata；

所述上采样是模拟域到数字域的采样，具体步骤为：在时钟上升沿来临时，模拟数字转换器件获取模拟基频信号的电压值，并将该时刻电压值转换为二进制编码序列输出。

本发明所述的方法，其特征在于：所述下采样由可编程逻辑器件内部的下采样单元执行；

下采样的时钟速率Fdown_sample等于数字通信系统基带数据传输速率Fdata，该速率低于所述的上采样时钟速率。

所述下采样是数字域到数字域的采样，下采样的输入信号和输出信号都是数字信号，下采样单元的作用就是在时钟上升沿来临的时候，将时钟上升沿对应的数字信号存储并作为采样结果输出。

本发明提供一种用于数字通信系统接收机的数字前端滤波装置，该装置包括：

模拟数字转换器件，用于对接收机内的基频模拟信号进行采样，形成数字序列，并将上述数字序列转化为二进制编码序列，成为上采样信号I&Q；

可编程逻辑器件FPGA，内部包含控制单元、两数字滤波器I和Q、两下采样单元I和Q，其中控制单元对模拟数字转换器件提供采样控制信号，控制单元将上采样信号I&Q分为I路和Q路的数字信号I1、Q1分别传输给两数字滤波器I和Q，控制单元并产生下采样控制信号给两下采样单元I和Q，数字滤波器I和Q分别对数字信号I1和Q1进行数字滤波，然后将滤波后的数字信号I2和Q2分别传输给两下采样单元I和Q，两下采样单元I和Q分别对数字信号I2和Q2进行下采样，分别产生数字信号I3和Q3通过数据线输出到FPGA外的基带接收机。

本发明所述的装置，其特征在于：数字滤波器的滤波系数采用Canonic Signed-Digit系数共同消去法量化，使得数字滤波器只使用加法器和移位器，而不需要使用乘法器，由此可以降低FPGA器件的资源占用。

本发明由于在无线数据通信系统接收机中采用先进行上采样、再进行数字滤波然后进行下采样，从而滤除信号噪声的数字滤波方法以及实现该方法的数字滤波装置。通过采用数字前端滤波方法及装置，可达到改善进入基带的数字信号的信噪比，提高接收机接收性能的效果。

本发明提出的在可编程逻辑器件中实现的数字前端滤波的方法和装置，具有以下优点：第一，对基频模拟信号进行上采样，尽可能的减少了量化损失，使得到的波形更加接近模拟值，频谱特性更接近真实信号。第二，采用先进行上采样和数字滤波，然后进行下采样恢复原始数据率的方法对信号进行处理的方法，比只进行数字滤波的方法有更好的信号处理优势。进行上采样，使数字前端获得更多的信号信息，避免了频谱的混叠和失真。在此基础上进行数字滤波，使信号的带宽被限制在数字滤波器的通频带内，达到了去除带外噪声的方法。最后进行下采样，保证了信号的处理速率。第三，采用一个可编程器件实现数字前端滤波方法，使设计灵活。由可编程逻辑电路产生的时钟和读写控制信号的速率以及时序特征可以随着应用需要的不同而改变，调试方便。由可编程逻辑电路生成的数字滤波器指标相比于模拟滤波器，可以达到更高的滤波性能，而且更加易于配置。第四，由于数字滤波器采用了CSD系数表示方法，以及采用了优化的结构，导致数字滤波器计算时占用乘法器资源为0，而只使用加发器和移位寄存器，从而大大提高了整个数字前端的效率，降低了系统的成本。

附图说明

图1为采用本发明的数字前端滤波装置的通信系统接收机信号流方向示意图；

图2为本发明的数字前端滤波装置结构示意图；

图3为本发明的数字前端滤波装置中第一种数字滤波器实现算法的示意图；

图4为本发明的数字前端滤波装置中第二种数字滤波器实现算法的示意图；

图5为采用CSD系数共同消去法量化的原理图；

图6为利用集成器件实现本发明的数字前端滤波装置的示意图；

图7为现有技术的滤波方式的通信系统接收机信号流方向示意图。

具体实施方法

下面结合附图详细解释本发明的数字前端滤波方法和装置。如图1所示，接收机所接收射频信号，经过解调下变频形成数字基频信号，进入本发明的数字前端滤波装置。

如图2所示，数字前端滤波装置，该装置包括：模拟数字转换器件，用于对接收机内的基频模拟信号进行采样，形成数字序列，并将上述数字序列转化为二进制编码序列，成为上采样信号I&Q；可编程逻辑器件FPGA，图2中以虚线框表示，内部包含控制单元、两数字滤波器I和Q、两下采样单元I和Q，其中控制单元对模拟数字转换器件提供采样控制信号，控制单元将上采样信号I&Q分为I路和Q路的数字信号I1、Q1分别传输给两数字滤波器I和Q，控制单元并产生下采样控制信号给两下采样单元I和Q，数字滤波器I和Q分别对数字信号I1和Q1进行数字滤波，然后将滤波后的数字信号I2和Q2分别传输给两下采样单元I和Q，两下采样单元I和Q分别对数字信号I2和Q2进行下采样，分别产生数字信号I3和Q3通过数据线输出到FPGA外的基带接收机。

本发明的的数字前端滤波方法，该方法包括以下步骤：模拟基频信号通过输入引脚进入模拟数字转换器件，也称AD器件；AD器件根据采样控制信号对上述模拟基频信号进行上采样，将模拟基频信号转换为采样信号I&Q输出；上述采样信号I&Q通过数据线进入控制单元，控制单元将该信号区分为I、Q两路，记为I1、Q1；数字滤波器I和数字滤波器Q分别对进入的数字信号I1、Q1进行数字滤波，得到滤波后的数字信号I2、Q2；数字滤波器I和数字滤波器Q滤波效果相同，都实现了倍频程60db的低通滤波功能；I1、Q1经过滤波后，数字信号I2、Q2只保留了低频通频带内的成分，高频成分得到极大的抑制；对上述滤波后的数字信号I2、Q2进行一次下采样。采样得到的数据在新的采样时钟配合下，按照新的数据率输出。

本发明的可编程逻辑器件使用现场可编程门阵列FPGA实现，通过对FPGA硬件编程的方法，使其内部电路可实现给AD器件提供采样控制信号和实现数字滤波器、下采样单元、控制单元的逻辑功能。控制单元主要是协调将上采样信号I&Q分为I路和Q路，以及产生下采样控制信号。可编程逻辑器件电路的输出是经过数字滤波和下采样的数字信号，通过数据线与基带接收机相连接。在本发明采用的FPGA器件所包含的母片slice总量不能低于1000。

在图2所示的实施例中，AD器件在上采样控制信号的控制下对来自射频的接收信号进行上采样。上采样控制信号和上采样的特点是：上采样控制信号的特点是：上采样控制信号包括上采样时钟、AD读写信号、AD信道选择信号、AD复位信号，上采样控制信号由2所述的可编程逻辑器件电路的控制单元产生；AD器件的采样率Fup_sample高于数字前端输出的数据率Fdata，具体说来，有如下关系：

Fup_sample＝10*Fdata；

上采样是模拟域到数字域的采样，上采样的特点是：在时钟上升沿来临的时候，AD器件获取信号的电压值，并将该时刻电压值转换为数字值作为采样结果输出；所述数字前端对滤波后的数字信号进行一次下采样，下采样特点是：下采样功能由可编程逻辑器件电路的下采样单元实现；进行下采样的时钟速率Fdown_sample等于数字通信系统基带数据传输速率Fdata，该速率低于所述的上采样时钟速率；下采样区别于上采样的模拟域到数字域的采样，下采样是数字域到数字域的采样，其特点是：采样的输入信号和输出信号都是数字信号，下采样单元的作用就是在时钟上升沿来临的时候，将时钟上升沿对应的数字信号存储并作为采样结果输出。

图2中的所述数字滤波器I、Q，是通过在所述可编程逻辑器件中进行硬件编程来实现的。采用硬件编程的方法，实现了一个57阶的有限脉冲响应FIR低通滤波器，作为本发明的数字滤波器I和Q。该数字滤波器特点如下：数字滤波器实现了对进入的数据X(n)进行滤波的功能，滤波输出为Y(n)，n表示第n个进入数字滤波器的信号采样点。Y(n)和X(n)有如下关系：

$Y\left(n\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}X\left(i\right)*H(n-i),$

其中N＝57；H(i)为滤波器的第i个系数。硬件实现时，采用相乘与延时累加的方法进行，其算法如图3所示。图3所示算法原理为，在直接实现滤波器时，可以先将当前输入与所有系数相乘，然后对与不同系数相乘的结果进行不同的时延，最后将不同时延的结果进行逐级累加，得出最后的计算结果Y(n)。

根据FIR滤波器的相乘与延时的可交换性以及系数对称特点，采用了一种先进行系数相乘，再延时移位的结构设计滤波器，该算法如附图4所示。具体原理为，利用FIR滤波器的系数对称，表现在H(i)＝H(56-i)，i＝0，……，28。由该特征可以得出X(n)*H(56)＝X(n)*H(0)。因此，与57个滤波器系数相乘只需要用到29次乘法，资源消耗率降低了50％。图4为本发明的经过优化的数字滤波器算法示意图。

本发明在实现图4所示数字滤波器算法时，还对滤波器系数采用CanonicSigned-Digit即CSD系数共同消去法量化，这种量化方法可以使与系数相乘时只用到加法器和移位器，无须使用乘法器，有利于进一步节省数字滤波器占用的可编程逻辑器件资源。

CSD系数共同消去法量化原理如下。二进制数在实现乘法或加法时，数值为0的位是不参与运算的。因此，对输入信号进行编码时，如果能使0位的数量最多，则完成相应的运算所需要的硬件将会大大减少，运算的速度也会相应地提高很多。正则有符号数字量(Canonic signed digit)，简称CSD，正是基于此思想而提出来的一种新型编码方法，它是具有最少非0元素的表示法。

CSD码的特性是采用3进制来表示数据，即1个位上有3种数值表示，分别为{+1，0，-1}。CSD编码通过Reitwiesner算法[1]，在数据的2进制表示基础上来实现，具体原理是：从最低位向高位，根据进位位Ci，当前位Ai和高一位Ai+1计算出当前的CSD值Bi以及进位值Ci+1，Ai，Ai+1与Bi，Ci+1的关系如表1所示。

Xi+1	Xi	Ci	Bi	Ci+1
					0	0	0	0	0
0	0	1	1	0
					0	1	0	1	0
0	1	1	0	1
					1	0	0	0	0
1	0	1	-1	1
					1	1	0	-1	1
1	1	1	0	1

                      表1

其中，最低位的进位值C0设为0，最高位的进位值Ci+1为CSD表示的最高位。通过这种表示方法，数值为1的数位大大减少，为乘法的实现大大的提供了方便，如A＝3038，通过上述方法产生它的CSD表示B则有：

A＝(0101111011110)＝(1 0 -1 0 0 0 0 1 0 0 0 1 0)＝B。

A中有9个非0比特，而B中只有4个非0比特。计算时可以大大减少计算量。

为了进一步减少计算量，对CSD编码后的系数进行进一步的优化。由于CSD编码后的系数只有{1，0，-1}三种数值，而且Reitwiesner算法保证了系数相邻的任意3位的中间位必然是0，所以CSD系数可以用1，-1，101，10-1以及其移位来表示，比如上例中的B就可以用(10-1)*2.^9+1*2.^5+1*2来表示。而2.^n就等价于将其左移n位。

由于CSD系数的这种特性，在实现滤波器的乘法时，将待滤波的数据Xi作为基本单元，只需要计算Xi*(10-1)，Xi*(101)，将Xi，Xi*(10-1)，Xi*(101)作为基本操作单元进行处理即可。以滤波器系数为3038为例，数据X与3038的乘法，采用加法器和移位器就可以完全实现。实现的框架如图5所示。

对于滤波器的全部滤波运算，都可以采用这种办法来实现。对于图3和图4的两种输入Xn*hi，先对系数hi进行CSD编码，然后用如图5所示的加法和移位过程实现Xn和hi的乘法，从而实现真个滤波过程。

在实现图2所示数字前端滤波装置时，还需要提供复位信号与时钟信号，用于产生现场可编程门阵列运行所需的复位信号与时钟信号，复位信号与时钟信号与现场可编程门阵列相连。

图6所示为利用集成电路实现本发明的数字前端滤波装置一个实施例。

该实施例中，图6中以虚线框表示的本发明的数字前端滤波装置由1个AD器件，1个基本编程逻辑单元slice总量不低于1000的FPGA组成。其中，每个基本编程逻辑单元Slice内含一个4输入的查找表，一个进位逻辑和一个触发器。此外，数字前端滤波装置需要外部提供复位信号和时钟信号，以及电源。本实施例采用的一个AD器件是由ADI公司生产型号为AD9201的集成芯片，采用的FPGA器件是Xilinx生产的型号为Spartan3400的FPGA芯片。由上述两器件组成本发明的一个数字前端滤波装置，其与接收机其他部分关系如图6所示。此数字前端滤波装置的内部信号连接方法已经在图2表示，无线信号经过解调下变频后，形成的模拟基频信号通过信号线连到AD器件输入，将AD器件输出的采样信号连给FPGA，将FPGA输出的上采样控制信号通过信号线连接到AD器件输入，将FPGA的输出I3和Q3连接到数字基带接收机即可。

具体连接和编程设置包括：第一、将复位信号、时钟信号等控制信号通过图2所示的控制信号接口与数字前端滤波装置连接，将时钟信号频率设为40Mhz，复位信号设置为高有效；第二、按照附图2所示的接口将需要滤波的基频模拟信号连接到数字前端滤波装置基频信号口I和Q两路，并将数字前端滤波装置的输出I3、Q3连接到数字接收机的I、Q输入端；第三、从FPGA的下载端口通过节点测试动作组JTAG标准的接口线下载实现数字前端滤波所需的程序文件***.mcs；第四、关闭FPGA电源，之后重新打开FPGA电源，数字前端滤波装置即开始工作。在正常工作过程中，解调后得到的基频模拟信号根据被进行数字滤波处理。

本发明的数字前端滤波方法和装置可以用在各种信号双边带宽宽度低于1.5Mhz任何需要使用基频低通滤波的场合，对于双边带宽宽度大于1.5Mhz的信号无法达到完全的低通滤波效果。但是由于现在的数字通信系统，信号双边带宽宽度很难达到1.5Mhz，因此本发明适应于绝大多数通信系统。同时，模拟低通滤波器滤波性能非常有限，而且工作效果容易受到温度、湿度、噪声等影响，滤波参数不能灵活调节，因此给其应用带来了很大的限制。采用FPGA编程产生的数字滤波器具有滤波阶数高，滤波效果好，而且参数可以反复改变的特点，更适宜于基频低通滤波的应用。

本发明上述实施例仅用于说明目的，基于上述基本技术方案的替代方案仍然属于本发明保护范围。本发明的保护范围主要由权利要求书限定。

Claims (6)

1.一种用于无线数字通信系统接收机的数字前端滤波方法，该方法包括以下步骤：

1)模拟基频信号通过输入引脚进入模拟数字转换器件；

2)模拟数字转换器件根据采样控制信号对上述模拟基频信号进行上采样，将模拟基频信号转换为采样信号I&Q输出；

3)上述采样信号I&Q通过数据线进入控制单元，控制单元将该信号区分为I1和Q1两路，分别输出给数字滤波器I和数字滤波器Q；

4)数字滤波器I和数字滤波器Q分别对进入的数字信号I1、Q1进行数字滤波，得到滤波后的数字信号I2、Q2，所述数字滤波器I和数字滤波器Q滤波效果相同，都实现倍频程60db的低通滤波，经过所述低通滤波后，在数字信号I2、Q2中只保留低频同频带内的成分，抑制了高频成分；

5)对上述滤波后的数字信号I2、Q2进行一次下采样，采样得到的数据在新的采样时钟配合下，按照新的数据率输出。

2.根据权利要求1所述的方法，其特征在于控制所述模拟数字转换器件对模拟基频信号进行上采样的所述采样控制信号包括：

上采样时钟、模拟数字转换器件读写信号、模拟数字转换信道选择信号、模拟数字转换复位信号，上采样控制信号由可编程逻辑器件内部的控制单元产生；

所述模拟数字转换器件的上采样率Fup_sample高于数字通信系统基带数据传输速率Fdata数倍，如公式所示：

Fup_sample＝10*Fdata；

所述上采样是模拟域到数字域的采样，具体步骤为：在时钟上升沿来临时，模拟数字转换器件获取模拟基频信号的电压值，并将该时刻电压值转换为二进制编码序列输出。

3.根据权利要求1所述的方法，其特征在于：所述下采样由可编程逻辑器件内部的下采样单元执行；

下采样的时钟速率Fdown_sample等于数字通信系统基带数据传输速率Fdata，该速率低于所述的时钟速率，所述下采样是数字域到数字域的采样，下采样的输入信号和输出信号都是数字信号，下采样单元的作用就是在时钟上升沿来临的时候，将时钟上升沿对应的数字信号存储并作为采样结果输出。

4.一种用于无线数字通信系统接收机的数字前端滤波装置，其特征在于该装置包括：

模拟数字转换器件，用于对接收机内的基频模拟信号进行采样，形成数字序列，并将上述数字序列转化为二进制编码序列，成为上采样信号I&Q；

可编程逻辑器件FPGA，内部包含控制单元、两数字滤波器I和Q、两下采样单元I和Q，其中控制单元对模拟数字转换器件提供采样控制信号，控制单元将上采样信号I&Q分为I路和Q路的数字信号I1、Q1分别传输给两数字滤波器I和Q，控制单元并产生下采样控制信号给两下采样单元I和Q，数字滤波器I和Q分别对数字信号I1和Q1进行数字滤波，然后将滤波后的数字信号I2和Q2分别传输给两下采样单元I和Q，两下采样单元I和Q分别对数字信号I2和Q2进行下采样，分别产生数字信号I3和Q3通过数据线输出到FPGA外的基带接收机。

5.根据权利要求4所述的装置，其特征在于：两数字滤波器I和Q通过对所述可编程逻辑器件进行硬件编程来实现，该硬件编程方法实现一个57阶的有限脉冲响应FIR低通滤波器作为数字滤波器I和Q，所述数字滤波器I和Q执行下列运算：

$Y\left(n\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}X\left(i\right)*H(n-i),$

其中，输出数据为Y(n)，n表示第n个进入数字滤波器的信号采样点，N＝57，滤波器输入数据为X(i)；H(i)为滤波器的第i个系数。

6.根据权利要求5所述的装置，其特征在于：数字滤波器的滤波系数采用CanonicSigned-Digit(简称CSD)系数共同消去法量化，使数字滤波器只包含加法器和移位器，而不包含乘法器。

Images